CN117251334A - 芯片模块接口连接的检查方法、装置、设备和介质 - Google Patents

芯片模块接口连接的检查方法、装置、设备和介质 Download PDF

Info

Publication number
CN117251334A
CN117251334A CN202311126330.0A CN202311126330A CN117251334A CN 117251334 A CN117251334 A CN 117251334A CN 202311126330 A CN202311126330 A CN 202311126330A CN 117251334 A CN117251334 A CN 117251334A
Authority
CN
China
Prior art keywords
module
interface
modules
signal
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311126330.0A
Other languages
English (en)
Inventor
路鹏程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Wuxin Technology Co ltd
Original Assignee
Beijing Wuxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Wuxin Technology Co ltd filed Critical Beijing Wuxin Technology Co ltd
Priority to CN202311126330.0A priority Critical patent/CN117251334A/zh
Publication of CN117251334A publication Critical patent/CN117251334A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • G06F11/2733Test interface between tester and unit under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请实施例涉及芯片测试技术领域,且涉及一种芯片模块接口连接的检查方法、装置、设备和介质。其中芯片模块接口连接的检查方法的方案为:获取芯片中各个模块在操作系统中的存放地址路径;分别访问各个模块在操作系统中的存放地址路径,获取各个模块的接口信号的信息;将各个模块的接口信号的信息进行比对;根据比对的结果,确定各个模块之间的接口信号连接关系的检查结果。本申请实施例不需要编译仿真即可确认芯片模块接口信号连接情况。并且当模块增删新接口时,直接运行脚本即可确认信号的连接状态。采用该方法可以节省大量的编译仿真时间且可以提前检查出接口信号的连接情况,根据检查结果可对未连接的接口信号进行纠正。

Description

芯片模块接口连接的检查方法、装置、设备和介质
技术领域
本发明涉及芯片测试技术领域,尤其涉及芯片模块接口连接的检查方法、装置、设备和介质。
背景技术
在芯片集成整芯片或子系统验证过程中,芯片中的模块接口需要互连,在连接之后进行整芯片或子系统的验证。现有技术检查芯片模块接口连接的方法是通过编译子系统或整芯片后,通过数据通路打流进行验证。这种方式需要的编译仿真时间比较长。并且当某些模块增加接口时需要重复编辑仿真,然后再打流测试,验证过程比较繁琐。
发明内容
鉴于现有技术的以上问题,本申请实施例提供一种芯片模块接口连接的检查方法、装置、设备和介质,不需要编译仿真即可确认芯片模块接口信号连接情况。并且当模块增删新接口时,直接运行脚本即可确认信号的连接状态。采用该方法可以节省大量的编译仿真时间且可以提前检查出接口信号的连接情况,根据检查结果可对未连接的接口信号进行纠正。
达到上述目的,本申请第一方面提供了一种芯片模块接口连接的检查方法,包括:
获取芯片中各个模块在操作系统中的存放地址路径;
分别访问所述各个模块在操作系统中的存放地址路径,获取所述各个模块的接口信号的信息;
将所述各个模块的接口信号的信息进行比对;
根据所述比对的结果,确定所述各个模块之间的接口信号连接关系的检查结果。
作为第一方面的一种可能的实现方式,所述获取芯片中各个模块在操作系统中的存放地址路径,包括:
在调用芯片模块接口连接的检查脚本的过程中,从传递给所述脚本的参数中获取所述各个模块在操作系统中的存放地址路径。
作为第一方面的一种可能的实现方式,所述分别访问所述各个模块在操作系统中的存放地址路径,获取所述各个模块的接口信号的信息,包括:
分别访问所述各个模块在操作系统中的存放地址路径,从所述模块的代码中查找接口信号的标志;
根据所述接口信号的标志,获取所述各个模块的接口信号的信息。
作为第一方面的一种可能的实现方式,所述接口信号的标志包括信号输入标志和/或信号输出标志。
作为第一方面的一种可能的实现方式,所述将所述各个模块的接口信号的信息进行比对,包括:
将所述各个模块的接口信号的信息分别存储到对应的预设数组中;
遍历所述各个模块对应的预设数组,针对各个模块中的每个接口信号,在对应模块中查找与所述接口信号匹配的相同的接口信号;其中,互为对应模块的两个模块为输出所述接口信号的模块和输入所述接口信号的模块。
作为第一方面的一种可能的实现方式,所述根据所述比对的结果,确定所述各个模块之间的接口信号连接关系的检查结果,包括:
若在对应模块中没有查找到与所述接口信号匹配的相同的接口信号,则确定互为对应模块的两个模块之间的接口信号未连接。
作为第一方面的一种可能的实现方式,所述方法还包括:
将所述检查结果输出到指定文档,并在所述指定文档中针对所述未连接的接口信号进行格式标记;和/或,
在显示装置上显示将所述检查结果,并突出显示所述未连接的接口信号。
本申请第二方面提供了一种芯片模块接口连接的检查装置,包括:
第一获取单元,用于:获取芯片中各个模块在操作系统中的存放地址路径;
第二获取单元,用于:分别访问所述各个模块在操作系统中的存放地址路径,获取所述各个模块的接口信号的信息;
比对单元,用于:将所述各个模块的接口信号的信息进行比对;
检查单元,用于:根据所述比对的结果,确定所述各个模块之间的接口信号连接关系的检查结果。
作为第二方面的一种可能的实现方式,所述第一获取单元用于:
在调用芯片模块接口连接的检查脚本的过程中,从传递给所述脚本的参数中获取所述各个模块在操作系统中的存放地址路径。
作为第二方面的一种可能的实现方式,所述第二获取单元用于:
分别访问所述各个模块在操作系统中的存放地址路径,从所述模块的代码中查找接口信号的标志;
根据所述接口信号的标志,获取所述各个模块的接口信号的信息。
作为第二方面的一种可能的实现方式,所述接口信号的标志包括信号输入标志和/或信号输出标志。
作为第二方面的一种可能的实现方式,所述比对单元用于:
将所述各个模块的接口信号的信息分别存储到对应的预设数组中;
遍历所述各个模块对应的预设数组,针对各个模块中的每个接口信号,在对应模块中查找与所述接口信号匹配的相同的接口信号;其中,互为对应模块的两个模块为输出所述接口信号的模块和输入所述接口信号的模块。
作为第二方面的一种可能的实现方式,所述检查单元用于:
若在对应模块中没有查找到与所述接口信号匹配的相同的接口信号,则确定互为对应模块的两个模块之间的接口信号未连接。
作为第二方面的一种可能的实现方式,所述装置还包括输出单元,所述输出单元用于:
将所述检查结果输出到指定文档,并在所述指定文档中针对所述未连接的接口信号进行格式标记;和/或,
在显示装置上显示将所述检查结果,并突出显示所述未连接的接口信号。
本申请第三方面提供了一种计算设备,包括:
通信接口;
至少一个处理器,其与所述通信接口连接;以及
至少一个存储器,其与所述处理器连接并存储有程序指令,所述程序指令当被所述至少一个处理器执行时使得所述至少一个处理器执行上述第一方面任一项所述的方法。
本申请第四方面提供了一种计算机可读存储介质,其上存储有程序指令,所述程序指令当被计算机执行时使得所述计算机执行上述第一方面任一项所述的方法。
本发明的这些和其它方面在以下(多个)实施例的描述中会更加简明易懂。
附图说明
以下参照附图来进一步说明本发明的各个特征和各个特征之间的联系。附图均为示例性的,一些特征并不以实际比例示出,并且一些附图中可能省略了本申请所涉及领域的惯常的且对于本申请非必要的特征,或是额外示出了对于本申请非必要的特征,附图所示的各个特征的组合并不用以限制本申请。另外,在本说明书全文中,相同的附图标记所指代的内容也是相同的。具体的附图说明如下:
图1为本申请实施例提供的芯片模块接口连接的检查方法的一实施例的示意图;
图2为本申请实施例提供的芯片模块接口连接的检查方法的一实施例的示意图;
图3为本申请实施例提供的芯片模块接口连接的检查方法的一实施例的模块连接示意图;
图4为本申请实施例提供的芯片模块接口连接的检查装置的一实施例的示意图;
图5为本申请实施例提供的芯片模块接口连接的检查装置的一实施例的示意图;
图6为本申请实施例提供的计算设备的示意图。
具体实施方式
说明书和权利要求书中的词语“第一、第二、第三等”或模块A、模块B、模块C等类似用语,仅用于区别类似的对象,不代表针对对象的特定排序,可以理解地,在允许的情况下可以互换特定的顺序或先后次序,以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。
在以下的描述中,所涉及的表示步骤的标号,如S110、S120……等,并不表示一定会按此步骤执行,在允许的情况下可以互换前后步骤的顺序,或同时执行。
说明书和权利要求书中使用的术语“包括”不应解释为限制于其后列出的内容;它不排除其它的元件或步骤。因此,其应当诠释为指定所提到的所述特征、整体、步骤或部件的存在,但并不排除存在或添加一个或更多其它特征、整体、步骤或部件及其组群。因此,表述“包括装置A和B的设备”不应局限为仅由部件A和B组成的设备。
本说明书中提到的“一个实施例”或“实施例”意味着与该实施例结合描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此,在本说明书各处出现的用语“在一个实施例中”或“在实施例中”并不一定都指同一实施例,但可以指同一实施例。此外,在一个或多个实施例中,能够以任何适当的方式组合各特定特征、结构或特性,如从本公开对本领域的普通技术人员显而易见的那样。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。如有不一致,以本说明书中所说明的含义或者根据本说明书中记载的内容得出的含义为准。另外,本文中所使用的术语只是为了描述本申请实施例的目的,不是旨在限制本申请。
下面先对现有的方法进行介绍,然后再对本申请的技术方案进行详细介绍。
在芯片集成整芯片或子系统验证过程中,芯片中的模块接口需要互连,在连接之后进行整芯片或子系统的验证。现有技术检查芯片模块接口连接的方法是通过编译子系统或整芯片后,通过数据通路打流进行验证。这种方式需要的编译仿真时间比较长。并且当某些模块增加接口时需要重复编辑仿真,然后再打流测试,验证过程比较繁琐。
其中,打流测试是一种用于测试设备或应用程序性能的方法。通过模拟真实的流量来评估系统在不同负载条件下的性能表现。打流测试可以用于评估设备的性能和稳定性。通过生成大量的流量,可以模拟真实的访问情况,测试设备在高负载下的性能表现。
现有技术存在着以下的缺陷:编译仿真时间比较长;增加接口时需要重复编辑仿真,验证过程比较繁琐。
基于上述现有技术所存在的技术问题,本申请实施例提供一种芯片模块接口连接的检查方法、装置、设备和介质,不需要编译仿真即可确认芯片模块接口信号连接情况。并且当模块增删新接口时,直接运行脚本即可确认信号的连接状态。采用该方法可以节省大量的编译仿真时间且可以提前检查出接口信号的连接情况,根据检查结果可对未连接的接口信号进行纠正,从而解决了现有技术中提到的编译仿真时间长、验证过程比较繁琐、增加接口时需要重复编辑仿真的技术问题。
图1为本申请实施例提供的芯片模块接口连接的检查方法的一实施例的示意图。如图1所示,所述方法具体可以包括:
步骤S110,获取芯片中各个模块在操作系统中的存放地址路径;
步骤S120,分别访问所述各个模块在操作系统中的存放地址路径,获取所述各个模块的接口信号的信息;
步骤S130,将所述各个模块的接口信号的信息进行比对;
步骤S140,根据所述比对的结果,确定所述各个模块之间的接口信号连接关系的检查结果。
在芯片集成整芯片或子系统验证过程中,芯片中的模块接口需要互连,在连接之后进行整芯片或子系统的验证。在步骤S110中,可通过芯片模块接口连接的检查脚本,获取子系统或整芯片下各模块的存放地址路径。该存放地址路径是芯片中各个模块在操作系统中的存放地址路径。
在步骤S120中,对于步骤S110中获取的各个模块在操作系统中的存放地址路径分别进行访问,通过访问获取各个模块的接口信号的信息。其中,各个模块的接口信号的信息可包括每个模块的输出信号连接关系。通过运行脚本可获取到模块A中所有的输入接口和输出接口的信号名称,从而获取每个模块的输出信号连接关系。某个接口信号是由模块A输出且输入模块B,则模块A的输出和模块B的输入构成模块接口信号连接关系。在一个示例中,通过运行脚本可获取到模块A的输出接口连接线wire_a_b、wire_a_c、wire_a_d。通过解析可知以上连接线信息表示从模块A输出的信号分别输入到模块B、模块C和模块D。可将以上获取的每个模块的输出信号连接关系分别存储到对应的预设数组中。从每个数组存储的信息中可获取到所有模块的接口信号的信息。
在步骤S130中,将步骤S120中获取的各个模块的接口信号的信息进行比对。例如,模块A的输出信号连接关系存放到数组A中,模块B的输出信号连接关系存放到数组B中。然后遍历数组A的同时去检查数组B中是否有相同的信号存在。如果数组A和数组B中都存在接口连接线wire_a_b,则该接口信号的信息比对的结果为比对成功;如果数组A中存在接口连接线wire_a_b,但数组B中不存在接口连接线wire_a_b,则该接口信号的信息比对的结果为比对失败。
在步骤S140中,根据步骤S130中比对的结果,可确定各个模块之间的接口信号连接关系的检查结果。在上述示例中,针对数组A中的输出接口连接线wire_a_b,在数组B中检查是否有相同的信号。如果在数组B中也查找到接口连接线wire_a_b,则比对成功。在比对成功的情况下,确定上述两个模块之间的接口信号已连接。反之,在比对失败的情况下,确定上述两个模块之间的接口信号未连接。
本申请实施例可以直接在子系统或整芯片系统集成后即开始抓取模块的输入输出口信号进行比对,通过脚本遍历数组比对各个模块的接口信号的信息,不需要编译仿真即可确认芯片模块接口信号连接情况。并且当模块增删新接口时,直接运行脚本即可确认信号的连接状态。采用该方法可以节省大量的编译仿真时间且可以提前检查出接口信号的连接情况,根据检查结果可对未连接的接口信号进行纠正。
在一种实施方式中,所述获取芯片中各个模块在操作系统中的存放地址路径,包括:
在调用芯片模块接口连接的检查脚本的过程中,从传递给所述脚本的参数中获取所述各个模块在操作系统中的存放地址路径。
其中,每个模块在操作系统中都有对应的存放地址路径。在操作系统中的存放地址路径中存储有模块的功能实现代码。在调用芯片模块接口连接的检查脚本时,可将该存放地址路径作为参数传递到脚本中。脚本获取到该参数后,可访问该存放地址路径,获取对应模块的接口信号的信息。
在一种实施方式中,所述分别访问所述各个模块在操作系统中的存放地址路径,获取所述各个模块的接口信号的信息,包括:
分别访问所述各个模块在操作系统中的存放地址路径,从所述模块的代码中查找接口信号的标志;
根据所述接口信号的标志,获取所述各个模块的接口信号的信息。
通过执行芯片模块接口连接的检查脚本,可分别访问各个模块在操作系统中的存放地址路径,进而读取各个模块的功能实现代码。在一个示例中,模块A中有一个接口信号a、b和c。把模块A的存放地址路径传递到脚本中,则脚本可访问模块A的存放地址路径,从模块A的代码中查找接口信号的标志,从而获取到接口信号a、b和c的相关描述代码。再对相关描述代码进行解析,即可获取到模块A接口信号的信息。该接口信号的信息可包括模块A中所有的输入接口和输出接口的信号名称,以及信号输入或输出到哪个对端模块的信息。可将以上信息存储到一个数组A中。然后再从模块B的存放地址路径中获取到模块B的接口信号的信息。在后续步骤中将两个模块的信息做比对,可找到匹配成功的信号。
在一种实施方式中,所述接口信号的标志包括信号输入标志和/或信号输出标志。
例如,在模块A中有0、1、2、3、4、5、6、7、8、9、10等11个信号。在模块A的功能实现代码中,每个信号名称前面都有输入输出标志:IPNUT或OUTPUT。在一个示例中,信号0、1、2、3、4、5前面的标志是IPNUT,则这几个信号是输入到模块A的信号;信号6、7、8、9、10前面的标志是OUTPUT,则这几个信号是从模块A输出的信号。因此,通过接口信号的标志,可以获知各个信号是输入信号还是输出信号的信息。
通常情况下,接口信号的标志在模块功能实现代码里有IPNUT、OUTPUT等固定的格式,可通过类似于查找关键字的方式在模块功能代码中查找IPNUT、OUTPUT等接口信号的标志,即可获取所述各个模块的接口信号的信息。
图2为本申请实施例提供的芯片模块接口连接的检查方法的一实施例的示意图。如图2所示,在一种实施方式中,图1中的步骤S130,所述将所述各个模块的接口信号的信息进行比对,包括:
步骤S210,将所述各个模块的接口信号的信息分别存储到对应的预设数组中;
步骤S220,遍历所述各个模块对应的预设数组,针对各个模块中的每个接口信号,在对应模块中查找与所述接口信号匹配的相同的接口信号;其中,互为对应模块的两个模块为输出所述接口信号的模块和输入所述接口信号的模块。
例如,模块A的输出信号连接关系存放到数组A中,模块B的输出信号连接关系存放到数组B中,模块C的输出信号连接关系存放到数组C中。然后遍历数组A,得到模块A的接口信号的信息。在一个示例中,数组A中存在接口连接线wire_a_b和wire_a_c。对于接口连接线wire_a_b而言,该信号的输入模块和输出模块分别为模块A和模块B,则模块A和模块B互为对应模块。对于接口连接线wire_a_c而言,该信号的输入模块和输出模块分别为模块A和模块C,则模块A和模块C互为对应模块。
进一步地,在遍历数组A的同时去检查数组B中是否有相同的信号wire_a_b存在。如果数组A和数组B中都存在接口连接线wire_a_b,则该接口信号的信息比对的结果为比对成功。同样地,在遍历数组A的同时去检查数组C中是否有相同的信号wire_a_c存在。如果数组A中存在接口连接线wire_a_c,但数组C中不存在接口连接线wire_a_c,则该接口信号的信息比对的结果为比对失败。
在一种实施方式中,所述根据所述比对的结果,确定所述各个模块之间的接口信号连接关系的检查结果,包括:
若在对应模块中没有查找到与所述接口信号匹配的相同的接口信号,则确定互为对应模块的两个模块之间的接口信号未连接。
在上述示例中,针对数组A中的输出接口连接线wire_a_b,在对应模块的数组B中检查是否有相同的信号。如果在数组B中也查找到接口连接线wire_a_b,则比对成功。在比对成功的情况下,确定模块A和模块B之间的接口信号已连接。针对数组A中的输出接口连接线wire_a_c,在对应模块的数组C中检查是否有相同的信号。如果在数组C中没有查找到接口连接线wire_a_c,则比对失败。在比对失败的情况下,确定模块A和模块C之间的接口信号未连接。
在一种实施方式中,所述方法还包括:
将所述检查结果输出到指定文档,并在所述指定文档中针对所述未连接的接口信号进行格式标记;和/或,
在显示装置上显示将所述检查结果,并突出显示所述未连接的接口信号。
其中,指定文档中的格式标记以及突出显示的方式可包括加深颜色、高亮显示、闪烁效果以及其它动画效果等。通过输出文档使得相关人员可查看模块间的信号连接情况。如检查出有未连接的信号,相关人员可以进行查看或跟设计人员确认来进行纠正。
综上,本申请实施例通过脚本可以直接在子系统或整芯片系统集成后即抓取模块的输入输出口信号进行比对,不需要编译仿真,最终会把检查结果输出到指定文档中。在指定文档中可将未连接的信号罗列出来并加深颜色以明显标示。通过文档可以直接查看到哪些模块接口未连接,达到一目了然的效果。当模块增删新接口时,直接运行脚本即可确认信号的连接状态。通过该方法可以节省大量的编译仿真时间,且可以提前检查出接口信号的连接情况。
图3为本申请实施例提供的芯片模块接口连接的检查方法的一实施例的模块连接示意图。如图3所示,子系统中包含模块A至D等共4个模块,其中模块A与模块B、C连接;模块B与模块A、C、D连接;模块C与模块A、B、D连接;模块D与模块B、C连接;模块A与模块D未连接,如图3中的虚线所示。
基于上述情况,通过脚本获取模块A、B、C、D的存放地址路径,然后从模块的功能实现代码中分析出以下内容:模块A的输出接口连接线wire_a_b、wire_a_c、wire_a_d,并将这些信号存放到数组A中;模块B的输出接口连接线wire_a_b、wire_b_c、wire_b_d并将这些信号存放到数组B中;模块C的输出接口连接线wire_a_c、wire_b_c、wire_c_d,并将这些信号存放到数组C中;模块D的输出接口连接线wire_c_d、wire_b_d,并将这些信号存放到数组D中。
在遍历数组A的情况下,一次去检查数组B、C、D,来确认数组中是否含有相匹配的接口信号。如下图3所示,由于模块A与模块D未连接,则在遍历数组A时,数组A中的接口信号wire_a_d并未在数组D中检索到,则证明模块A与模块D未连接。然后报出此未连接的信号到指定文档中,并在指定文档中加深该信息的颜色来提示使用者。在一个示例中,提示信息内容为:
xxx.xxx.A.wire_a_d disconnect xxx.xxx.D.wire_a_d
其中,“xxx.xxx”为模块路径信息;“disconnect”表示未连接。
如图4所示,本申请还提供了相应的一种芯片模块接口连接的检查装置的实施例。关于该装置的有益效果或解决的技术问题,可以参见与各装置分别对应的方法中的描述,或者参见发明内容中的描述,此处不再一一赘述。
在该芯片模块接口连接的检查装置的实施例中,该装置包括:
第一获取单元100,用于:获取芯片中各个模块在操作系统中的存放地址路径;
第二获取单元200,用于:分别访问所述各个模块在操作系统中的存放地址路径,获取所述各个模块的接口信号的信息;
比对单元300,用于:将所述各个模块的接口信号的信息进行比对;
检查单元400,用于:根据所述比对的结果,确定所述各个模块之间的接口信号连接关系的检查结果。
在一种实施方式中,所述第一获取单元100用于:
在调用芯片模块接口连接的检查脚本的过程中,从传递给所述脚本的参数中获取所述各个模块在操作系统中的存放地址路径。
在一种实施方式中,所述第二获取单元200用于:
分别访问所述各个模块在操作系统中的存放地址路径,从所述模块的代码中查找接口信号的标志;
根据所述接口信号的标志,获取所述各个模块的接口信号的信息。
在一种实施方式中,所述接口信号的标志包括信号输入标志和/或信号输出标志。
在一种实施方式中,所述比对单元300用于:
将所述各个模块的接口信号的信息分别存储到对应的预设数组中;
遍历所述各个模块对应的预设数组,针对各个模块中的每个接口信号,在对应模块中查找与所述接口信号匹配的相同的接口信号;其中,互为对应模块的两个模块为输出所述接口信号的模块和输入所述接口信号的模块。
在一种实施方式中,所述检查单元400用于:
若在对应模块中没有查找到与所述接口信号匹配的相同的接口信号,则确定互为对应模块的两个模块之间的接口信号未连接。
如图5所示,在一种实施方式中,所述装置还包括输出单元500,所述输出单元500用于:
将所述检查结果输出到指定文档,并在所述指定文档中针对所述未连接的接口信号进行格式标记;和/或,
在显示装置上显示将所述检查结果,并突出显示所述未连接的接口信号。
图6是本申请实施例提供的一种计算设备900的结构性示意性图。该计算设备900包括:处理器910、存储器920、通信接口930。
应理解,图6中所示的计算设备900中的通信接口930可以用于与其他设备之间进行通信。
其中,该处理器910可以与存储器920连接。该存储器920可以用于存储该程序代码和数据。因此,该存储器920可以是处理器910内部的存储单元,也可以是与处理器910独立的外部存储单元,还可以是包括处理器910内部的存储单元和与处理器910独立的外部存储单元的部件。
可选的,计算设备900还可以包括总线。其中,存储器920、通信接口930可以通过总线与处理器910连接。总线可以是外设部件互连标准(Peripheral ComponentInterconnect,PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture,EISA)总线等。所述总线可以分为地址总线、数据总线、控制总线等。
应理解,在本申请实施例中,该处理器910可以采用中央处理单元(centralprocessing unit,CPU)。该处理器还可以是其它通用处理器、数字信号处理器(digitalsignal processor,DSP)、专用集成电路(Application specific integrated circuit,ASIC)、现成可编程门矩阵(field programmable gate Array,FPGA)或者其它可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。或者该处理器910采用一个或多个集成电路,用于执行相关程序,以实现本申请实施例所提供的技术方案。
该存储器920可以包括只读存储器和随机存取存储器,并向处理器910提供指令和数据。处理器910的一部分还可以包括非易失性随机存取存储器。例如,处理器910还可以存储设备类型的信息。
在计算设备900运行时,所述处理器910执行所述存储器920中的计算机执行指令执行上述方法的操作步骤。
应理解,根据本申请实施例的计算设备900可以对应于执行根据本申请各实施例的方法中的相应主体,并且计算设备900中的各个模块的上述和其它操作和/或功能分别为了实现本实施例各方法的相应流程,为了简洁,在此不再赘述。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统、装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统、装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本申请实施例还提供了一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时用于执行一种芯片模块接口连接的检查方法,该方法包括上述各个实施例所描述的方案中的至少之一。
本申请实施例的计算机存储介质,可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是,但不限于,电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质,该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括、但不限于无线、电线、光缆、RF等等,或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本申请操作的计算机程序代码,所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++,还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络,包括局域网(LAN)或广域网(WAN),连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
注意,上述仅为本申请的较佳实施例及所运用的技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本申请进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明的构思的情况下,还可以包括更多其他等效实施例,均属于本发明的保护范畴。

Claims (10)

1.一种芯片模块接口连接的检查方法,其特征在于,包括:
获取芯片中各个模块在操作系统中的存放地址路径;
分别访问所述各个模块在操作系统中的存放地址路径,获取所述各个模块的接口信号的信息;
将所述各个模块的接口信号的信息进行比对;
根据所述比对的结果,确定所述各个模块之间的接口信号连接关系的检查结果。
2.根据权利要求1所述的方法,其特征在于,所述获取芯片中各个模块在操作系统中的存放地址路径,包括:
在调用芯片模块接口连接的检查脚本的过程中,从传递给所述脚本的参数中获取所述各个模块在操作系统中的存放地址路径。
3.根据权利要求1所述的方法,其特征在于,所述分别访问所述各个模块在操作系统中的存放地址路径,获取所述各个模块的接口信号的信息,包括:
分别访问所述各个模块在操作系统中的存放地址路径,从所述模块的代码中查找接口信号的标志;
根据所述接口信号的标志,获取所述各个模块的接口信号的信息。
4.根据权利要求3所述的方法,其特征在于,所述接口信号的标志包括信号输入标志和/或信号输出标志。
5.根据权利要求1至4中任一项所述的方法,其特征在于,所述将所述各个模块的接口信号的信息进行比对,包括:
将所述各个模块的接口信号的信息分别存储到对应的预设数组中;
遍历所述各个模块对应的预设数组,针对各个模块中的每个接口信号,在对应模块中查找与所述接口信号匹配的相同的接口信号;其中,互为对应模块的两个模块为输出所述接口信号的模块和输入所述接口信号的模块。
6.根据权利要求5所述的方法,其特征在于,所述根据所述比对的结果,确定所述各个模块之间的接口信号连接关系的检查结果,包括:
若在对应模块中没有查找到与所述接口信号匹配的相同的接口信号,则确定互为对应模块的两个模块之间的接口信号未连接。
7.根据权利要求6所述的方法,其特征在于,所述方法还包括:
将所述检查结果输出到指定文档,并在所述指定文档中针对所述未连接的接口信号进行格式标记;和/或,
在显示装置上显示将所述检查结果,并突出显示所述未连接的接口信号。
8.一种芯片模块接口连接的检查装置,其特征在于,包括:
第一获取单元,用于:获取芯片中各个模块在操作系统中的存放地址路径;
第二获取单元,用于:分别访问所述各个模块在操作系统中的存放地址路径,获取所述各个模块的接口信号的信息;
比对单元,用于:将所述各个模块的接口信号的信息进行比对;
检查单元,用于:根据所述比对的结果,确定所述各个模块之间的接口信号连接关系的检查结果。
9.一种计算设备,其特征在于,包括:
通信接口;
至少一个处理器,其与所述通信接口连接;以及
至少一个存储器,其与所述处理器连接并存储有程序指令,所述程序指令当被所述至少一个处理器执行时使得所述至少一个处理器执行权利要求1-7任一所述的方法。
10.一种计算机可读存储介质,其上存储有程序指令,其特征在于,所述程序指令当被计算机执行时使得所述计算机执行权利要求1-7任一所述的方法。
CN202311126330.0A 2023-09-01 2023-09-01 芯片模块接口连接的检查方法、装置、设备和介质 Pending CN117251334A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311126330.0A CN117251334A (zh) 2023-09-01 2023-09-01 芯片模块接口连接的检查方法、装置、设备和介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311126330.0A CN117251334A (zh) 2023-09-01 2023-09-01 芯片模块接口连接的检查方法、装置、设备和介质

Publications (1)

Publication Number Publication Date
CN117251334A true CN117251334A (zh) 2023-12-19

Family

ID=89128595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311126330.0A Pending CN117251334A (zh) 2023-09-01 2023-09-01 芯片模块接口连接的检查方法、装置、设备和介质

Country Status (1)

Country Link
CN (1) CN117251334A (zh)

Similar Documents

Publication Publication Date Title
CN107506300B (zh) 一种用户界面测试方法、装置、服务器和存储介质
US10210076B2 (en) White box testing
US20080178047A1 (en) Software Test System, Method, And Computer Readable Recording Medium Having Program Stored Thereon For Executing the Method
CN106550038B (zh) 一种数字化控制系统的数据组态诊断系统和方法
US11055208B1 (en) Systems and methods for automatically assessing and conforming software development modules to accessibility guidelines in real-time
CN111966580A (zh) 基于人工智能的自动化测试方法、装置、设备和存储介质
CN112817853A (zh) 一种自动测试方法、系统和电子设备
US10915426B2 (en) Intercepting and recording calls to a module in real-time
CN116521512A (zh) 代码的精准测试方法、装置、电子设备及计算机可读介质
CN109902001B (zh) 对未初始化变量的检测方法及终端设备
CN117251334A (zh) 芯片模块接口连接的检查方法、装置、设备和介质
US20120102365A1 (en) Generating a functional coverage model from a trace
CN112597041B (zh) 代码覆盖率的跨分支合并方法、系统、设备及存储介质
CN114942905A (zh) 一种迁移数据验证方法、装置、设备和存储介质
CN112580334A (zh) 一种文案处理方法、装置、服务器及存储介质
CN113468058A (zh) 软件即服务平台的回归测试方法、装置及电子设备
CN113342632A (zh) 仿真数据自动化处理方法、装置、电子设备及存储介质
Karnane et al. Automating root-cause analysis to reduce time to find bugs by up to 50%
CN115484200B (zh) 一种埋点测试方法、装置、服务器、存储介质和系统
CN112508387B (zh) 一种案件终本审查方法、装置及设备
CN117236272A (zh) 一种芯片仿真验证方法及装置、设备、存储介质
CN116361152A (zh) 代码覆盖测试方法、装置、存储介质和计算设备
CN112817852A (zh) 接口测试方法、装置及电子设备
CN114003494A (zh) 数据模型自动测试方法、装置与电子设备
CN117609067A (zh) 反向测试用例的生成方法、装置及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination