JPS61120445A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61120445A JPS61120445A JP24081384A JP24081384A JPS61120445A JP S61120445 A JPS61120445 A JP S61120445A JP 24081384 A JP24081384 A JP 24081384A JP 24081384 A JP24081384 A JP 24081384A JP S61120445 A JPS61120445 A JP S61120445A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- polyimide
- wiring
- film
- polyimide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＭＯＳＬＳＩなどの半導体装置に関するもので
あり、さらに詳しく述べるならば多層配＊ｍ造を有する
半導体装置の製法に関するものである。
あり、さらに詳しく述べるならば多層配＊ｍ造を有する
半導体装置の製法に関するものである。
近年の半導体装置の高集積度化に伴ない、２層以上の配
線構造が通常に用いられるようになり、凹凸構造による
配線層の断線を防止することがますます重大になってい
る。
線構造が通常に用いられるようになり、凹凸構造による
配線層の断線を防止することがますます重大になってい
る。
（従来の技術）
従来のＭＯＳＬＳＩ（７）層間絶縁膜にはＳｉｎｇ （
Ｄ ＣＶ Ｄ膜もしくはスパッタ膜が用いられているが
、どちらも下地カバレージが不充分であり、素子の集積
度が増し下地の凹凸が激しくなると、上層アルミの断線
を招いていた。よって、眉間絶縁膜は下地の凹凸を平担
化するものであることが望まれる。
Ｄ ＣＶ Ｄ膜もしくはスパッタ膜が用いられているが
、どちらも下地カバレージが不充分であり、素子の集積
度が増し下地の凹凸が激しくなると、上層アルミの断線
を招いていた。よって、眉間絶縁膜は下地の凹凸を平担
化するものであることが望まれる。
但し、下地の凹６を平担化するとともに眉間絶縁膜に貫
通形成されるスルーホールが深（なり、スルーホールで
配線金属が断線するおそれがある。
通形成されるスルーホールが深（なり、スルーホールで
配線金属が断線するおそれがある。
従来のＣＶＤ膜を眉間絶縁膜に使用する場合は、その下
地が凹である部分で膜厚が厚くなり、スルーホールが深
（なるために、Ａｆｆｉの配線、断線防止の対策として
ドライエッチを２段とし等方性第１段エッチの後に異方
性第２段エッチを行ない側壁の形状をテーパ形状に制御
していた。
地が凹である部分で膜厚が厚くなり、スルーホールが深
（なるために、Ａｆｆｉの配線、断線防止の対策として
ドライエッチを２段とし等方性第１段エッチの後に異方
性第２段エッチを行ない側壁の形状をテーパ形状に制御
していた。
下地カバレージ不足を解消しうる平担化層間絶縁膜とし
て、耐熱性・絶縁性に優れたポリイミド系樹脂がスピン
コード法により適用されつつあり、ポリイミド上に高解
像のパターンを反応性イオンエッチによって形成する技
術も既に開発されている。
て、耐熱性・絶縁性に優れたポリイミド系樹脂がスピン
コード法により適用されつつあり、ポリイミド上に高解
像のパターンを反応性イオンエッチによって形成する技
術も既に開発されている。
ポリイミドを眉間絶縁に使用することは例えば「最新Ｌ
ＳＩプロセス技術」、工業調査会、１９８３年７月２５
日、第３７１頁に記載されている。
ＳＩプロセス技術」、工業調査会、１９８３年７月２５
日、第３７１頁に記載されている。
（発明が解決しようとする問題点）
第２図を参照として、ポリイミドを眉間絶縁膜に用いた
半導体装置を説明する。第２図において、１は半導体基
板、１ａは不純物ドープ領域、２は第１層のＡＩ配線、
３は絶縁膜、４はポリイミド平担化層間絶縁膜（以下、
ポリイミド膜という）、５は第２層のＡＩ配線、６はポ
リイミド膜に形成されたスルーホールである。
半導体装置を説明する。第２図において、１は半導体基
板、１ａは不純物ドープ領域、２は第１層のＡＩ配線、
３は絶縁膜、４はポリイミド平担化層間絶縁膜（以下、
ポリイミド膜という）、５は第２層のＡＩ配線、６はポ
リイミド膜に形成されたスルーホールである。
ポリイミドはカバレジにすぐれるために、下地の凹部の
位置ではポリイミド膜の膜厚が大きくなり、垂直側壁を
有するスルーホールでＡｎ配線５が断線するおそれがあ
る。このような断線防止対策として、従来のＣＶＤ膜に
使用されていた２段エッチ法を適用しようとすると必ず
金属もしくは無機物のマスクを形成せねばならず大いに
手数を増してしまう難がある。
位置ではポリイミド膜の膜厚が大きくなり、垂直側壁を
有するスルーホールでＡｎ配線５が断線するおそれがあ
る。このような断線防止対策として、従来のＣＶＤ膜に
使用されていた２段エッチ法を適用しようとすると必ず
金属もしくは無機物のマスクを形成せねばならず大いに
手数を増してしまう難がある。
（問題点を解決するための手段）
本発明によると、第１図に例示するように、先ず、反応
性イオンエッチによって側壁が垂直になるようにポリイ
ミド膜４のパターンを形成する。
性イオンエッチによって側壁が垂直になるようにポリイ
ミド膜４のパターンを形成する。
反応性イオンエッチ（ＲＩＥ）法としては、レジストを
マスクとして用い、Ｆ”、ＣＦ：Ｉ”などのイオンを用
いることができる。また、側壁が垂直になるスルーホー
ルを形成するためには、非マスク開孔部に垂直にイオン
をあてる方法その他ＲＩＥにおいて公知な手段により異
方性エツチングを行う。
マスクとして用い、Ｆ”、ＣＦ：Ｉ”などのイオンを用
いることができる。また、側壁が垂直になるスルーホー
ルを形成するためには、非マスク開孔部に垂直にイオン
をあてる方法その他ＲＩＥにおいて公知な手段により異
方性エツチングを行う。
反応性イオンエッチの後に、全面にイオン注入（矢印）
を施しそのダメージを受けてポリイミド膜４のスルーホ
ール６の側壁にふくらみを生じさせ、側壁が下地頂部を
も含めて滑らかな曲線を描くようにする。ポリイミド膜
の側壁の滑らかな曲線の例を第３図（Ａ）−第３図（Ｃ
）に示す。第３図（Ａ）は凸曲線、第３図（Ｂ）は凹曲
線、第３図（Ｃ）は凹凸の２段曲線であって、何れの曲
線も下側に向かって広がった滑らかな曲線となっている
。一方、第３図（Ｄ）は滑らかな曲線ではあるが下向に
広がった曲線でないために、所期の目的を達成すること
ができない。
を施しそのダメージを受けてポリイミド膜４のスルーホ
ール６の側壁にふくらみを生じさせ、側壁が下地頂部を
も含めて滑らかな曲線を描くようにする。ポリイミド膜
の側壁の滑らかな曲線の例を第３図（Ａ）−第３図（Ｃ
）に示す。第３図（Ａ）は凸曲線、第３図（Ｂ）は凹曲
線、第３図（Ｃ）は凹凸の２段曲線であって、何れの曲
線も下側に向かって広がった滑らかな曲線となっている
。一方、第３図（Ｄ）は滑らかな曲線ではあるが下向に
広がった曲線でないために、所期の目的を達成すること
ができない。
第３図（Ｅ）は６ａで側壁が直線から曲線に変化してい
る例を示す、この例では側壁が６３で不連続になってい
る。しかし、不連続点がスルーホール６の上部であるた
めに、不連続であっても断線は起こらない。しかしなが
ら、不連続部６ａが下地頂部６ｂの近くにできると、断
線の危険が高くなる。このように本発明の滑らかな曲線
では一切の不連続部があってはな、らないということは
なく、断線を生じない程度の僅かな不連続部はその位置
によっては許容される。
る例を示す、この例では側壁が６３で不連続になってい
る。しかし、不連続点がスルーホール６の上部であるた
めに、不連続であっても断線は起こらない。しかしなが
ら、不連続部６ａが下地頂部６ｂの近くにできると、断
線の危険が高くなる。このように本発明の滑らかな曲線
では一切の不連続部があってはな、らないということは
なく、断線を生じない程度の僅かな不連続部はその位置
によっては許容される。
上記イオン注入に使用するイオンの種類としてはＡ３ま
たはＰ、好ましくはＭＯ３ＬＳＩ製造に通常使用されて
いるイオンが用いられ、またドース量説しては１０８Ｓ
〜１０”／−が用いられる。上記条件を適宜選択すると
第３（Ｄ）図の如き側壁６は生ぜず、断線を生じないよ
うな滑らかな側壁曲線が形成される。
たはＰ、好ましくはＭＯ３ＬＳＩ製造に通常使用されて
いるイオンが用いられ、またドース量説しては１０８Ｓ
〜１０”／−が用いられる。上記条件を適宜選択すると
第３（Ｄ）図の如き側壁６は生ぜず、断線を生じないよ
うな滑らかな側壁曲線が形成される。
（作用及び効果）
本発明のイオン注入によると、ポリイミドにうち込まれ
たイオンはポリイミドの分子構造に何らかの変化を生せ
しめると推測され、かかるポリイミドの何らかの変化に
よって、スル−ホール側壁面下向きに広がった滑らかな
曲線壁面になる。
たイオンはポリイミドの分子構造に何らかの変化を生せ
しめると推測され、かかるポリイミドの何らかの変化に
よって、スル−ホール側壁面下向きに広がった滑らかな
曲線壁面になる。
異方性エッチと等方性エッチのように２段階エツチング
によりスルーホールにテーノ々を形成する方法と異なり
、本発明によるとマスクが不要になる。すなわち、注入
イオンが上述の如き壁面形状変化を生じさせるのはスル
ーホール側壁面におし）てであるが、ポリイミド膜全面
にイオン注入しても所期の目的達成上何ら支障がないの
で、本発明によるとマスクは不要になるのである。
によりスルーホールにテーノ々を形成する方法と異なり
、本発明によるとマスクが不要になる。すなわち、注入
イオンが上述の如き壁面形状変化を生じさせるのはスル
ーホール側壁面におし）てであるが、ポリイミド膜全面
にイオン注入しても所期の目的達成上何ら支障がないの
で、本発明によるとマスクは不要になるのである。
以下、高集積度ゲートアレイのＡｊｌ多層配線に本発明
方法を適用した実施例を説明する。
方法を適用した実施例を説明する。
（実施例）
通常の方法により第１層のＡｚ配＆！２（第４図）を形
成した後に、ＡＩのヒル口・ツクを抑止する無機膜９を
＾ｌ配線２の上に形成した。 ＭｌＦ％で、１１０°Ｃ
１０分間のベータをし水分を除いた基板上にカップリン
グ剤をスピン塗布、２００℃べ一りの後、粘度を調節し
たポリイミド前駆体ワニスをスピン塗布してポリイミド
膜４を形成し、１４０’Ｃ，２００℃、３５０℃各１時
間ベータ、次にレジスト（図示せず）を塗布、通常の方
法でスルーホール６のパターン形成を行い、反応性イオ
ンエッチによりポリイミド膜４をエツチングし同時にレ
ジストもアッシングした。
成した後に、ＡＩのヒル口・ツクを抑止する無機膜９を
＾ｌ配線２の上に形成した。 ＭｌＦ％で、１１０°Ｃ
１０分間のベータをし水分を除いた基板上にカップリン
グ剤をスピン塗布、２００℃べ一りの後、粘度を調節し
たポリイミド前駆体ワニスをスピン塗布してポリイミド
膜４を形成し、１４０’Ｃ，２００℃、３５０℃各１時
間ベータ、次にレジスト（図示せず）を塗布、通常の方
法でスルーホール６のパターン形成を行い、反応性イオ
ンエッチによりポリイミド膜４をエツチングし同時にレ
ジストもアッシングした。
しかる後に、Ａｓイオンをドーズ量１×１０Ｉｓ／−に
て全面にイオン注入してポリイミド膜のスルーホール６
側壁を第５図に示されるような滑らかな形状にした。こ
のスルーホール６中に表出された無機膜９をポリイミド
膜４をマスクとしてエツチングにより除去した後、第２
層のへβ配線８を通常の方法で形成した。
て全面にイオン注入してポリイミド膜のスルーホール６
側壁を第５図に示されるような滑らかな形状にした。こ
のスルーホール６中に表出された無機膜９をポリイミド
膜４をマスクとしてエツチングにより除去した後、第２
層のへβ配線８を通常の方法で形成した。
第１図はポリイミド平担膜にイオン注入する工程を図解
するために、眉間絶縁を有する半導体装置の断面を示し
た図面、 第２図は垂直スルーホールを介して多層配線を行った半
導体装置の断面図、 第３図（Ａ）−（Ｅ）はスルーホールの側壁の形状を示
す概念図、 第４図および第５図は本発明の実施例を図解する半導体
装置の断面図である。 １・・・半導体基板、 ２・・・第１層のＡｎｔ配線、
３・・・絶縁膜、 ４・・・ポリイミド膜、５・・
・第２層のＡｌ配線、６・・・スルーホール。
するために、眉間絶縁を有する半導体装置の断面を示し
た図面、 第２図は垂直スルーホールを介して多層配線を行った半
導体装置の断面図、 第３図（Ａ）−（Ｅ）はスルーホールの側壁の形状を示
す概念図、 第４図および第５図は本発明の実施例を図解する半導体
装置の断面図である。 １・・・半導体基板、 ２・・・第１層のＡｎｔ配線、
３・・・絶縁膜、 ４・・・ポリイミド膜、５・・
・第２層のＡｌ配線、６・・・スルーホール。
Claims (1)
- １、層間絶縁用ポリイミド平担膜を異方性エッチングし
て垂直スルーホールを形成した後、前記ポリイミド平担
膜にイオン注入することによって、ポリイミド絶縁膜の
スルーホール側壁が下向きに広がり滑らかな曲線を描く
ようにしたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24081384A JPS61120445A (ja) | 1984-11-16 | 1984-11-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24081384A JPS61120445A (ja) | 1984-11-16 | 1984-11-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61120445A true JPS61120445A (ja) | 1986-06-07 |
Family
ID=17065066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24081384A Pending JPS61120445A (ja) | 1984-11-16 | 1984-11-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61120445A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5947661A (en) * | 1994-01-19 | 1999-09-07 | Horkos Corp. | Cutting chip air-stream removing device for a mechanical tool |
| US11130193B2 (en) | 2018-03-26 | 2021-09-28 | Yamazaki Mazak Corporation | Friction stir welding tool and friction stir welder |
-
1984
- 1984-11-16 JP JP24081384A patent/JPS61120445A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5947661A (en) * | 1994-01-19 | 1999-09-07 | Horkos Corp. | Cutting chip air-stream removing device for a mechanical tool |
| US11130193B2 (en) | 2018-03-26 | 2021-09-28 | Yamazaki Mazak Corporation | Friction stir welding tool and friction stir welder |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59104131A (ja) | 半導体装置の製造方法 | |
| JPH02203552A (ja) | 半導体素子の製造方法 | |
| JP2556138B2 (ja) | 半導体装置の製造方法 | |
| JPS63268258A (ja) | 半導体装置 | |
| JPS61120445A (ja) | 半導体装置の製造方法 | |
| JP2004186228A (ja) | 半導体装置の製造方法 | |
| JPH1056021A (ja) | 半導体装置及びその製造方法 | |
| JP2922146B2 (ja) | 半導体素子の絶縁膜平坦化方法 | |
| KR950011642B1 (ko) | 비트라인 콘택 및 캐패시터 콘택을 가진 dram | |
| JPH0478013B2 (ja) | ||
| JPS59112656A (ja) | 半導体装置及びその製造方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JPS61187251A (ja) | 半導体装置の製造方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| KR0147648B1 (ko) | 반도체 장치의 층간절연층 평탄화방법 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| KR100680500B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR940011731B1 (ko) | 개구부의 형성방법 | |
| JPH02292819A (ja) | 半導体装置の製造方法 | |
| KR950007647B1 (ko) | 이온주입을 이용한 고집적 콘택형성방법 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| KR20020006361A (ko) | 패턴 균일도가 향상된 반도체 소자 및 그 제조방법 | |
| JPH0284731A (ja) | 半導体装置の製造方法 | |
| JPS60175440A (ja) | 半導体装置の製造方法 |