JPS6055558A - 同期信号検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、フロッピーディスクドライブ装置、ハードデ
ィスクドライブ装置等の補助記憶装置からビットシリア
ルで出力される読み出しデータから、あらかじめ約束さ
れたパターンで書き込捷れている同期信号を検出して、
それに続（ＩＤ信号検出を可能にする同期信号検出回路
に関するものである。

従来例の構成とその問題点 第１図は従来の同期信号検出回路を示している。

以下にこの従来例について第１図とともに説明する。第
１図において、１は〕・−ドディスクドライブであり、
このノーードディスクドライブ１から出力される読み出
しデータを１選択ＲおよびコンデンサＣが電源Ｖｃｃと
の間に外付けされた同期信号検出用再トリガ単安定マル
チバイブレータ（ＭＭ）２に入力するとともに、同期信
号検出後、ある遅延時間を設けるだめのタイミングカウ
ンタ（ＣＮＴ　）３に入力する。さらに単安定マルチノ
くイブレーク２の否定出力（ｄ）をタイミングカウンタ
３のリセット入力に接続する。このタイミングカウンタ
３の出力をデコーダ４に入力して所定の遅延時間Ｔを確
保した後、フリップフロップ回路５をセントしてアドレ
ス信号検出エネーブル信号を発生するという構成になっ
ている。

次に上記従来例の動作について説明する。第２図におい
て、同期信号のデータは全て“０″で、クロ３ ツクパルス（記載していない）のみの等間隔パルス列に
なっており、それ以外の信号パターンが等間隔でないと
いう特性から、単安定マルチバイブレータ２の出力パル
ス幅を同期信号パルス間隔よりや＼大きく設定すること
に」二って、同期信号入力時に単安定マルチパイプレー
ク２の否定出力（ｄ＋がＩＯ“に保持される。この間、
タイミングカラ　゛フタ３はリセット状態にないだめに
カウント動作を行ない、所定の遅延時間Ｔの後、アドレ
ス信号検出エネーブル信号を発生ずることになる。

しかしながら、上記従来例においては、単安定マルチバ
イブレータ２の出力パルス幅が集積回路の特性バラツキ
、り）伺は抵抗、コンデンサのバラツキ温、湿度や電源
変動等によって設定値から可成り変動する。このため、
ハードディスクドライブのように同期信号のパルス間隔
が例えば２００ｎｓというような高速同期信号の判別に
は、高性能の単安定マルチバイブレータを用い、外付は
抵抗、コンデンサもバラツキの少ない安定なものを選別
して使用しなくてはならなかった。

発明の目的 本発明は、上記従来例の欠点を除去するものであり、単
安定マルチバイブレータの機能を遅延線（以下、ディレ
ーラインという）と若干のディジタル集積回路を用いて
、安定した同期信号検出回路の実現を図ることを目的と
するものである。

発明の構成 本発明け、」二記目的を達成するために、補助記憶装置
から出力される読み出しデータをＴタイプフリップフロ
ップに入力し、その肯定出力を第１のディレーラインに
入力し、その出力と前記肯定出力との排他的論理和出力
をＮ段構成の第２のディレーラインに入力する。前記Ｎ
段構成の第２のディレーラインの出力と前記排他的論理
和出力との論理和回路を周囲温度、電圧変動等に余り左
右されない素子で構成し、再トリガ単安定マルチバイブ
レータを実現して、安定な補助記憶装置の読み出しデー
タ同期信号検出回路を実現するものである。

実施例の説明 　７− 以下に本発明の一実施例の構成について図面とともに説
明する。第２図において、２１は第１図の再トリガ単安
定マルチバイブレータ２に相当する部分であり、ハード
ディスクドライブ１、タイミングカウンタ３．デコーダ
４．フリップフロップ６は従来例と同じであるので説明
は省略する。

次に上記実施例の動作について、第２図および゛第３図
を用いて説明する。ハードディスクドライブ１から出力
される読み出しデータをＴタイプフリップフロップ２２
に入力し、その肯定出力（ａ）をディレーライン２３に
入力する。ディレライン２３の出力（ｂ）と前記肯定出
力ＦＩＬ）の排他的論理和回路（ＬＣｌ）を介して、そ
の出力＋０１をＮ段構成のディレーライン２４に入力し
、ディレーライン２４のＮ段構成の各出力端子１・・・
・・・・・・Ｎからの出力と排他的論理和回路（ＬＣｌ
）からの出力（ｃ）とをそれぞれ論理和回路ＬＣ２を介
して得られる出方（ｄ）をタイミングカウンタ３に入力
する。ここで、ディレーライン２３の遅延時間’ＴＩ’
とディレーライン２４の各段の遅延時間’Ｔ２“の関係
け＃Ｔ１−６、＋。

）’Ｔ２’であり、さらに、遅延時間″Ｔ１“は読み出
しデータのパルス間隔（ｔ）を越えてはならない。

発明の効果 本発明は上記のような構成であり５温度、電圧変動に余
り左右されないディレーラインと論理和回路によって再
トリガ単安定マルチバイブレータを構成し、それを介し
て補助記憶装置から出力される読み出しデータの同期信
号検出を高速かつ安定な動作によって得られるという利
点を有する。

【図面の簡単な説明】

第１図は従来の同期信号検出回路のブロック図５第２図
は第１図の同期信号検出回路のタイムチャート、第３図
は本発明の一実施例における同期信号検出面路のブロッ
ク図、第４図は第３図の同期信号検出回路のタイムチャ
ートである。 ２２・・・・・・Ｔタイプフリップフロップ、２３・２
４・・・・・・ディレーライン、ＬＣｌ・・・・・・排
他的論理和回路、ＬＣ２・川・・論理和回路〇

Claims (1)

【特許請求の範囲】
1. Ｔタイプフリップフロップと、前記フリップフロップの
   肯定出力を入力する第１のディレーラインと、前記第１
   のディレーラインの出力と前記肯定出力の排他的論理和
   回路と、前記利他的論理和回路の出力を入力するＮ段の
   遅延時間の出力端子をもつ第２のディレーラインと、前
   記第２のディレーラインの各出力と前記排他的論理１１
   １回路の出力との論理和回路とからなる同期信号検出回
   路。