JPS603013A - 再スタ−ト回路 - Google Patents
再スタ−ト回路Info
- Publication number
- JPS603013A JPS603013A JP58109012A JP10901283A JPS603013A JP S603013 A JPS603013 A JP S603013A JP 58109012 A JP58109012 A JP 58109012A JP 10901283 A JP10901283 A JP 10901283A JP S603013 A JPS603013 A JP S603013A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- timer
- output
- signal
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、マイクロコンピュータに内蔵された、址たけ
、単独に設けられたマイクロプロセッサ等のプロセッサ
に対し、動作停止後に再スタートを行なわせる回路の改
良に関するものである。
、単独に設けられたマイクロプロセッサ等のプロセッサ
に対し、動作停止後に再スタートを行なわせる回路の改
良に関するものである。
第1図は、従来例のブロック図であり、電源回路PSの
出力電圧立上Vを微分回路等によるイニシャルリセット
回路IRが検出し、マイクロプロセッサ等のプロセッサ
CPUヘパルス状のイニシャルリセット1キ号SIRと
して力え1.プロセッサCPUに初期状態の設定とと八
につぐスタートとを行なわせるものとなっており、スタ
ートに応じてプロセッサCPUは出力を送出し、これが
デコーダDECによりデコードされ/ζうえ、NAND
ゲ−1G+に介し、可要メモl) RAMへチップセレ
クト信号C6として送出されるものとなっている。
出力電圧立上Vを微分回路等によるイニシャルリセット
回路IRが検出し、マイクロプロセッサ等のプロセッサ
CPUヘパルス状のイニシャルリセット1キ号SIRと
して力え1.プロセッサCPUに初期状態の設定とと八
につぐスタートとを行なわせるものとなっており、スタ
ートに応じてプロセッサCPUは出力を送出し、これが
デコーダDECによりデコードされ/ζうえ、NAND
ゲ−1G+に介し、可要メモl) RAMへチップセレ
クト信号C6として送出されるものとなっている。
なお、イニシャルリセット信号SxRは、D形フリップ
フロップ回路(以−1−、FFC)FFのクロック人力
Cにも与えられておplこれのデータ入力DKI−1電
源電圧Vが印加され一’)H″(高レベル)となってい
るため、イニシャルリセット信号SIRが’ )I ”
として生ずれば、FFC−FFがセットされ、出力Qe
・H″とすることにより、NANDゲートG+がオン
状態となり、デコーダDECの出力が通過できるものと
なる。
フロップ回路(以−1−、FFC)FFのクロック人力
Cにも与えられておplこれのデータ入力DKI−1電
源電圧Vが印加され一’)H″(高レベル)となってい
るため、イニシャルリセット信号SIRが’ )I ”
として生ずれば、FFC−FFがセットされ、出力Qe
・H″とすることにより、NANDゲートG+がオン
状態となり、デコーダDECの出力が通過できるものと
なる。
以上に対し、電源回路PSEは、電圧低下検出回路VD
Dが付属しており、入力電源の停電を検出すると、検出
々力によffFFc−FFをリセットするため、出力Q
が◆L″(低レベル)へ転じてN A NDゲートG+
の出力をs HNへ固定し、テップセレン1号C8の
送出’C97止すると共に、出力4が1H″へ転じ、こ
ね、をプロセッサCPUのトラップ割込人力TRAPヘ
−りえ、プロセッサCI)Uの動作を停止させ、電源電
圧の低下による誤動作の発生全防止する。
Dが付属しており、入力電源の停電を検出すると、検出
々力によffFFc−FFをリセットするため、出力Q
が◆L″(低レベル)へ転じてN A NDゲートG+
の出力をs HNへ固定し、テップセレン1号C8の
送出’C97止すると共に、出力4が1H″へ転じ、こ
ね、をプロセッサCPUのトラップ割込人力TRAPヘ
−りえ、プロセッサCI)Uの動作を停止させ、電源電
圧の低下による誤動作の発生全防止する。
神た、NAND ゲートG+於よび可変メモリRAMは
、電池電のによpバックアップされておジ、入力電源の
停電が回復すると、電源回路PSから送出される出力電
圧の立上ρに応じ、イニシャルリセット回路IRがイニ
シャルリセット信号SIRを送出するため、プロセッサ
CPUの再スタートおよびFFC−FFのセットかがさ
れ、チツプセレク)S号d泊の送出が再開されるものと
なり、電池電源により保持されていた可変メモリRAM
の内容にしたがう所定の動作が行なわれる。
、電池電のによpバックアップされておジ、入力電源の
停電が回復すると、電源回路PSから送出される出力電
圧の立上ρに応じ、イニシャルリセット回路IRがイニ
シャルリセット信号SIRを送出するため、プロセッサ
CPUの再スタートおよびFFC−FFのセットかがさ
れ、チツプセレク)S号d泊の送出が再開されるものと
なり、電池電源により保持されていた可変メモリRAM
の内容にしたがう所定の動作が行なわれる。
しかし、第1図の構成においては、入力電源の停電期間
が短く、電源回路PSから送出される出力電圧の立上り
が顕著でないときに、イニシャルリセット回路■Rから
イニシャルリセツIf号SIRの生じないことがあり、
この場合には、プロセッサCPUの再スタートお上びF
FC◆FFのセットが行なわれず、人為的に再スタート
操作全行なう才で、停止状態を維持するものとなる欠点
を生じている。
が短く、電源回路PSから送出される出力電圧の立上り
が顕著でないときに、イニシャルリセット回路■Rから
イニシャルリセツIf号SIRの生じないことがあり、
この場合には、プロセッサCPUの再スタートお上びF
FC◆FFのセットが行なわれず、人為的に再スタート
操作全行なう才で、停止状態を維持するものとなる欠点
を生じている。
本発明は、従来のか\る欠点を根本的に排除する目的を
有し、プロセッサの出力をデコードするデコーダから、
一定周期未満の時間々隔により反復して生ずるイぎ号を
取り出し7、これをリセット信号とL7てタイマーへ力
え、このリセット信号によりタイマーをリセットすると
り(に、タイマーとしては、リセット信号の消滅に応じ
てスタートする一定周期以上の設定時間を有するものを
用い、タイマーのタイムアツプ出力をイニシャルリセッ
ト信号としてプロセッサへ4乏−るものとした極めて効
果的な、再スタート回路を提供するものである。
有し、プロセッサの出力をデコードするデコーダから、
一定周期未満の時間々隔により反復して生ずるイぎ号を
取り出し7、これをリセット信号とL7てタイマーへ力
え、このリセット信号によりタイマーをリセットすると
り(に、タイマーとしては、リセット信号の消滅に応じ
てスタートする一定周期以上の設定時間を有するものを
用い、タイマーのタイムアツプ出力をイニシャルリセッ
ト信号としてプロセッサへ4乏−るものとした極めて効
果的な、再スタート回路を提供するものである。
以下、実施例を示す第2図のブロック図によシ本発明の
詳細な説明する。
詳細な説明する。
第2図においては、第1図の構成に加え、カウンタ等を
用いたタイマーTM、単安定マルチパイプレーク等のパ
ルス発生器PG、および、論理積回路としてのORゲー
トG2 、 G3が設けてあり、プロセッサCPUの出
力をデコ−ドするデコーダDECから、一定周期未満の
時間々隔によジ反復して生ずる信号をリセット信号SR
として取り出し、ORゲートG2 ’c介してタイマー
TMのリセット入力R−・与え、リセットイに一号S
RによりタイマーTM’;xリセットするものとしてい
る。
用いたタイマーTM、単安定マルチパイプレーク等のパ
ルス発生器PG、および、論理積回路としてのORゲー
トG2 、 G3が設けてあり、プロセッサCPUの出
力をデコ−ドするデコーダDECから、一定周期未満の
時間々隔によジ反復して生ずる信号をリセット信号SR
として取り出し、ORゲートG2 ’c介してタイマー
TMのリセット入力R−・与え、リセットイに一号S
RによりタイマーTM’;xリセットするものとしてい
る。
た゛ぐし、タイマーTMは、リセット信号SRの消滅に
応じて自動的にスタートとすると共に、一定周期以上の
設定時間を有するものとなっておシ、プロセッサCPU
が動作中は、リセット信号SRがタイムアツプする以前
に与えられるため、タイムアツプ出力を生じないが、プ
ロセッサCPUが停止状態となれば、リセット信号SR
が与えられず、設定時間の経過に応じてタイムアツプ出
力を生じ、パルス発生口WRpGを駆動して’ H”の
パルスを発生させ、ORゲートG3ヲ介しイニシャルリ
セット信号SIRと17て送出させるこのため、イニシ
ャルリセット回路IR7))もイニシャルリセット信号
SIRが生じなくとも、電源電圧が印加され\ば、タイ
マーTMのクイノ・アップ出力によりイニシャルリセツ
) ff号SIRが生じ、これがプロセッサCPUおよ
ヒFFC−FFへ力えられるものとなり、確実に再スタ
ートおよびセットが行なわt[る。
応じて自動的にスタートとすると共に、一定周期以上の
設定時間を有するものとなっておシ、プロセッサCPU
が動作中は、リセット信号SRがタイムアツプする以前
に与えられるため、タイムアツプ出力を生じないが、プ
ロセッサCPUが停止状態となれば、リセット信号SR
が与えられず、設定時間の経過に応じてタイムアツプ出
力を生じ、パルス発生口WRpGを駆動して’ H”の
パルスを発生させ、ORゲートG3ヲ介しイニシャルリ
セット信号SIRと17て送出させるこのため、イニシ
ャルリセット回路IR7))もイニシャルリセット信号
SIRが生じなくとも、電源電圧が印加され\ば、タイ
マーTMのクイノ・アップ出力によりイニシャルリセツ
) ff号SIRが生じ、これがプロセッサCPUおよ
ヒFFC−FFへ力えられるものとなり、確実に再スタ
ートおよびセットが行なわt[る。
また、イニシャルリセット信号SIRは、OItゲー(
・G2’c介し、タイマーTMのリセット人力Rへ与え
られており、これに1つ−CタイマーTMのリセットが
確実に行なわれる。
・G2’c介し、タイマーTMのリセット人力Rへ与え
られており、これに1つ−CタイマーTMのリセットが
確実に行なわれる。
なお、タイマーTΔ4には、プロセツJJCPU用の図
上省略したクロックパルスをカウントするカウンタ哲を
用いればよいが、債分回路等金用いてもよく、プロセッ
サCPUが71°スタートすれば、自ずからリセット信
号SRが与えられるため、ORゲートG2を用いず、リ
セット信号S、のみをタイマーTMへ与えるものとして
も同様でめυ、パルス発生回路PGとしては、微分回路
等を用いることもできる。
上省略したクロックパルスをカウントするカウンタ哲を
用いればよいが、債分回路等金用いてもよく、プロセッ
サCPUが71°スタートすれば、自ずからリセット信
号SRが与えられるため、ORゲートG2を用いず、リ
セット信号S、のみをタイマーTMへ与えるものとして
も同様でめυ、パルス発生回路PGとしては、微分回路
等を用いることもできる。
このほか、リセット信+4SRとしては、デコーダDE
Cの出力中、一定周期未満の時間々隔により反復して生
ずるものを用いればよいが、との時間関係を有する複数
の出力へ注目し、これらをORゲート等により合成のう
えリセット信号SRとして用いてもよく、NANDゲー
トG+ 、ORゲー)G、+、G3としては、同等の様
能を有する他のゲートを用いてもよい等、種々の変形が
自在でるる。
Cの出力中、一定周期未満の時間々隔により反復して生
ずるものを用いればよいが、との時間関係を有する複数
の出力へ注目し、これらをORゲート等により合成のう
えリセット信号SRとして用いてもよく、NANDゲー
トG+ 、ORゲー)G、+、G3としては、同等の様
能を有する他のゲートを用いてもよい等、種々の変形が
自在でるる。
以上の説明により明らか外とお9本発明によれば、簡単
かつ安価な構成により、電源電圧の回復に応じて確笑に
プロセツツの再スタートが行なわれるため、プロセツザ
′f:備える各種の電子装置において顕著な効果が得ら
れる。
かつ安価な構成により、電源電圧の回復に応じて確笑に
プロセツツの再スタートが行なわれるため、プロセツザ
′f:備える各種の電子装置において顕著な効果が得ら
れる。
第1図は従来例のブロック図、第2図は本発明の実施例
を示すブロック図である。 CPU・φ・畠プロセッサ、D′F、CΦ・書罎テコ−
1”、TM・・・・タイマー、PG・・・・パルス発生
回路、FF・・・−FFC(クリップフロップ回路)、
Gl ・・・・NANDゲート、G2.G3・ ・ ・
・ ORゲート。 特許出願人 日立電子株式会珪 代理人 山川政樹(ほか1名)
を示すブロック図である。 CPU・φ・畠プロセッサ、D′F、CΦ・書罎テコ−
1”、TM・・・・タイマー、PG・・・・パルス発生
回路、FF・・・−FFC(クリップフロップ回路)、
Gl ・・・・NANDゲート、G2.G3・ ・ ・
・ ORゲート。 特許出願人 日立電子株式会珪 代理人 山川政樹(ほか1名)
Claims (1)
- プロセッサの出力をデコードするデコーダと、該デコー
ダの出力から一定周期未満の時間々隔によシ反復して生
ずるリセット信号によりリセットされかつ該リセット信
号の消滅に応じてスタートすると共に前記〜定周期以上
の設定時間を有しタイムアツプ出力をイニシャルリセッ
ト信号として前記グロ゛セッサへ与えるタイマーとを設
けたこと′ff:特徴とする再スタート回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58109012A JPS603013A (ja) | 1983-06-17 | 1983-06-17 | 再スタ−ト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58109012A JPS603013A (ja) | 1983-06-17 | 1983-06-17 | 再スタ−ト回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS603013A true JPS603013A (ja) | 1985-01-09 |
Family
ID=14499329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58109012A Pending JPS603013A (ja) | 1983-06-17 | 1983-06-17 | 再スタ−ト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS603013A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61283939A (ja) * | 1985-06-11 | 1986-12-13 | Nec Corp | メモリ保護回路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57137916A (en) * | 1981-02-20 | 1982-08-25 | Nissan Motor Co Ltd | Computer for car |
JPS57182231A (en) * | 1981-05-01 | 1982-11-10 | Yokogawa Hokushin Electric Corp | Microcomputer resetting circuit |
JPS6085574A (ja) * | 1983-10-18 | 1985-05-15 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
JPS60211880A (ja) * | 1984-04-05 | 1985-10-24 | Semiconductor Energy Lab Co Ltd | 光電変換装置の作製方法 |
JPS61211881A (ja) * | 1985-03-18 | 1986-09-19 | Nippon Columbia Co Ltd | ピツクアツプ移動装置 |
-
1983
- 1983-06-17 JP JP58109012A patent/JPS603013A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57137916A (en) * | 1981-02-20 | 1982-08-25 | Nissan Motor Co Ltd | Computer for car |
JPS57182231A (en) * | 1981-05-01 | 1982-11-10 | Yokogawa Hokushin Electric Corp | Microcomputer resetting circuit |
JPS6085574A (ja) * | 1983-10-18 | 1985-05-15 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
JPS60211880A (ja) * | 1984-04-05 | 1985-10-24 | Semiconductor Energy Lab Co Ltd | 光電変換装置の作製方法 |
JPS61211881A (ja) * | 1985-03-18 | 1986-09-19 | Nippon Columbia Co Ltd | ピツクアツプ移動装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61283939A (ja) * | 1985-06-11 | 1986-12-13 | Nec Corp | メモリ保護回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69320417T3 (de) | Verfahren und Gerät zur Änderung der Taktfrequenz eines Prozessors | |
JPS6197727A (ja) | マイクロプロセツサ用電源装置 | |
JPS603013A (ja) | 再スタ−ト回路 | |
JPS59214953A (ja) | マイクロプロセツサの誤動作防止装置 | |
JPH0415620A (ja) | 液晶表示器用電源の制御装置 | |
JP2668492B2 (ja) | 照明制御装置およびリモコン式照明器具 | |
JPS5936832A (ja) | マイクロプロセツサのリセツト回路 | |
JP2536664B2 (ja) | リセット回路 | |
JPS57181448A (en) | Vtr | |
JPS63191245A (ja) | 暴走装置の復帰制御方式 | |
JPH06118893A (ja) | 表示機器 | |
JPH0786794B2 (ja) | 停電制御回路 | |
JPH01171028A (ja) | マイクロコンピュータシステム | |
JPS6088988A (ja) | 画面表示装置 | |
JPS5336438A (en) | Input/output control unit | |
SU1471197A1 (ru) | Устройство дл контрол двухмашинной системы | |
JPS5419628A (en) | Duplex micro computer system | |
JPS6278616A (ja) | 電源断時におけるスタンバイ制御方式 | |
JPH0219934A (ja) | 電子機器 | |
JPS57212533A (en) | Polling monitoring system | |
JPS622445B2 (ja) | ||
JPS60146318A (ja) | キ−ボ−ドエンコ−ド方式 | |
JPS59146354A (ja) | マイクロプロセツサの暴走停止装置 | |
JPH0476571B2 (ja) | ||
JPS5680705A (en) | Controller |