JPH0219934A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPH0219934A JPH0219934A JP63170222A JP17022288A JPH0219934A JP H0219934 A JPH0219934 A JP H0219934A JP 63170222 A JP63170222 A JP 63170222A JP 17022288 A JP17022288 A JP 17022288A JP H0219934 A JPH0219934 A JP H0219934A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- cpu
- signal
- output
- time interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば街頭に設置されるビデオテックスの公
衆端末装置のような電子機器に関する。
衆端末装置のような電子機器に関する。
本発明は電子機器に関し、CPUからの信号の状態を判
別してリセット動作を行うことにより、ソフトウェアの
暴走から自動的に復帰できるようにしたものである。
別してリセット動作を行うことにより、ソフトウェアの
暴走から自動的に復帰できるようにしたものである。
例えばビデオテックスの公衆端末装置のような電子機器
を街頭等に設置することが行われている。
を街頭等に設置することが行われている。
その場合に、例えば街頭に設置された電子機器では環境
条件の劣悪さによって機器の内部のCPUのソフトウェ
アが暴走するおそれが極めて大きい。
条件の劣悪さによって機器の内部のCPUのソフトウェ
アが暴走するおそれが極めて大きい。
このようなソフトウェアの暴走に対しては、例えばCP
Uにリセット端子を設けて、手動スイッチ等からの信号
をリセット端子に供給して暴走から復帰させることが考
えられる。しかしながら街頭設置のような不特定の使用
者を対象とする機器では、暴走時に使用者がこれを察知
して手動スイッチ等を操作するようにさせるのは極めて
困難である。
Uにリセット端子を設けて、手動スイッチ等からの信号
をリセット端子に供給して暴走から復帰させることが考
えられる。しかしながら街頭設置のような不特定の使用
者を対象とする機器では、暴走時に使用者がこれを察知
して手動スイッチ等を操作するようにさせるのは極めて
困難である。
これに対して端末装置の暴走等をホストコンビコータ側
で検知し、これを復帰させるようにすることも考えられ
るが、これではホストコンピュータ及び周辺機器等に多
大な負担がかかってしまう。
で検知し、これを復帰させるようにすることも考えられ
るが、これではホストコンピュータ及び周辺機器等に多
大な負担がかかってしまう。
またハードウェアを強化して暴走が生じにくくする方法
もあるが、すべての環境に対して100%完璧な機器を
得ることは不可能である。
もあるが、すべての環境に対して100%完璧な機器を
得ることは不可能である。
この出願はこのような点に鑑みてなされたものである。
本発明は、CP U (1)を有し、このPCUからの
所定の時間間隔より短い間隔でレベルが変動する出力信
号を微分(回路(2))シてカウンタ(3)のクリア端
子に供給し、このカウンタでクロック信号(発生回路(
4))をカウントしてこのカウント値が上記所定の時間
間隔に相当する数値に達したときに上記CPUのリセッ
ト動作を行うようにした電子機器である。
所定の時間間隔より短い間隔でレベルが変動する出力信
号を微分(回路(2))シてカウンタ(3)のクリア端
子に供給し、このカウンタでクロック信号(発生回路(
4))をカウントしてこのカウント値が上記所定の時間
間隔に相当する数値に達したときに上記CPUのリセッ
ト動作を行うようにした電子機器である。
これによれば、暴走によって出力信号がラッチアップす
るとカウンタからリセット信号が発生され、これによっ
てCPUを自動復帰させることができる。
るとカウンタからリセット信号が発生され、これによっ
てCPUを自動復帰させることができる。
第1図は要部の構成を示す。図において(1)は電子機
器に内蔵されるCPUであって、このCPU(1)の所
定の時間間隔より短い間隔でレベルが変動する出力信号
の得られる任意の出力ポートが、コンデンサ(21)抵
抗器(22)ダイオード(23)等からなる微分回路(
2)を介してカウンタ(3)のクリア端子に接続される
。
器に内蔵されるCPUであって、このCPU(1)の所
定の時間間隔より短い間隔でレベルが変動する出力信号
の得られる任意の出力ポートが、コンデンサ(21)抵
抗器(22)ダイオード(23)等からなる微分回路(
2)を介してカウンタ(3)のクリア端子に接続される
。
また(4)はクロック発生回路であって、この発生回路
(4)の出力がカウンタ(3)のクロック端子に接続さ
れる。そしてこのカウンタ(3)にて上述の所定の時間
間隔に相当する数値に達したときにキャリー出力が取り
出されるようにし、このキャリー出力の取り出されるキ
ャリ一端子がオア回路(5)、ドライブアンプ(6)を
介してCP U (1)のリセット端子に接続される。
(4)の出力がカウンタ(3)のクロック端子に接続さ
れる。そしてこのカウンタ(3)にて上述の所定の時間
間隔に相当する数値に達したときにキャリー出力が取り
出されるようにし、このキャリー出力の取り出されるキ
ャリ一端子がオア回路(5)、ドライブアンプ(6)を
介してCP U (1)のリセット端子に接続される。
さらに任意の手動スイッチ(7)がオア回路(5)に接
続されると共に、他の回路等のリセット端子に接続され
る端子〔8)にも接続される。
続されると共に、他の回路等のリセット端子に接続され
る端子〔8)にも接続される。
従ってこの回路において、正常動作時はCPU(1)の
上述の任意の出力ポートからの信号が所定の時間間隔よ
り短い間隔でレベル変動されることにより、この変動が
微分回路(2)で検出されてカウンタ(3)がクリアさ
れ、これによってカウンタ(3)のキャリ一端子には出
力は得られない。
上述の任意の出力ポートからの信号が所定の時間間隔よ
り短い間隔でレベル変動されることにより、この変動が
微分回路(2)で検出されてカウンタ(3)がクリアさ
れ、これによってカウンタ(3)のキャリ一端子には出
力は得られない。
これに対してソフトウェアが暴走すると出力ポートの信
号はハイまたはローにラッチアップされる。このため微
分回路(2)からは検出信号が得られなくなり、カウン
タ(3)はクリアされなくなって、上述の所定の時間間
隔の後にキャリー出力が取り出される。そしてこのキャ
リー出力がオア回路(5)、ドライブアンプ(6)を介
してCP U (1)のリセット端子に供給され、CP
U (1)がリセットされて暴走からの復帰が行われ
る。
号はハイまたはローにラッチアップされる。このため微
分回路(2)からは検出信号が得られなくなり、カウン
タ(3)はクリアされなくなって、上述の所定の時間間
隔の後にキャリー出力が取り出される。そしてこのキャ
リー出力がオア回路(5)、ドライブアンプ(6)を介
してCP U (1)のリセット端子に供給され、CP
U (1)がリセットされて暴走からの復帰が行われ
る。
こうして上述の回路によれば、暴走によって出力信号が
ラッチアップするとカウンタからリセット信号が発生さ
れ、これによってCPUを自動復帰させることができる
。
ラッチアップするとカウンタからリセット信号が発生さ
れ、これによってCPUを自動復帰させることができる
。
さらに上述の回路において、暴走の検出によるリセット
はCP U (1)のみとすると共に、手動スイッチ(
7)からの信号をオ、ア回路(5)を介して合成するこ
とにより、手動スイッチ(7)にて他の回路等と同時に
リセットすることもできる。
はCP U (1)のみとすると共に、手動スイッチ(
7)からの信号をオ、ア回路(5)を介して合成するこ
とにより、手動スイッチ(7)にて他の回路等と同時に
リセットすることもできる。
なお上述の検出を行う任意の出力ポートは、CP tJ
(1)の端子に余裕がある場合には専用に設けてもよ
く、また上述のレベル変動を生じる出力信号のボートを
流用してもよい。
(1)の端子に余裕がある場合には専用に設けてもよ
く、また上述のレベル変動を生じる出力信号のボートを
流用してもよい。
この発明によれば、暴走によって出力信号がラッチアッ
プするとカウンタからリセット信号が発生され、これに
よってCPUを自動復帰させることもできるようになっ
た。
プするとカウンタからリセット信号が発生され、これに
よってCPUを自動復帰させることもできるようになっ
た。
第1図は本発明の一例の構成図である。
(1)はCPU、(2)は微分回路、(3)はカウンタ
、(4)はクロック発生回路、(5)はオア回路、(6
)はドライブアンプ、(7)は手動スイッチ、(8)は
端子である。 代 理 人 伊 ■ 貞 同 松 隈 秀 盛 寛用例の構成国 第1図
、(4)はクロック発生回路、(5)はオア回路、(6
)はドライブアンプ、(7)は手動スイッチ、(8)は
端子である。 代 理 人 伊 ■ 貞 同 松 隈 秀 盛 寛用例の構成国 第1図
Claims (1)
- 【特許請求の範囲】 CPUを有し、 このPCUからの所定の時間間隔より短い間隔でレベル
が変動する出力信号を微分してカウンタのクリア端子に
供給し、 このカウンタでクロック信号をカウントしてこのカウン
ト値が上記所定の時間間隔に相当する数値に達したとき
に上記CPUのリセット動作を行うようにした電子機器
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63170222A JPH0219934A (ja) | 1988-07-08 | 1988-07-08 | 電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63170222A JPH0219934A (ja) | 1988-07-08 | 1988-07-08 | 電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0219934A true JPH0219934A (ja) | 1990-01-23 |
Family
ID=15900934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63170222A Pending JPH0219934A (ja) | 1988-07-08 | 1988-07-08 | 電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0219934A (ja) |
-
1988
- 1988-07-08 JP JP63170222A patent/JPH0219934A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59109955A (ja) | プロセツサ自動再始動回路 | |
JPH0610830B2 (ja) | Icカードのクロック信号切換装置 | |
JPH0219934A (ja) | 電子機器 | |
CN206601675U (zh) | 复位与恢复出厂设置二合一电路 | |
JPS58181211A (ja) | 誤操作防止回路 | |
KR100407930B1 (ko) | 휴대용컴퓨터의홀트방지장치 | |
JP2953761B2 (ja) | 電源ノイズ検出回路 | |
JPH11274856A (ja) | 水晶発振器の発振停止検出回路 | |
CN216871264U (zh) | 一种带有静电检测的门禁器 | |
JP2501666Y2 (ja) | ユニット2重化装置 | |
US6753705B1 (en) | Edge sensitive detection circuit | |
JPS58155381A (ja) | 演算装置 | |
JPS6051316A (ja) | 半導体集積回路 | |
DE69716484D1 (de) | Vorrichtung zur überwachung eines computers | |
JPH0726748Y2 (ja) | リセット回路 | |
JPS6025482A (ja) | 電子式ストツプウオツチ | |
KR930002226Y1 (ko) | 워치독 회로 | |
JPS5838434Y2 (ja) | ディジタル装置の初期状態設定回路 | |
JPH1165893A (ja) | ウオッチドッグタイムアウト検出時リセット方式 | |
JPS5624641A (en) | Electronic equipment | |
JPH01263709A (ja) | リセット制御装置 | |
JPH03131122A (ja) | Pll周波数シンセサイザのロックアップ検知回路 | |
JPS60146318A (ja) | キ−ボ−ドエンコ−ド方式 | |
JPH07271358A (ja) | 電子楽器 | |
JPH02291008A (ja) | リセット回路 |