JPS5936832A - マイクロプロセツサのリセツト回路 - Google Patents
マイクロプロセツサのリセツト回路Info
- Publication number
- JPS5936832A JPS5936832A JP57148403A JP14840382A JPS5936832A JP S5936832 A JPS5936832 A JP S5936832A JP 57148403 A JP57148403 A JP 57148403A JP 14840382 A JP14840382 A JP 14840382A JP S5936832 A JPS5936832 A JP S5936832A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- reset
- shot multivibrator
- circuit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロプロセッサの電源を投入した時あるい
はプログラム暴走時にリセットを与えて確実に正常動作
させるマイクロプロセッサリセット回路に関する。
はプログラム暴走時にリセットを与えて確実に正常動作
させるマイクロプロセッサリセット回路に関する。
従来、マイクロプロセッサのリセット回路としては、第
１図に示すように、電源を投入した時に秋分回路７を使
ってマイクロプロセッサ２にリセットをかける方法や、
マイクロプロセッサ２から定期的に再トリガー可能なワ
ンショットマルチバイブレータ１をトリガし、出力パル
ス幅が延びた状態で何らかの原因でマイクロプロセッサ
が暴走し、このワンショットマルチバイブレータ１の出
力がクリアされた時マイクロプロセッサに割り込みを発
生し、この割り込みによって定められたメモリ内の０番
地にジャンプする命令を実行して、ソフトウェアによシ
マイクロプロセッサにリセットをかけて正常な動作に返
す方法が行なわれていた０なお、モメンタリースイッチ
６によってもリセットが、もえられる。しかし、この方
法ではマイクロプロセッサに割シ込みがかがシ、マイク
ロプロセッサが割シ込み番地へ飛び、更に０番地にジャ
ンプする命令を実行している間に何回暴走した場合は、
マイクロプロセッサが永久にリセットされ正常動作に返
すことができなくなってしまう欠点がめった。
１図に示すように、電源を投入した時に秋分回路７を使
ってマイクロプロセッサ２にリセットをかける方法や、
マイクロプロセッサ２から定期的に再トリガー可能なワ
ンショットマルチバイブレータ１をトリガし、出力パル
ス幅が延びた状態で何らかの原因でマイクロプロセッサ
が暴走し、このワンショットマルチバイブレータ１の出
力がクリアされた時マイクロプロセッサに割り込みを発
生し、この割り込みによって定められたメモリ内の０番
地にジャンプする命令を実行して、ソフトウェアによシ
マイクロプロセッサにリセットをかけて正常な動作に返
す方法が行なわれていた０なお、モメンタリースイッチ
６によってもリセットが、もえられる。しかし、この方
法ではマイクロプロセッサに割シ込みがかがシ、マイク
ロプロセッサが割シ込み番地へ飛び、更に０番地にジャ
ンプする命令を実行している間に何回暴走した場合は、
マイクロプロセッサが永久にリセットされ正常動作に返
すことができなくなってしまう欠点がめった。
本発明の目的は、これらの問題を解決し、標準の’１’
ＴＬ及びＣＭＯ８ＩＣを用いた安価、かつ簡単な回路構
成によシ、電源投入時マイクロプロセッサを確実に動作
させ、かつマイクロプロセッサのプログラム暴走時にマ
イクロプロセッサを確実に正常動作に返すようにしたマ
イクロプロセッサのリセット回路を提供することにある
。
ＴＬ及びＣＭＯ８ＩＣを用いた安価、かつ簡単な回路構
成によシ、電源投入時マイクロプロセッサを確実に動作
させ、かつマイクロプロセッサのプログラム暴走時にマ
イクロプロセッサを確実に正常動作に返すようにしたマ
イクロプロセッサのリセット回路を提供することにある
。
本発明のマイクロ７ｏセツサのリセット回路の構成は、
マイクロプロセッサから定期的に与えられるトリガ信号
によｎｍ動されこのトリガ信号の周期よシも長い幅の出
カバルスを出方する再トリガが可能なワンショットマル
チバイブレータと、強制的に前記マイクロプロセッサに
リセットを入力するモーメンタリ−スイッチと、前記マ
イクロプロセッサから出力されるリセット出方信号を受
けて所定の遅延時間を与える湖延回路と、との遅延回路
出力および前記ワンショットマルチバイブレータの出力
いずれがあってもその出力を前記マイクロプロセッサの
リセット久方−′供給するゲート回路とを含み、電源投
入時およびプログラム暴走時にマイクロプロセッサにリ
セットを与えるようにし７ｔことを特徴とする。
マイクロプロセッサから定期的に与えられるトリガ信号
によｎｍ動されこのトリガ信号の周期よシも長い幅の出
カバルスを出方する再トリガが可能なワンショットマル
チバイブレータと、強制的に前記マイクロプロセッサに
リセットを入力するモーメンタリ−スイッチと、前記マ
イクロプロセッサから出力されるリセット出方信号を受
けて所定の遅延時間を与える湖延回路と、との遅延回路
出力および前記ワンショットマルチバイブレータの出力
いずれがあってもその出力を前記マイクロプロセッサの
リセット久方−′供給するゲート回路とを含み、電源投
入時およびプログラム暴走時にマイクロプロセッサにリ
セットを与えるようにし７ｔことを特徴とする。
以下図面によシ本発明の詳細な説明する。
第２図は本発明の実施例の回路図、第３図（ａ）〜（ｆ
）は第２図の動作波形図である。１ず、電淵を投入した
時には、マイクロプロセッサ２のリセット人力ＲＪ！１
８１３ＴＩＮにパワーオンリセットが与えられる。し、
かじ、パワーオンリセットが解除されてマイクロプロセ
ッサ２が初期設定プログラムを実行し、マイクロプロセ
ッサの出方ボートを制御するまでの間再びリセットがか
からない様にするため遅延回路３が設けられている。電
源を投入した時にマイクロプロセッサ２のリセット人力
ＩＳ１弓ＴＩＮに馬えられるリセット（第３ Ｍｌ（ａ
） ）によってマイクロプロセッサ２のリセット出力個
号ｌ郡５ＥＴＯＬＩＴが出力される。述ＩＩＬ回路３な
」：コンテンツ４で設定される遅延時間１どけそのリセ
ット出力信号を遅らせる（ 鵬３ （ｄ （すλ、この
蜘廷時間彼托ＮＡＮＤゲート５を介してマ・ｒり【！プ
ロセッサのリセットを解除するが、遅延回路３の出力が
ある間にマイクロプロセッサを確実に動作させる。
）は第２図の動作波形図である。１ず、電淵を投入した
時には、マイクロプロセッサ２のリセット人力ＲＪ！１
８１３ＴＩＮにパワーオンリセットが与えられる。し、
かじ、パワーオンリセットが解除されてマイクロプロセ
ッサ２が初期設定プログラムを実行し、マイクロプロセ
ッサの出方ボートを制御するまでの間再びリセットがか
からない様にするため遅延回路３が設けられている。電
源を投入した時にマイクロプロセッサ２のリセット人力
ＩＳ１弓ＴＩＮに馬えられるリセット（第３ Ｍｌ（ａ
） ）によってマイクロプロセッサ２のリセット出力個
号ｌ郡５ＥＴＯＬＩＴが出力される。述ＩＩＬ回路３な
」：コンテンツ４で設定される遅延時間１どけそのリセ
ット出力信号を遅らせる（ 鵬３ （ｄ （すλ、この
蜘廷時間彼托ＮＡＮＤゲート５を介してマ・ｒり【！プ
ロセッサのリセットを解除するが、遅延回路３の出力が
ある間にマイクロプロセッサを確実に動作させる。
これによっ−ｒζ・イクロプロセッサ２は正割な動作を
開始し、このマイクロプロセッサ２の出力ボートから定
期的にトソガー４８号を出力する（第３図（ｅ））。こ
のトリンブー信号は再トリカ可詫なワンショットマルチ
バイン゛レー３Ｃ１をヂｊトリカーラ゛ることによシ、
ワンショットマルチバイブレータ−の出力を延長させる
（第３図（ｆ））。
開始し、このマイクロプロセッサ２の出力ボートから定
期的にトソガー４８号を出力する（第３図（ｅ））。こ
のトリンブー信号は再トリカ可詫なワンショットマルチ
バイン゛レー３Ｃ１をヂｊトリカーラ゛ることによシ、
ワンショットマルチバイブレータ−の出力を延長させる
（第３図（ｆ））。
ここで何らかの原因でマイクロプロセッサ２がプログラ
ム暴走シフ、マイクロプロセッサの出力ボートの制御が
止着シ、ワンショットマルチバイブレータ１が再トリカ
ーされなくなると、ワンショットマルチバイブレータ１
の時定数で設定された時間後にワンシ曹ツ）・マルチバ
イブレータ−の出力がなくなりてしまりので（第３図（
ｅ）矢印）、これによｐＮＡＮＤゲート５を介、してマ
イクロプロセッサ２のリセット人力ＲＭＳＥＴ ＩＮに
リセットが与えられる。このリセットによシ、電源投入
時と同碌に遅延回路３で所定の遅延時間遅延させた後に
遅延回路出力の立下シでマイクロプロセッサのリセット
は解除される（第３図（す）ｏしたがって、マイクロプ
ロセッサ２はプログラムの０番地から再びスタートし正
常動作に返ることになる。なお、モーメンタ−スイッチ
６を押せばいつでも強制的にマイクロコンビエータ２に
リセットを与えることができる。
ム暴走シフ、マイクロプロセッサの出力ボートの制御が
止着シ、ワンショットマルチバイブレータ１が再トリカ
ーされなくなると、ワンショットマルチバイブレータ１
の時定数で設定された時間後にワンシ曹ツ）・マルチバ
イブレータ−の出力がなくなりてしまりので（第３図（
ｅ）矢印）、これによｐＮＡＮＤゲート５を介、してマ
イクロプロセッサ２のリセット人力ＲＭＳＥＴ ＩＮに
リセットが与えられる。このリセットによシ、電源投入
時と同碌に遅延回路３で所定の遅延時間遅延させた後に
遅延回路出力の立下シでマイクロプロセッサのリセット
は解除される（第３図（す）ｏしたがって、マイクロプ
ロセッサ２はプログラムの０番地から再びスタートし正
常動作に返ることになる。なお、モーメンタ−スイッチ
６を押せばいつでも強制的にマイクロコンビエータ２に
リセットを与えることができる。
以上説明した様に、本発明によれば、安価で簡単な回路
構成でおシながら、マイクロプロセッサが実行する初期
設定プログラムの長さに応じて遅延回路の遅延時間を容
易に変えることができる。
構成でおシながら、マイクロプロセッサが実行する初期
設定プログラムの長さに応じて遅延回路の遅延時間を容
易に変えることができる。
本発明は、マイクロプロセッサを使用した装置全般、特
に安全、性、確実性を重視した制御監視装置に対し７、
電源投入時にマイクロプロセッサに確実にリセットを与
えると共に、マイクロプロセッサがプログラム暴走した
時に確実に正常動作に返す仁とができる。
に安全、性、確実性を重視した制御監視装置に対し７、
電源投入時にマイクロプロセッサに確実にリセットを与
えると共に、マイクロプロセッサがプログラム暴走した
時に確実に正常動作に返す仁とができる。
第１図は従来のマイクロプロセッサのリセット回路の回
路図、第２図は本発明の笑施例の回路図、第３図（ａ）
〜（ｆ）は第２図の動作タイミング図である。 図において １・・・・・・何トリカ可能なワンショットマルチバイ
ブレータ、２・・・・・・マイクロプロセッサ、３・・
・・・・遅延回路、４・・・・・・遅延時間を変えるコ
ンデンサ、５・・・・・・ＮＡＮＤゲート、６・・・・
・・リセットを与えるモーメンタリ−スイッチ、７・・
・・・・積分凹路である。 第１図
路図、第２図は本発明の笑施例の回路図、第３図（ａ）
〜（ｆ）は第２図の動作タイミング図である。 図において １・・・・・・何トリカ可能なワンショットマルチバイ
ブレータ、２・・・・・・マイクロプロセッサ、３・・
・・・・遅延回路、４・・・・・・遅延時間を変えるコ
ンデンサ、５・・・・・・ＮＡＮＤゲート、６・・・・
・・リセットを与えるモーメンタリ−スイッチ、７・・
・・・・積分凹路である。 第１図
Claims (1)
- マイクロプロセッサから定期的に与えられるトリガ信号
により駆動されこのトリガ信号の周期よりも長い幅の出
力パルスを出力する再トリガ可能なワンショット マル
チバイブレータと、強制的に前記マイクロプロセッサに
リセットを入力するモーメンタリ−スイッチと、前記マ
イクロプロセッサから出力されるリセット出力信号を受
けて所定の遅延時間を与える遅延回路と、この遅延回路
出力および前記ワンショットマルチバイブレータの出力
いずれがあってもその出力を前記マイクロプロセッサの
リセット入力に供給するゲート回路とを含み、電源投入
時およびプログラム暴走時にマイクロプロセッサにリセ
ットを与えるようにしたことを特徴とするマイクロプロ
セッサのリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57148403A JPS5936832A (ja) | 1982-08-26 | 1982-08-26 | マイクロプロセツサのリセツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57148403A JPS5936832A (ja) | 1982-08-26 | 1982-08-26 | マイクロプロセツサのリセツト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5936832A true JPS5936832A (ja) | 1984-02-29 |
Family
ID=15451997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57148403A Pending JPS5936832A (ja) | 1982-08-26 | 1982-08-26 | マイクロプロセツサのリセツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936832A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60184136U (ja) * | 1984-05-17 | 1985-12-06 | 三洋電機株式会社 | リセツト回路 |
| JPS62177612A (ja) * | 1986-01-30 | 1987-08-04 | Noritsu Co Ltd | マイコン電源の時限保持回路 |
| JPS62250391A (ja) * | 1986-04-16 | 1987-10-31 | クライスラ− モ−タ−ズ コ−ポレ−シヨン | 電子的非揮発性経過時間計 |
| JPS62266610A (ja) * | 1986-05-14 | 1987-11-19 | Nec Corp | パワ−オンリセツト方式 |
-
1982
- 1982-08-26 JP JP57148403A patent/JPS5936832A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60184136U (ja) * | 1984-05-17 | 1985-12-06 | 三洋電機株式会社 | リセツト回路 |
| JPS62177612A (ja) * | 1986-01-30 | 1987-08-04 | Noritsu Co Ltd | マイコン電源の時限保持回路 |
| JPS62250391A (ja) * | 1986-04-16 | 1987-10-31 | クライスラ− モ−タ−ズ コ−ポレ−シヨン | 電子的非揮発性経過時間計 |
| JPS62266610A (ja) * | 1986-05-14 | 1987-11-19 | Nec Corp | パワ−オンリセツト方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6038671A (en) | Power management of a computer system using a power button | |
| JPS60263235A (ja) | マイクロコンピユ−タシステム | |
| JPS5936832A (ja) | マイクロプロセツサのリセツト回路 | |
| KR960702639A (ko) | 데이타 처리의 폐색 방법과 데이타처리장치 | |
| JPS5580134A (en) | Integrated circuit | |
| JPH03188515A (ja) | ソフト電源オフシステム | |
| JPH0786794B2 (ja) | 停電制御回路 | |
| JPH0710417Y2 (ja) | Ｃｐｕ処理装置 | |
| JPS60138625A (ja) | Ｃｐｕリセツト回路 | |
| JPS57123456A (en) | Restarting system of microprocessor | |
| JPS60241116A (ja) | 携帯型端末装置 | |
| JPS5585927A (en) | Initial program load system for terminal system | |
| JPH01245322A (ja) | マイクロプロセッサの停電制御回路 | |
| JP2818519B2 (ja) | Ｃｐｕ制御による給電装置 | |
| JPH039057Y2 (ja) | ||
| JPS57143606A (en) | Scanning type programmable controller | |
| JPH0926838A (ja) | 消費電力監視による論理回路の省電力回路 | |
| JPS5680717A (en) | Actuation control system of arithmetic processor | |
| JPH01166115A (ja) | 処理装置のリセット回路 | |
| JPS578822A (en) | Operatorless operating device for data processor | |
| JPS62293436A (ja) | タスク管理装置 | |
| JPS6249426A (ja) | 自動運転制御装置 | |
| JPH02136940A (ja) | マイクロコンピュータ周辺機器の誤動作防止回路 | |
| JPS5935253A (ja) | プロセツサ−リセツト回路 | |
| JPS57191726A (en) | Programmable logic controller |