JPS60216386A - デイスプレイコントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電子計算様の端末機あるいは゛アレビゲーム
等に用いられるディスプレイコン１〜ローラに関する。

〔従来技術〕

近年、ＣＰＵ　（中央処理装置−）の制御の下に、ＣＲ
Ｔ　（ブラウン管）表示装置の画面に動画および静止画
の表示を行うドツト表示によるディスプレイコントロー
ラが種々開発されている。第１図はこの種のディスプレ
イコントローラａを用いたカラーディスプレイ装置の構
成を示すブロック図であり、この図においてｈはｃｐｕ
、ｃはＣＰＵ・ｂにおいて用いられるプログラムが記憶
されたＲＯＭ（リードオンメモリ）およびデータ記憶用
のＲＡｆｖｌ（ランダムアクセスメモリ）からなるメモ
リ、ｄはＶＲＡＭ　（ビデオＲＡＭ）　、ｅはＣＲ１表
示装置である。このカラーディスプレイ装置において、
ＣＰＵ・１）は、まずＣＲＴ表示装置ｅの表示画面に表
示さ゛けるべき静止画データおにび動画データをティス
プレィコントローラａへ順次出力する。アイスプレイ」
ン１〜ローラａは供給されたデータを順次＼／ＲＡＭ−
ｄへ書ぎ込む。次に、ＣＰＵ・１）が表示指令をディス
プレイコン１〜ローラａへ出力すると、ディスプレイコ
ントローラａがこの指令を受け、＼ｔｒ＜ΔＭ・（１内
の静止画データおＪ：び動画データを読出し、ＣＲＴ表
示表示装置衣示両面に表示ざＩる。

ところで、従来のこの種のディスプレイ装置においでは
、例えば第２図に示す表示画面の領域Ｒ１に表示されて
いる静止画を領域Ｒ２へ移動する場合、ただ単に領域Ｒ
１の各ドツトに対応するカラーコード〈静止画データ）
をＶＲＡＭ−ｄから読出し、この読出したカラーコード
を領域Ｒ２に対応するＶＲＡＭｄの記１０エリアへ転送
するだ【フであった。

〔発明の目的〕

この発明は上記事情に鑑みてなされたもので、その目的
は上述した転送の際、透明処理を行うことができるディ
スプレイ装置を提供することにある。ここで、透明処理
とは、第２図に示す領域Ｒ１の各ドツトのカラーコード
の内透明のカラーコードについてはカラーコードの転送
を行わず、透明以外のカラーコードについてのみ転送を
行う処理である。

〔発明の構成〕

この発明によるディスプレイコントローラは、メモリの
第１の記憶領域に記憶されたカラーコードを読出す第１
の読出し手段と、第２の記憶領域に記憶されたカラーコ
ードを読出ず第２の読出し手段と、前記第１の読出し手
段によって読出されたカラーコードが透明のカラーコー
ドであるか否かを検出する検出手段と、前記検出手段が
透明のカラーコードを検出しなかった場合は前記第１の
読出し手段によって読出されたカラーコードを前記第２
の記憶領域に書込む書込み手段とを具備してなるもので
ある。

［実施例］ 第３図はこの発明の一実施例によるディスプレイ　］ン
トローラ（以下ＶＤＰと略称する）１を適用したカラー
ディスプレイ装置の概略構成を示すブロック図であり、
この図においで２はｃｐｕ。

３１ｊメモリ、４はＶＲＡＭ、５はＣＲＴ表示装置であ
る。＼／ＤＰ１において、画像データ処理回路１０Ｌ、
ｊ、ＣＲＴ表示装置５の画面の走査スピードに対応して
、ＶＲＡＭ／Ｉ内の静止画データおよび動画データをイ
ンターフェイス１１を介して読み出すとともに、ＣＲＴ
表示装置５へ画面の走査に必要な同期信号５ＹＮＣを出
力する。この場合、静止画データおよび動画データは各
々表示面上のドツトの色を指定するカラーコード（２，
４あるいは８ビツト）から成っており、画像データ処理
回路１０は、読み出したカラーコードをカラーコード［
・１２へ出力する。カラーパレット１２は供給されたカ
ラーコードをＲＧＢ　（レッド、グリーン、ブルー）信
号に変換してＣＲＴ表示装置５へ供給する。また、画像
データ処理回路１０はＣＰＵ２からインターフェイス１
３を介して供給される画像データを、画面の非表示期間
（垂直帰線期５− 問等）においてＶＲＡＭ４へ書き込み、さらに、＼／Ｒ
ΔＭ４をアクセスしている時（書き込みおＪ：び読み出
し時）は、信号−８１，をコマンド処理回路１５へ供給
して、アクセス中であることを知らせる。

コマンド処理回路１５は、ＣＰＵ２から、インターフェ
イス１３を介して供給される各種のコマンドに対応する
処理を行う回路であり、その詳細を第８図および第９図
に示す。

次に、この実施例における静止画表示について説明する
。この実施例においては、静止画表示のモードが複数設
定されており、大別すると８×８または８×６画素のパ
ターンを適宜選択して表示面上に表示するパターンモー
ドと、画面を構成する全ドツトを個々に色指定するドツ
トマツプモードとに分かれる。この場合、パターンモー
ドは従来のディスプレイ　コントローラの処理と略同様
であるのでその説明を省略し、ドツトマツプモードにつ
いてのみ説明を行う。

この実施例におけるドツトマツプモードには、６− ＧＩＶ、　ＧＶ、ＧＶＩ、Ｖπの４種ノモードがあり、
各モードにｄ３＋プるＶＲＡＭ４内の静止画データと表
示位置との対応関係は次の通りである。

■　Ｇ　ＩＶモード このＧ　ＩＶ　Ｅ−ドは第４図（イ）に示すように、２
５６ｘ１９２ドツトの画面構成になっており、この画面
を構成づ−る全ドツトのカラーコードが同図（ロ）に示
すＶＲＡＭ４の静止画データエリア／Ｉａ内に格納され
ている。ま／、ｌ：　Ｇ　ＩＶモードにおけるカラーコ
ードは、４ビツトで＋Ｍ成されており、このカラーコー
ドが同図（ハ）に示す順序で静止画データエリア／Ｉａ
内に格納されている。すなわち、ＶＲＡＭ−１の０番地
には表示画面の（×座標。

■座標）が（０，０）のドラ１〜のカラーコードおよび
（ｘ　、　ｙ　）が（１，Ｏ）のドツトのカラーコード
が各々記憶され、１番地には、（２，Ｏ）のカラーコー
ドおよび（３，Ｏ）のカラーコードが各々記憶されてい
る。以下同様である。また、このＧ　ＩＶモードではカ
ラーコードが４ビツトであるから、１ドツ１〜につき１
６色まで指定することができる。また、静止画データエ
リア４　ａの容量は図示のように２４５７６バイト必要
になる。ＶＲＡＭ４内のエリア４Ｃは動画表示に必要な
各種データが記憶されるエリアであり、エリア４１１は
予備エリアである。この場合、予備エリア４ｂは静止画
データエリア／ｌａの続き番地に割り当てられており、
必要に応じて静止画表示用のカラーコードを格納し得る
ようになっている。

■　ＧＶモード このＧＶモードは第５図（イ）に示すように、５１２Ｘ
１９２ドツトの画面構成になっており、全ドツトのカラ
ーコートがＧ　ＩＶモードと同様に静止画データエリア
４ａに格納される。また、ＧＶモードにおＣプるカラー
コードは、２ビツトで構成されており、このカラーコー
ドが同図（ハ）に示す順序で静止画データエリア４ａの
１アドレスに４個づつ格納されている。また、静止画デ
ータエリア４ａの容量はＧ　ＩＶモードと同様に２４５
７６バイト必要になる。これは、ＧＶモードではＸ軸方
向のドツト数がＧ　ＩＶモードの２倍となっているが、
カラーコードのピッ１〜数がＧ■モードの１／２どなっ
ているからである。そして、カラーコードが２ビツトで
あるから、１ドツトに対し４色まで指定することができ
る。なお、ＶＲＡＭＪ内のエリア４ｂ、、４ｃについて
は、ＧＩＶモードと同様である。

■　ＧＶＩモード このＧ　Ｖｌモードは第６図（イ）に示ずように、５１
２Ｘ１９２ドツトの画面構成になっており、カラーコー
ドはＧ　ＩＶモードと同様に４ビツトで構成されている
。この結果、静止画データエリア４ａの容品はＧ　ＴＶ
モードの２倍の４９１５２バイトとなっており（同図（
ロ））、また、同静止画データエリア４ａ内のカラーコ
ードの並び順は同図（ハ）に示すにうになっている。

■　Ｇ　Ｗモード このＧＶＩモードにおいては、カラーコードが８ビツト
で構成されており、この結果、表示面上の１ドツトに対
し、２５６色の色指定を行うことができる。また、画面
構成は第７図（イ〉に示すよ９− うに２５６Ｘ１９２ドツｌ〜となっており、静止画デー
タエリア４ａの容量はＧ　Ｖｒモードと同様に４９１５
２バイトとなっている。そして、同静止画データエリア
４ａ内のカラーコードの並び順は、第７図（ハ）に示す
ように１アドレスに１個づつ格納されている。

次に、コマンド処理回路１５の詳細を説明する。

このコマンド処理回路１５はＣＰＵ２から供給される各
種コマンドを解読し、この解読結果に対応するデータ処
理を行う回路である。ＣＰＵ２から供給されるコマンド
は、ハイスビードムーブコマンド群と、ロジカルムーブ
コマンド群午に大別される。ハイスビードムーブコマン
ドは、カラーコードの転送をバイト単位で行うよう指示
するコマンドであり、ロジカルムーブコマンドはカラー
コードの転送をドツト単位で行うよう指示するコマンド
である。また、各コマンドは各々８ビツト構成であり、
上位４ビツトがデータ処理命令、下位４ビツトがロジカ
ルオペレーション（以下ＬＯＰと略称する）命令となっ
ている。この場合、デー１０− 全処理命令はデータ処理の種類を指示する命令であり、
また、Ｌ　ＯＰ命令はカラーコード転送の際に後述Ｊ−
る透明処］！Ｉ！お」；び論理演算を行うよう指示する
命令である。なお、ハイスピードムーブコマンドにはＬ
　ＯＰ命令が含まれない（下位４ビツトが「０」となる
）。

第８図はコマンド処理回路１５の構成を示すブロック図
である。この図において１９はＣＰＵバス（以下ＣＢＵ
Ｓと称す）Ｃあり、インターフェイス１３（第３図）を
介してＣＰＵ２に接続されている。２０はＣＰＵ２から
供給されるコマンドが格納されるコマンドレジスタであ
り、このコマンド１ノジスタ２０の上位４ビツト（デー
タ処理命令）はコマンドデコーダ２１によってデコード
された後、マイクロプログラムＲＯＭ（以下μプログラ
ムＲＯＭと称ｔ”）２２．ジャンプコントローラ２３お
よびハイスピードムーブ検出回路２４に供給される。μ
プログラムＲＯＭ２２には、各種コマンドに対応するマ
イクロプログラムが複数記憶されてａ３す、コマンドデ
コーダ２１の出力信号によって選択されたマイクロプロ
グラムが、プログラムカウンタ２５のカウント出力ＯＴ
２のカウントアツプに対応して順次読み出されてμイン
ストラクションデコーダ（ｇ、下μｒＤと略称する）２
６に供給される。μＩＤ２６はμプログラムＲＯＭ２２
から読み出された命令に基づいて３ステツプの命令を作
成し、これらの各命令をプログラムカウンタ２５のカウ
ント出力ＯＴ１のカウントアツプに応じて順次デコード
し、出力する。出力された信号は制御信号群Ｃ０ＮＴと
して演算およびレジスタ回路（以下ＡＲＣと略称する）
２７へ供給される。また、μＩＤ２６はμプログラムＲ
ＯＭ２２から読み出された命令に基づいて制御信号ＶＡ
Ｓ、ＪＭＰＩ、ＪＭＰ２を作成し、出力する。

プログラムカウンタ２５は、そのカラン１〜出力ＯＴ１
が３進、ＯＨ２が１８進となっており、また、カウント
出力ＯＴ２はカウント出力０１−１が一巡する毎に１イ
ンクリメントされる。また、プログラムカウンタ２５の
端子ＣＫはクロック入力端子、Ｒはリヒット端子、ＰＳ
はプリセット！１２１子であり、Ｃはカウント中断端子
である。２８はＶＲＡＭアクセスコントローラであり、
以下に述べる処理を行う。今、μプログラムＲＯＭ２２
から出力される命令が、ＶＲＡＭ４のアクセスを必要と
する命令であった場合、μｒＤ２６は信号ＶＡＳをＶＲ
ＡＭアクセスコントローラ２８へ供給する。ＶＲＡＭア
クセスコントローラ２８は、信号ＶΔＳが供給された時
に信号８１が出力されているかどうか、（すなわら、画
像データ処理回路１０がＶＲＡＭ／Ｉをアクセス中であ
るかどう力四を調べ、信号Ｓ１が出力されていれば、信
号Ｓ３をプログラムカウンタ２５の端子Ｃに供給して、
プログラムカウンタ２５のカウント動作を中断させる。

この結果、μＩＤ２６は命令の解析処理に移ることがで
きず、アクセス待機状態となる。一方、信ｆＦ、　３１
が出力されていなければ、ＶＲＡＭアクセスコントロー
ラ２８は信号Ｓ３を出力せず、この結果、μＩＤ２６は
直ちに命令の解析処理に移ることができ、ＶＲＡＭ４へ
のアクセスが実行さ１３− れる。このように、ＶＲＡＭアクセスコントローラ２８
は、コマンド処理回路１５と画像データ処理回路１０と
が共にＶＲＡＭ４のアクセスを必要とした場合に、画像
データ処理回路１０のアクセスを優先させ、コマンド処
理回路１５の処理を−詩中断させる回路である。

次にジャンプコントローラ２３は、マイクロプログラム
中の各種ジャンプ命令に対するジャンプ先アドレスをコ
ントロールするものであり、内部にジャンプ先選択用の
フリップフロップＦＦ１゜ＦＦ２を有している。この場
合、フリップ７０ツブＦＦ１は、ＡＲＣ２７内の演算結
果判別回路４１（第９図参照）から出力される信号〈−
〉、〈Ｏ〉、＜２５６＞、＜５１２＞（これらの検出信
号の意味については後述する）のいずれかの信号と、信
号ＪＭＰＩとによってセットされ、また、フリップフロ
ップＦＦ２は信号〈−〉、く０〉のいずれかの信号と、
信号ＪＭＰ２とによってセットされる（ＦＦ１．２のリ
セット信号系路は説明の煩雑を避けるために図示省略す
る）。そして、１４− ジャンプコントローラ２３は、フリップフロップＦＩＴ
１，２の状態、カウント出力ＯＴ２の値およびコマンド
デコーダ２１の出力信号に基づいてジャンプ先アドレス
を作成１ノ、このジャンプ先アドレスをプログラムカウ
ンタ２５のプリレット娼１子ＰＳへ出力する。プログラ
ムカウンタ２５は端子ＰＳにジ↑・ンプ先アドレスが供
給されると、このアドレスをカウント出力ＯＴ２として
出力し、この結果、実行中のマイクロプログラムの処理
が、ジャンプ先アドレスの命令へ移る。

ハイスピードムーブ検出回路２４は、コマンドデコーダ
２１の出ノ〕信号に基づいて、現時点において処理する
コマンドがハイスピードムーブコマンド群に屈するコマ
ンドであるかどうかを検出し、ハイスピードムーブコマ
ンドであることが検出されると、信＠Ｓ２を画像データ
処理回路１０へ出力する。画像データ処理回路１０は、
信号Ｓ２が供給されている間は、動画表示処理を禁止状
態にりる。づなわち、ハイスピードムーブコマンドにお
いては、コマンド処理回路１５が画像データ処理回路１
０の動画処理に割り当てられているタイｌ−スロットを
も使用してＶＲＡＭ４のアクセスを行うことができる。

次にＬＯＰデコーダ３０は、コマンドレジスタ２０の下
位４ビツト内のデータ（ＬＯＰ命令）をデコードし、こ
のデコード結果を信号ＬＯＰＳどしてＡＲＣ２７へ供給
する。

３１はモードレジスタであり、前述したドツトマツプモ
ードＧ　ＴＶ〜Ｇ　Ｖｌｌのいずれかを指定するデータ
がＣＰＵ４によって書き込まれる。このレジスタ３１の
出力はデータＭＯＤとしてＡＲＣ２７へ供給される。３
２はアーギュメントレジスタである。このアーギュメン
トレジスタ３２は第１０図に示すように８ビツトのレジ
スタであり、その第２．第３ビツトに各々ＣＰＵ２によ
って１ビツトのデータＤＩＲＸおよびＤＩＲＹが書ぎ込
まれる。このレジスタ３２の出力は、データＡＲＤとし
てＡＲＣ２７へ供給される。なお、データＤｒＲＸおよ
びＤＩＲＹの機能については後に説明する。３３は各種
のフラグがセットされるフラグレジスタであり、各フラ
グのセットおよびリセッ１−はフラグ制御回路３４によ
って行われ、また、このフラグレジスタ３３の内容はＣ
ＢＵＳ１９へ出力される。

次に、ＡＲＣ２７について説明り′る。このＡＲＣ２７
ば、第９図に示すように１０個のレジスタ５ＸＸＳＹ・
・・・・・ＬＯＲと、アドレスシフタ４３と、加減算回
路４４と、データシフタ４５と、ＬＯＰ］−ニラ１〜４
０と、演算結果判別回路４１と、ＣＢＵＳ１９．！＝、
ＩＢＵＳ　（内部ハス）　４７　（！：、ＶＤＢＬＩＳ
　（ＶＲＡＭデータバス）４８ど、ＶＡＢＬＩＳ　（Ｖ
ＲＡＭアドレスバス）４９とから構成されている。レジ
スタＳｘ・・・・・・ＬＯＲは各々、ロード端子と、出
力バッファと出力バッファのエネーブル、ディエーブル
を制御する出力制御端子どを有し、上記ロード端子およ
び出力制御端子へ各々制御信号群Ｃ０ＮＴ　（第８図）
の中の特定の制御信号が供給される。そして、例えばレ
ジスタＳＸ内のデータをレジスタＳＸＡへ転送する場合
は、まずレジスタＳＸの出力制御端子へ出力バッファを
１７− エネーブルとする制御信号が供給され、同時に、レジス
タＳＸＡのロード端子へデータロードを指示する制御信
号が供給される。これにより、レジスタＳｘ内のデータ
がＩＢＵＳ４７を介してレジスタＳＸ内に転送される。

演算結果判別回路４１は、加減算回路４４における演算
結果を判別する回路であり、演算結果が負、ｒＯＪ、ｒ
２５６Ｊ、ｒ５１２Ｊの場合に各々信号＜−＞、＜Ｑ＞
。

＜２５６＞、＜５１２＞を出力する。なお、構成要素４
０および４３〜４５については後述する。

次に、上述したコマンド処理回路１５の動作を説明する
。このコマンド処理回路１５は１２種類のコマンドを処
理し得るようになっているが、以下にＬＭＭＭ　（１−
ｏｇｉｃａｌ　Ｍｏｖｅ　Ｍｅｍｏｒｙ　ｔｏ　Ｍｅｍ
ｏｒｙ　）　コマンドおよびＨＭＭＭ　（Ｈｉｏｈ　Ｓ
ｐｅｅｄＭＯＶｅ　Ｍｅｍｏｒｙ　ｔｏ　Ｍｅｍｏｒｙ
　）コマンドの処理過程について説明する。これらのコ
マンドは共に第１１図に示す表示画面の領域Ｓ（ソース
）の画像を領域Ｄ（デスティネイション）へ移動させる
コマンドである。ところで、前述した第４図〜第１８− ７図にｄ′３いて説明したように、表示両面の各ドラ１
〜のカラーコードはＶＲＡＭ４のＯ番地から順次記憶さ
れている。したがって、領域Ｓの画像を領域りへ移動さ
せるということは、領域Ｓに対応するＶＲＡＭ４のエリ
ア内の各カラーコードを、領域りに対応するＶＲＡＭ４
のエリアへ転送することを意味する。この転送を行えば
、第３図に示寸画像データ処理回路１０が領域りの各ド
ラ１へのカラー表示を転送後のカラーコードに基づいて
行う。

また、１ＭＭＭコマンドとトＩＭＭＭコマンドとの相違
は次の３点にある。（詳細は後述する。）第１点：１Ｍ
ＭＭコマンドにおいては、カラーコードの転送がドラ［
一単位で行われる。これに対し、１−Ｉ　Ｍ　ｆｖｌ　
Ｍコマンドにおいてはバイト単位で行われる。

第２点：１ＭＭＭコマンドにおいては、透明処理および
論理演算処理が可能である。これに対し、１−Ｉ　Ｍ　
Ｍ　Ｍコマンドにおいては、これらの処理が不可能であ
る。

第３点：　１ＭＭＭコマンドにおいては、画像データ処
理回路１０（第３図）における表示処理がコマンド処理
より優先する。これに対し、ＨＭ　Ｍ　Ｍコマンドにお
いては、画像データ処理回路１ｏにお（プる動画の表示
処理を一時中止してコマンド処理が行われる。

次に、ＬＭＭＭ、トＩＭＭＭＩマントの処理過程の概略
は次の通りである。

四ＬＭＭＭコマンド 例えば第１１図の移動の場合、まずドツトＰ１のカラー
コードをＶＲＡＭ４から読み出し、次いでドツトＱ１の
カラーコードをＶＲＡＭ４から読み出す。次に、ドツト
Ｐ１．Ｑ１の各カラーコードの透明処理および論理演算
処理を行い、この処理結果をドツトＱ１に対応するＶＲ
ＡＭ４の記憶エリアに書き込む。以下、ドツトＰ２．Ｑ
２．ドツトＰ３．Ｑ３・・・・・・について同様の処理
を繰返す。

口ＨＭＭＭコマンド モードＧ　ＩＶの場合を例にとり説明する。いま例えば
第１２図に示すように、ドツトＰ１．Ｐ２のカラーコー
ドがＶＲＡＭ４のアドレス〈８５〉に、ドラ１〜Ｐ３．
Ｐ４のカラーコードがＶＲＡＭ４のアドレスく８６〉に
、・・・・・・、各々記憶されており、また、ドツトＱ
１．Ｑ２のカラーコードがＶＲＡＭ４のアドレス＜２１
５＞に、ドツトＱ３．０４のカラーコードがＶＲＡＭ４
のアドレス〈２１６〉に、・・・・・・、各々記憶され
ているとする。この場合、ｌ−Ｉ　Ｍ　Ｍ　Ｍ　］マン
ト処理においては、まず、アドレス〈８５〉内のカラー
コードを読み出し、この読み出したカラーコードをアド
レス＜２１５＞内に書き込み、次いで、アドレスく８６
〉内のカラーコードを読み出してアドレス＜’２１６＞
内に書き込み、以下、この処理を繰返す。

次に、上記コマンド処理の際に必要な各種の処理につい
て説明する。

（１）透明処理 領域Ｓのカラーコードが透明を示すカラーコード（この
実施例ではＡＬＬ　’″０″）の場合に、このカラーコ
ード（Ａｌ１”０”）を領域りへ移さず、領域りのカラ
ーコードをそのまま残す方が都合がよい場合がある。こ
の処理を透明処理といい、こ２１− の実施例では、ＣＰＵ２が透明処理を行うか行わないか
を、ＬＯＰ命令（コマンドの下位４ビツト）によって指
定し得るようになっている。

（２）論理＠線処理 この処理は領域Ｓのドツトのカラーコードの各ピットと
領域りのドツトのカラーコードの各ビットとの間の論理
演算を行う処理である。この実施例においてはＡＮＤ、
ＯＲ，ＥＸＯＲ（イクスクルーシブオア）、ＮＯＴの各
演算を行い得るようになっており、また、ＣＰ、Ｕ２が
論理演算の種類および論理演算を行うか否かをＬＯＰ命
令によって指定し得るようになっている。

第１表に、この実施例におけるＬＯＰ命令の種類を示す
。この表において、ＳＣはソースカラーコード（領域Ｓ
のドツトのカラーコード）、ＤＣはデステイネイション
力う−コード、ＤはＤ領域を示ず。

しかして、前述した透明処理および上述した論理演算処
理を行うのがり、ＯＰユニット４０（第９図）である。

すなわち、ＬＯＰユニット４０はＬ２２− 第１表 ＯＰデコーダ３０（第８図）から出ノｊされる信号Ｌ　
ＯＰ　Ｓに応じて第１表に示す各処理を行い、この処理
結果をＩ　Ｂ　Ｕ　Ｓ　４７へ出力する。

（３）アドレスシフト 例えば第１１図に示す移動を行う場合、ＣＰＵ２はドツ
トＰ１の座標（ｘａ、ｙａ　）と、ドラｈ　Ｑ　１の座
標（Ｘｌ）、Ｖｌ）　）と、×方向およびｙ方向の転送
ドツト数ＮＸ、ＮＶを各々コマンド処理回路１５に指示
する。したがって、コマンド処理回路１５はドツトの座
標（ｘ　、　ｙ　）を、ドラ１〜のカラーコードが格納
されているＶＲＡＭ４のアドレスに変換しなければなら
ない。この座標をアドレスに変換する際に行われる処理
がアドレスシフトである。

以下、各表示モード別にこのシフト処理を説明する。

（イ）ＧＩＶモード（第４図参照） 第４図（イ）に示すドツトＰ　（Ｘ　、　Ｖ　）のカラ
ーコードが格納されているＶＲＡＭ４のアドレスＡＤは
、同図（ハ）に示すカラーコードの格納状態から明らか
なように、 Ａ　Ｄ　・＝　（２５６Ｖ　−１−ｘ　）　／　２・・
・・・・・・・　（１）なる式によりめられる。ところ
で、２進数データを２５６倍するには、同データを８ビ
ツト上位方向ヘシフトすればよく、また、２進数データ
を２で割るには、同データを１ビツト下位方向ヘシフト
すればよい。すなわち、上記（１）式のアドレスＡＤを
得るには、Ｘ座標データを８ビツト上位方向ヘシフトし
、このシフトによって得られたデータの下位８ビツトに
Ｘ座標データを挿入し、そして、このデータの全ビット
を１ビツト下位方向ヘシフトすればよい。

（ロ）ＧＶモード（第５図参照） 第５図（イ）に示すドツトＰ　（ｘ　；　ｖ　）のカラ
ーコードが格納されているＶＲＡＭ４のアドレスＡＤは
、 ＡＤ　−（５１２ｙ　＋ｘ　）　／４　・−・−−−−
（２）なる式によりめられる。したがって上記（２）式
のアドレス△Ｄを得るには、Ｘ座標データを９ビツト下
位方向ヘシフトし、このシフトによって得られたデータ
の下位９ビツトにＸ座標データを２５− 挿入し、ぞして、このデータの全ビットを２ビツト下位
方向へシフ１〜すればよい。

（ハ）ＧＶＴモード（第６図参照） ドツトＰ　（’ｘ　、　ｙ　）のカラーコードのアドレ
スＡＤは、 ＡＤ−（５１２ｙ　＋Ｘ　）　／２・・・・・・・・・
（３）なる式によりめらる。したがって、Ｘ座標データ
を９ビツト下位方向ヘシフトし、このデータの下位９ビ
ツトにＸ座標データを挿入し、このデータの全ビットを
１ビツト下位方向ヘシフトすることによりアドレスＡＤ
が得られる。

（ニ）ＧＶＩ［モート（第７図参照） ドツトＰ　（ｘ　、　ｙ　）のカラーコードのアドレス
Ａ、Ｄは、 ＡＤ＝２５６Ｖ十ｘ・・・・・・・・・・・・・・・・
・・・・・（４）なる式によりめられ、したがって、Ｘ
座標データを８ビツト上位方向ヘシフトし、このデータ
の下位８ビツトにＸ座標データを挿入することによりア
ドレスＡＤが得られる。

しかして、上述したアドレスシフトを行うのが２６− 第９図に示すアト１ノスシフタ４３である。すなわち、
このアドレスシフタ４３はモードレジスタ３１（第８図
）から供給されるモードデータＭＯＤに基づいて表示モ
ードを検知し、この検知結果に応じて、供給される座標
データのシフトを行う。

（／Ｉ）データシフ１〜 この処理は１ＭＭＭコマンドの処理の場合にのみ行われ
、ｌ−Ｉ　Ｍ　Ｍ　Ｍコマンドの処理の場合は行われな
い。以下、ＧＶモード（第５図参照）の場合を例にとり
説明する。

例えば第１１図に示す移動の場合において、ドツトＰ１
のカラーコードが、第１３図に示すようにＶＲＡＭ４の
アドレスＡＤＳの第２．３ビツトに格納されており、ま
た、ドツトＱ１のカラーコードがＶＲＡＭ／ｌのアドレ
スＡＤＤの第４，５ビツトに格納されていたどする。こ
の場合、ドツトＰ１のカラーコードをドツトＱ１のカラ
ーコードの位置へ移し、あるいは、ドツトＰ１のカラー
コードとドツトＱ１のカラーコードとの論理演算を行い
、この演算結果をドツトＱ１のカラーコードの位置へ移
すには、ドツトＰ１のカラーコードを２ビツト左へシフ
トさせ、ドツトＱ１のカラーコードとの位置合わせを行
う必要がある。この位置合わせを行うのがデータシフト
処理であり、次の様にして行う。

まず、ドツトＰ１．Ｑ１のカラーコードがアドレス内の
どの位置にあるかは、前述したアドレスシフト処理にお
ける余りビット（ＡＭ△と称す）が示している。ここで
、余りビットＡＭＡとは、前記第（２）式において４で
割った時の余りであり、具体的にはデータの全ビットを
２ビツト下位方向ヘシフトした場合にはみ出す２ビツト
である。

すなわち、Ｘ座標データの下位２ビツトである。

そして、この余りビットＡＭＡが第１３図に示すように
「０」の場合は、カラーコードが第６，７ビツトに格納
されており、「１」の場合は第４゜５ピツ］へに、「２
」の場合は第２，３ビツトに、「３」の場合は第０．１
ビツトに格納されている。

そこで、ドツトＰ１のカラーコードをドツトＱ１のカラ
ーコードの位置へ移す場合は、まずドツトＰ１のカラー
コードを、ドツトＰ１のカラーコードアドレスの余りピ
ッ１〜△ＭＡの２倍、すなわち第１３図の場合、 ２Ｘ２＝／１ビツト・・・・・・・・・・・・・・・・
・・・・・・・・（５）上位方向へシフト（シフ１−ア
ップ）することにより、第６，７ビツトへ移し、次いで
、ドツトＱ１のカラーコードアドレスの余りピッｈ　Ａ
　Ｍ　Ａの２倍、すなわち第１３図の場合、 １Ｘ２＝２ビツト・・・・・・・・・・・・・・・・・
・・・・・・・（６）下位方向へシフト（シフトダウン
）する。なお、ＧｒＶ、　ＧＶＩモードの場合のデータ
シフト処理も、余りビットΔＭ　Ａが１ピツ［−となる
だけで、処理過程は全く同じである。またＧＶＩモード
は１アドレスに１つのカラーコードしかなく、したがっ
てデータシフトの必要はない。

しかして、上述したデータシフト処理を行うのが第９図
におけるデータシフタ４５である。すなわちこのデータ
シフタ４５はモードレジスタ３１から出力されるモード
データＭＯＤおよび、ソース側のドラ１〜のＸ座標デー
タの下位２ビツト（あ２９− るいは１ビツト）、デスティネイション側のドツトのＸ
座標データの下位２ビツト（あるいは１ビツト）に基づ
いて、ＶＲＡＭ４から読み出されたカラーコードデータ
（８ビツト）のシフトアップおよびシフトダウンを行う
。

（５）カラーコード選択処理 この処理も１ＭＭＭコマンドの処理の場合にのみ行われ
る処理である。例えばＧＶモードにおいて、第１３図に
示すドツトＰ１のカラーコードを、ドツトＱ１のカラー
コードの位置へ転送する場合、まず、アドレスＡＤＳの
内容を読み出し、上述したデータシフトを行う。次に、
アドレスＡＤＤの内容を読み出し、この読み出したデー
タにおけるドツトＱ１のカラーコード（２ビツト）のみ
をドツトＰ１のカラーコードに交換してアドレスＡＤＤ
へ書き込む。ここで、カラーコードの交換を行うために
は、第１３図の場合、第Ｏ〜第３ビットおよび第６．第
７ビツトについてはアドレスＡＤＤから読み出したデー
タを選択し、第４．第５ビツトについてはドツトＰ１の
カラーコードを選択３０− し、そして、この選択結果をアドレスΔＤＤへ古さ込む
処理が必要となる。この処理がカラーコード選択処理で
あり、第９図に示すＩＯＰユニツＩ・４０によって行わ
れる。すなわち、ＬＯＰユニツ１−　’Ｉ　Ｏは前述し
た論理演算処理を行った後、モードデータＭＯＤ、ソー
ス側のドラ１〜の×座標データの下位２ピッ１へ（ある
いは１ビツト）およびデスディネイション側の×座標デ
ータの下位２ビツト（あるいは１ビツト）に基づいて上
述した選択処理を行い、この処理結果をＩＢｊＪＳ４７
へ出力する。

（６）アーギュメントデータＡＲＤに基づく処理この実
施例においては、カラーコードの転送を４通りの方法に
よって行うことができるようになっている。以下、これ
らの方法を、１ＭＭＭコマンド処理の場合を例にとり説
明する。

第１の方法は、第１／１図（イ）に示すように、；「ヂ
」−Ｘ方向へ１ドツトずつ順次転送し、次に処理を＋ｙ
Ｘ方向１行ずらし、再び＋×Ｘ方向１ドツトずつ転送し
、この過程を繰返す方法、第２の方法は、同図（ロ）に
示すように、まず＋×Ｘ方向１ドツトずつ転送し、次い
で−ｙ方向へ１行ずらし、再び＋×Ｘ方向１ドツトずつ
転送する方法、第３の方法は、同図（ハ）に示すように
、まず−Ｘ方向へ転送し、次いで＋ｙＸ方向１行ずらし
、再び一×方向へ転送する方法、また、第４の方法は同
図（ニ）に示すように、まず−Ｘ方向へ転送し、次いで
−ｙ方向へ１行ずらし、再び一×方向へ転送する方法で
ある。

アーギュメントデータＡＲＤは、これら４通りの方法の
いずれか１つを指定するデータであり、ＣＰＵ２がアー
ギュメントレジスタ３２（第１０図参照）にデータＤＩ
ＲＸ、ＤＴＲＹどして各々′“Ｑ　ＩＩ　、ＬＬ　Ｑ　
ＩＩを書き込んだ場合は、第１４図（イ）の方法が指定
され、１１　Ｑ　１１　、ｌ“１″を書き込んだ場合は
（ロ）の方法が、１１　ｉ　ＩＩ　、ｕ　Ｑ　ＩＩを書
ぎ込んだ場合は（ハ）の方法が、また、ｒｒ　１　＋＋
″゛１′°を害き込んだ場合は（ニ）の方法が各々指定
される。

次に、上述した［（１）透明処理Ｊ、ｒ（２）論理演算
処理Ｊ、ｒ（５）カラーコード選ＩＲ処理」を行うＬＯ
Ｐユニット４０の詳細を第１８図を参照して説明ザる。

第１８図は１０Ｐユニツ１〜／ＩＱの構成を示すブロッ
ク図であり、この図においてＳＤＯ，ＳＤｌ・・・ＳＤ
７はソースデータが供給される端子、ＤＤＯ，ＤＤｌ・
・・ＤＤ７はデスティネイションデータが供給される端
子である。ここで、ソースデータどは、ＶＲＡＭ４から
読出されたデータであって、転送すべきドツトのカラー
コードが含まれている８ビツトのデータであり、また、
デステイネイションデータとは、ＶＲＡＭ４から読出さ
れたデータであって、転送先のドツトのカラーコードが
含まれている８ピツトのデータである。そして、端子Ｓ
ＤＯ〜ＳＤ７は各々バッファを介してＩ　Ｂ　ＬＪ　Ｓ
　４７に接続され、また、端子ＤＤＯ〜ＤＤ７は各々バ
ッファを介してＶＤＢＵＳ４８に接続されている。５２
−０．５２−１．・・・。

５２−７は各々同一構成の論理演算回路であり、論理演
算回路５２−０に示づ−ように、アンドゲート５３．オ
アゲート５４．ＥＸＯＲゲート５５゜３３− インバータ５６およびセレクタ５７から構成される。ア
ンドゲート５３．オアゲート５４．ＦＸＯＲゲート５５
は各々、端子ＳＤＯのデータ（１ビツト）と、端子ＤＤ
Ｏのデータ（１ビツト）との間（７）ＡＮＤ、ＯＲ，Ｅ
ＸＯＲ演算を行う回路、またインバータ５６は端子ＳＤ
Ｏのデータを反転する回路で゛ある。セレクタ５７は、
ＬＯＰデコーダ３０（第８図）から供給される信号ＬＯ
ＰＳに基づいて、その入力端へ供給されるデータのいず
れか１つを出力端から出力する回路である。ここで、信
号ＬＯＰＳについて説明する。この信号ＬＯＰＳは６つ
の信号ＬＯＰＳ１〜ＬＯＰＳ６から構成されている。信
号ＬＯＰＳ１はＬＯＰＯＲ命令マンドの下位４ビツト）
が前述し１＝第１表におけるＩＭＰ命令、ＴＩＭＰ命令
の時１１１１１信号となり、ＬＯＰＳ２はＬＯＰＯＲ命
令ＮＤ命令、ＴＡＮＤＡＮＤ命令１′信号となり、信号
ＬＯＰＳ３はＬＯＰＯＲ命令Ｒ命令、ＴＯＲ命令の時ｒ
ｒ　１１！信号となり、信号ＬＯＰＳ４はＬＯＰＯＲ命
令ＯＲ命令、ＴＥＯＲ命令の時“１′”信号となり、信
号Ｌ３４− ０ＰＳ５はｌ−ＯＰ命令がＮＯＴ命令、ＴＮＯＴ命令の
時゛′１°゛信号どなり、また、信号１０ＰＳ６はＩＯ
Ｐ命令がＴＩＭＰ、丁ＡＮＤ、ＴＯＲ，ＴＥＯＲ，ＴＮ
ＯＴの命令の時、すなわら、透明処理が指示された峙Ｉ
ｆ　Ｉ　Ｉ！倍信号なる。しかして、セレクタ５７は、
信号１０Ｐｓ１が”　１　”信号の時は第１入力端のデ
ータ（端子ＳＤＯのデータ）を出力し、信号１０Ｐｓ２
が゛１″信号の時は第２入力端のテ′−タ（アンドゲー
ト５３の出ツノ）を出力し、・・・、信号Ｌ　ＯＰ　Ｓ
　５が゛１″信号の時は、第５入力端のデータ（インバ
ータ５６の出力）を出力する。そして、各論理演算回路
５２−Ｏ〜５２−７のセレクタ５７から出力されたデー
タは各々セレクタ６２の入力端子ＩＱａ〜Ｉ７ａへ供給
される。

次にグー１〜回路５９は、ソースデータから、実際に転
送の必要があるカラーコードのみを抽出するために設け
られたもので、入力端子ｌ０９１１・・・■７の各デー
タをモードデータＭ　ＯＤおよび前述した余りビットＡ
ＭＡに基づいて選択し、対応する出力端子Ｑ１．Ｑ２・
・・Ｑｌから出力覆る。リーなわら、このゲート回路５
９は、ＧＶｔｌモードの場合は入力端子１０−１７の各
データを各々出ノＪ端子ＱＯ〜Ｑ７から出力し、ＧＩＶ
、ＧＶＩモードの場合は余りピッ１〜ＡＭＡ（この場合
、１ビツト）によって決まる１０〜■７の上位４データ
または下位４データを各々出力端子Ｑ　Ｏへ・Ｑ３また
はＱ／１〜Ｑ　７　ｂｌ　Ｉら出力し、ＧＶモードの場
合は余りビットＡＭＡ　（この場合、２ビツト）ににっ
て決まる１０〜■７の内の２データを、り・１応する出
力端子ＱＯへ−０７から出力する。

オアゲート６０は、ゲート回路５９の各出力端子ＱＯ〜
Ｑ７に得られるデータおよび前述した信号１０Ｐｓ６を
インバータ６１によって反転した信号のオアをとる回路
である。すなわち、このオアゲート６０の出力信号ＴＳ
は、ゲート回路５９によって抽出されたカラーコードが
Ａｌｌ”Ｏ”（透明）であり、かつ、透明処理が指示さ
れている場合にのみ“０″信号どなる。そして、このオ
アゲート６０の出力信号ＴＳはセレクタ６２へ供給され
る。

セレクタ６２は、入力端子１０ａ　、Ｔ　Ｏｌｊのいず
れか一方のデータを出力端子ＱＯから出力し、入力端子
１１ａ、Ｔｌｈのいずれか一方のデータを出力端子Ｑ１
から出力し、・・・、入力端子Ｉ７ａ。

■７１）のいずれか一方のデータを出力端子Ｑ７から出
力する。この場合、いずれの端子のデータを選択覆るか
は、信号ＴＳ、モードデータＭＯＤ。

余りピッ１〜Ａ　ｆｖｌ　Ａによって決定される。すな
わち、まず信号ＴＳがｒｒ　Ｏ＋＋倍信号場合は、モー
ドデータＭ　０１）　、余りビットＡＭＡの値にかかわ
らず、入力端子）Ｑ１３１１ｂ・・・１７１）の各デー
タ（デスティネイションデータ）を各々出力端子ＱＯ。

Ｑｌ・・・Ｑｌから出力する。出ノ〕端子ＱＯ−０７か
ら各々出力されたデータは端子ＯＵ　Ｔ　Ｏ〜０ＵＴ７
へ供給され、この端子０ＵＴＯ−ＯＵＴ７からバッファ
を介してＴ　Ｂ　Ｕ　Ｓ　４．７へ出力され、このＩＢ
ＵＳ４７を通してレジスタＬＯＲに一旦格納され、そし
て、＼／ＲＡＭ４のデステイネイションアドレスに書込
まれる（詳細は後述する）。次に、−３７＝ セレクタ６２は、信号ＴＳが゛１″信号の場合、モード
データＭＯＤおよび余りビットＡＭＡによって決まる選
択動作を行う。すなわら、まずＧＶＩ［モードの場合は
入力端子ＩＯａ、Ｔｌａ・・・ｒ７ａの各データを出力
端子ＱＯ，Ｑ１・・・Ｑｌから出力する。ＧＩＶ、ＶＩ
モードの場合は、余りデータＡＭＡ（この場合、１ビツ
ト）が１″の時入ノＪ端子■Ｏａ〜■３ａ、Ｉ４ｂ〜■
７ｂを選択し、ＩＩ　ＯＩＩの時は入力端子ｌ０ｂ−Ｉ
３ｔ＋　、Ｉ　４ａ　〜Ｉ　７ａを選択する。また、Ｇ
Ｖモードの場合は、余りビット（この場合、２ビツト）
が”ｏ、ｏ”の時ｌ０ｂ−１５ｂ、Ｉ６ａ、Ｉ７ａを選
択し、０゜１″の時１０ｂ−Ｉ３ｂ、Ｉ４ａ、１５ａ、
Ｉ６ｂ、Ｉ７ｂを選択し、１，０”の時ＩＯｂ、１１ｂ
、Ｉ２ａ、Ｉ３ａ、Ｔ４ｂ　〜１７ｂを選択し、＋＋１
，１ｕの時ＴＯａ　、Ｉｌａ　、Ｉ２ｂ　〜Ｉ７ｂを選
択する。しかして、上記セレクタ６２の出力データは、
前述したように、端子ｏ　Ｕ　Ｔ　Ｏ−ＯＵＴ７および
バッファを介してＩＢＵＳ４７へ出力される。

３８− 次に、１ＭＭＭコマンド、ＨＭＭＭコマンドの各処理過
程の詳細を第１５図に示寸フローヂ１１−１・を参照し
て説明する。

口Ｌ　Ｍ　Ｍ　Ｍ　１マント 第１１図の転送を例にとり、ＧＩＶモードかつアーギュ
メン１〜データΔＲＤ＝　”０”　、”Ｏ”の場合をＪ
ル準にして説明する。

ＣＰＵ２がこのコマンド処理を指示する場合、Ｊ、ず第
９図に示すレジスタＳＸ、ＳＹに各々Ｘ座標データ×ａ
およびｙ座標データｙａを書き込み、次いで、レジスタ
ＤＸ、ＤＹに各々Ｘ座標データｘｂおＪ：びｙ座標デー
タｙｂを書ぎ込み、次いでレジスタＮＸ、ＮＹに各々転
送ドツト数ＮＸ　、ＮＶを書き込み、次いでアーギュメ
ントレジスタ３２（第８図）の書き込みを行い、次にコ
マンドレジスタ２０にＩ−Ｍ　Ｍ　Ｍコマンドの書き込
みを行う（第１５図におＩするステップＣＰ１）。なお
、モードレジスタ３１の書き込みは全表示処理の最初の
時点、すなわちＶＲＡＭ４円き込みの、前の時点で行わ
れる。コマンドレジスタ２０の書ぎ込み信＠Ｗは同レジ
スタ２０のロード端子へ供給されると共に、フラグ制御
回路３４および、プログラムカウンタ２５へ供給される
。フラグ制御回路３４は書ぎ込み信号Ｗを受け、フラグ
レジスタ３３にＣＥフラグをセットする。ここで、ＧＥ
フラグとは、ＣＰＵ２ヘコマンド処理中を知らせるため
のフラグである。また、プログラムカウンタ２５へ書き
込み信号Ｗが供給されると、プログラムカウンタ２５が
リセットされる。以後、プログラムカウンタ２５がクロ
ックパルスφをカウントし、このカウントに伴いカウン
ト出力○Ｔ１．ＯＴ２が逐次変化する。そして、カウン
ト出力ＯＴ２の変化に伴い、μプログラムＲＯＭ２２か
ら１ＭＭＭコマンド処理のためのμプログラムが順次読
み出され、μＩＤ２６へ供給される。μＩＤ２６は、供
給されたμプログラムを順次解読し、この解読結果に基
づいて各種の制御信号Ｃ０ＮＴ、ＶΔＳ、ＪＭＰｌ。

ＪＭＰ２を順次出力する。この制御信号に基づいて以下
の各処理が行われる。

すなわち、まず第１５図のステップＳＰ１においては、
レジスタＤＸ、ＳＸ、ＮＳの内容が各々レジスタＤＸＡ
、ＳＸ△、ＮＸＡへ転送される。

次にステップＳＰ２においては、まずμＩＤ２６から信
号ＶＡＳがＶＲＡＭアクセスコン１〜ローラ２８へ供給
される。＼／ＲＡＭアクセスコントローラ２８は、この
信号ＶΔＳを受け、画像データ処理回路１０から信号Ｓ
１が供給されている場合（同回路１０がＶ　ＲＡ　Ｍ　
４をアクセス中の場合）はプログラムカウンタ２５のカ
ウントを停止させる。この結果、μＩＤ２６のプログラ
ム解読が停止し、したがってコマンド処理が停止する。

次いで、信号Ｓ１がオフとなり、ＶＲＡＭ４のアクレス
が可能になると、プログラムカウンタ２５が再びカラン
１〜を開始し、これによりコマンド処理が再開され、ス
テップＳＰ２における次の処理が行われる。ずなわち、
レジスタＳＸＡおよび、ＳＹの内容（×座標データＸａ
およびｙＦＪ標データｙａ）がアドレスシフタ４３を介
してＶＡＢｔＪＳ４９へ出力される。なお、アドレスシ
フタにおいて座標データ（ｘａ、ｙａ　）のシフト処理
が行われ、これに４１− よりドラ１〜Ｐ１の座標データ（ｘａ、ｙａ　）がドツ
トＰ１のカラーコードのアドレスに変換されるのは前述
した通りである。そして、ドツトＰ１のカラーコードの
アドレスがＶＡＢＵＳ４９へ出力されると、このアドレ
スがインターフェイス１１（第３図）を介してＶＲＡＭ
４円へ供給される。これにより、ドツトＰ１のカラーコ
ードがＶＲＡＭ４から読み出され、ＶＤＢＵＳ４８へ出
力される。次にステップＳＰ３では、ＶＤＢＵＳ４８の
データ（この場合、ドツトＰ１のカラーコード）がレジ
スタＬＯＲに転送される。次にステップＳＰ４では、上
記レジスタＬＯＲの内容が、データシフタ４５へ転送さ
れ、次いでレジスタ１０Ｒに戻される。この時、データ
シフタ４５において前述したデータシフト（カラーコー
ドの位置合わせ）が行われる。

次に、ステップＳＰ５では、μＩＤ２６から信号ＶＡＳ
が出力され、ＶＲＡＭ４のアクセスが可能な場合は、次
にレジスタＤＸΔ、ＤＹの内容（この場合ドツトＱ１の
Ｘ座標データｘｂおよびｙ４２− 座標データｙｂ）がアドレスシフタ４３を介してＶＡＢ
ＵＳ４９へ出力される。これにより、ＶＲＡＭからドツ
トＱ１のカラーコードが読み出され、Ｖ　Ｄ　Ｂ　ＬＪ
　Ｓ　４８へ供給される次にステップＳＰ６では、ＶＤ
ＢＵＳ４８のデータ、レジスタＬＯＲ内のデータが各々
ＬＯＰユニット４０へ供給され、次いでＬ　ＯＰユニッ
ト４０の出力がレジスタ１０Ｒに転送される。この時、
ＬＯＰユニット４０において透明処理、論理演算処理、
カラーコード選択処理が行われる。次にステップＳＰ７
では、まず信号ＶＡＳがμＩＤ２６から出力され、ＶＲ
ＡＭ４のアクセスが可能であれば、次いでレジスタＤＸ
Ａ、ＤＹの内容（ドツトＱ１のｘ、ｙ座標データ）がア
ドレスシフタ４３を介してＶＡＢＵＳ４９へ出力され、
次いでレジスタＬＯＲの内容がＶＤＢＵＳ４８へ出力さ
れる。これによりレジスタＬＯＲの内容がドラ１〜Ｑ１
のカラーコードが格納されているＶＲＡＭ４のアドレス
内に占ぎ込まれる。

以上でドツトＰ１のカラーコードの転送が終了する。次
に、ステップＳＰ８では、レジスタＮＸＡの内容（×方
向の転送ドツト数）から「１」が減算され、この減算結
果がレジスタＮ×へに書き込まれる。すなわち、レジス
タＮＸＡの内容が加減算回路４４へ転送され、ここで「
１」が減算され、この減算結果が再びレジスタＮＸＡへ
転送される。また、この減算結果は演算結果判別回路４
１へも送出される。次にステップＳＰ９では、μＩＤ２
６から信号Ｊ　Ｍ　Ｐ　１がジャンプコントローラ２３
へ出力される。ジャンプコントローラ２３はこの信号Ｊ
ＭＰＩを受け演算結果判別回路４１から信号〈０〉が出
力されているか否かをチェックする。そして、出力され
ている場合（ＹＥＳ）はステップ５Ｐ１０へ進み、フリ
ップ７０ツブ「Ｆｌをセットする。また、出力されてい
ない場合（ＮＯ）は、ステップＳＰ１１へ進む。ステッ
プＳＰ１１では、加減算回路４４においてレジスタＳＸ
Ａの内容に「１」が加算され、この加算結果がレジスタ
ＳＸＡに転送されると共に、演算結果判別回路４１へ出
力される。この処理により、レジスタＳＸＡの内容がド
ツトＰ２の×座標データどなる。なお、アーギュメント
データＡＲＤのデータＤＩＲＸが“１′′の場合は、ス
テップ５Ｐ１１の処理が、 ５ＸＡ−１→ＳＸＡ どなる。ＳＸへの内容を＋１するか、−１するかは、ア
ーギュメントデータ△ＲＤに基づいて加減算回路４４が
判断ザる。次にステップＳＰ１２では、μＩＤ２６から
再び信号ＪＭＰ１が出力される。ジャンプコントローラ
２３はこの信号ＪＭＰ１を受Ｉづ。演算結果判別回路４
１から信号〈２５６〉が出力されているか否かをチェッ
クする。そして、出力されていた場合（ＹＥＳ）は、ス
テップＳＰ１３へ進みフリップ７０ツブＦＦＩのリセッ
トを行い、出力されていない場合（Ｎｏ）は、ステップ
ＳＰ１４へ進む。

このステップＳＰ１２の処理の意味は次の通りである。

すなわち、転送ドツト数ＮＸが間違って指定されると、
第１６図に示すように画面外の領域の転送が指示される
場合がある。このような場４５− 合にそのまま処理を進めると、結果的に転送の必要のな
いカラーコードまで転送してしまい、データの一部を破
壊してしまうことになる。そこで、ＧＩＶモードにおい
ては、レジスタＳＸＡの内容（転送ずべきドツトの×座
標データ）がｒ２５６Ｊとなった時、フリップ７０ツブ
ＦＦＩをセットし、これにより、その行の転送を終了さ
せるようにしている。したがってＧＶモードの場合の判
断は、ＳＸへ−５１２？となり、また、データＤＩＲＸ
＝　ＬＬ　Ｉ　ＩＩの場合は５ＸＡ−負？どなる。

次に、ステップＳＰ１４では、レジスタＤＸ△の内容に
「１」が加算され、この加算結果（ドツトＱ２の×座標
データ）がレジスタＤＸＡに格納される。また、この加
算結果は演算結果判別回路４１へ供給される。次にステ
ップＳＰ１５では、信号ＪＭＰ１がジャンプコントロー
ラ２３へ出ツノされる。ジャンプコントローラ２３はこ
の信号ＪＭＰ１を受け、演算結果判別回路４１から信号
〈２５６〉が出力されているか否かをチェックし、ｒＹ
ＥｓＪの場合はステップＳＰＩ　６においてフ４６− リップフロップＦＦ１のセットを行い、ｒＮＯＪの場合
はステップＳＰ１７へ進む。なお、このステップＳＰ１
５の処理の意味はステップＳＰ１２の処理の意味ど略同
じである。次にステップ５Ｐ１７では、ジャンプコント
ローラ２３がフリップフロップ［［１がセットされてい
るか否かをチェックする。そして、セットされていない
場合（ＮＯ）は、コマンドデコーダ２１の出力およびプ
ログラムカウンタ２５のカウント出力ＯＴ２の値にＪ：
って決まるアドレスデータ（以下、アドレスデータＡＤ
Ｊと称す）をプログラムカウンタ２５にプリセットする
。これにより、コマンド処理がステップＳＰ２へ戻る。

以下、ステップＳＰ２〜ステップＳＰＩ　７の処理が繰
返され、これにより、ドツトＰ２．Ｐ３・・・・・・の
カラーコードの転送が行われる。

次にＮ×個のドラ１〜のカラーコード転送が終了すると
、すなわ１５、領域Ｓの第１行目の全ドツトのカラーコ
ード転送が終了すると、ステップＳＰ９の判断結果がｒ
ＹＦＳＪとなり、ステップ５Ｐ１０においてフリップフ
ロップＦＦ１のセットが行われる。これにより、ステッ
プＳＰＩ　７の判断結果がｒＹＥｓＪとなり、ステップ
ＳＰＩ　８へ進む。ステップ５Ｐ１８では、レジスタＤ
Ｘ、ＳＸ。

ＮＸＯ’）内ｕｔｆｉＭＵレジ’）、夕ＤＸＡ、ＳＸＡ
、ＮＸＡへ各々転送される。次にステップ５Ｐ１９では
、加減算回路４４においてレジスタＮＹの内容から「１
」が減算され、この減算結果がレジスタに格納されると
共に、演算結果判別回路４１へ出力される。次にステッ
プ５Ｐ２０では、μＩＤ２６から信号ＪＭＰ２がジャン
プコントローラ２３へ出力される。ジャンプコントロー
ラ２３は、この信号ＪＭＰ２を受け、演算結果判別回路
４１から信号〈０〉が出力されているか否かをチェック
する。

そして、出力されていた場合（ＹＥＳ）はステップ５Ｐ
２１へ進み、フリップフロップＦＦ２をセットし、また
、出力されてない場合（Ｎｏ＞はステップ５Ｐ２２へ進
む。ステップ５Ｐ２２では、レジスタＳＹの内容（ドツ
トＰ１のｙ座標データ）に「１」が加算され、この加算
結果（第１１図に示すドツトＰｍのｙ座標データ）がレ
ジスタＳＹに格納されると共に、演算結果判別回路４１
へ出力される。なお、アーギュメントデータＡＲＤのデ
ータＤＩＲＹがＨ１ｕの場合は、このステップ５Ｐ２２
の処理が、 ５Ｙ−１→ＳＹ となる。次にステップ５Ｐ２３では、μＩＤ２６から信
号ＪＭＰ２が出力される。ジャンプコントローラ２３は
この信号ＪＭＰ２を受け、演算結果判別回路４１から信
号〈−〉が出力されているか否かをチェックする。そし
て、出力されていた場合（ＹＥＳ）はステップ５Ｐ２４
へ進み、フリップ７０ツブＦＦ２をセットする。また、
出力されていない場合＜ＮＯ）はステップ５Ｐ２５へ進
む。

なお、このステップ２３の処理は、データＤＩＲＹが１
″の場合にのみ意味をもつ。また、この処理の意味はス
テップＳＰ１２の処理の意味と略同様であり、誤って画
面の上方へはみ出した領域を領域Ｓとして指定した場合
を考慮した処理である。

＝４９− 次にステップ５Ｐ２５では、レジスタＤＹの内容に「１
」が加算され、この加算結果（第１１図に示すドツトＱ
ｍのｙ座標データ）がレジスタＤＹに格納されると共に
、演算結果判別回路４１へ出力される。なお、データＤ
ＩＲＹが′１″の場合は、この処理が、 ＤＹ−１→ＤＹ となる。次にステップ５Ｐ２６では、信号ＪＭＰ２がジ
ャンプコントローラ２３へ出ノ〕される。ジャンプコン
トローラ２３はこの信号を受け、演算結果判別回路４１
から信号＜−〉が出力されているか否かを判断し、ｒＹ
Ｅｓｊの場合はステップ５Ｐ２７においてフリップフロ
ップＦＦ２をセットし、また、ｒＮＯＪの場合はステッ
プ５Ｐ２８へ進む。ステップ５Ｐ２８では、ジャンプコ
ントローラ２３が、ＦＦ２がセットされているか否かを
判断する。そして、この判断結果がｒＮＯＪの場合はス
テップ５Ｐ２９へ進み、ＦＦ１をリセットし、次いで前
述したアドレスデータＡＤＪをプログラムカウンタ２５
にプリセットする。これに５０− より、処理が再びステップＳＰ２／＼戻る。

以下、ステップＳＰ２〜ＳＰＩ　７の処理が再び繰返し
行われ、これにより、領域Ｓの第２行目の各ドツトのカ
ラーコード転送が行われる。そして、第２行目の転送が
終了すると、再びステップ５Ｐ１８〜５Ｐ２９の処理が
行われる。次いで、ステ・ツブＳＰ２へ戻り、第３行目
の転送処理が行われ、以下上記過程が繰返される。

次に、領域Ｓの全ドツトの転送が終了すると、ステップ
５Ｐ２０の判断結果がｒＹＥＳＪとなり、ステップ５Ｐ
２１においてフリップフロップＦＦ２がセットされる。

これにＪ：す、ステップ５Ｐ２８の判断結果がｒ　）’
　Ｅ　Ｓ　Ｊとなりステップ５Ｐ３０へ進む。ステップ
５Ｐ３０では、ジャンプコントローラ２３がμプログラ
ムの最終アドレスをプログラムカウンタ２５にセットす
る。次いで、ステップＳ　Ｐ３１では、フラグ制御回路
３４がフラグレジスタ３３のＧＥフラグをリレットする
。以上でｌ−Ｍ　Ｍ　Ｍコマンドの全ての処理が終了す
る。

口１−Ｉ　Ｍ　Ｍ　Ｍコマンド このコマンドの処理過程は、第１５図におけるステップ
ＳＰ４〜ＳＰ６がなく、ステップＳＰ３からステップＳ
Ｐ７へ進む点を除くど、１ＭＭＭコマンドの処理過程と
全く同じである。また、ＣＰＵ２によるレジスタのセッ
ト（ステップＣＰ１）も同じである。但し、各ステップ
個々の処理においては、以下の相違がある。

■　ステップＳＰ８ １ＭＭＭコマンド処理においては、 Ｎ　Ｘ　Ａ　−１−〉Ｎ　Ｘ　Ａ であるが、ＨＭＭＭコマンド処理においては、Ｎ　Ｘ　
Ａ　＝　１−〉Ｎ　Ｘ　Ａ　（Ｇ　Ｗモード）ＮＸＡ−
２→ＮＸＡ（ＧＩＶ、ＧＶＴモード）Ｎ　Ｘ　Ａ　−４
→Ｎ　Ｘ　Ａ　（Ｇ　Ｖ　Ｔ：　−ト）の３通りがある
。この理由は、ＬＭＭＭの場合、ドツト単位の転送であ
るが、）−ＩＭＭＭの場合はバイト単位の転送であるた
め、１回の転送で、Ｇ　ＩＶ。

ＧＶＩモードの場合は２ドツト、ＧＶモードの場合は４
ドツト、Ｇ　Ｖｌｌモードの場合は１ドツト転送される
からである。以下の相違の理由も上記理由と同じである
。

■　ステップＳＰＩ　１ １ＭＭＭコマンドの場合は、 ＳＸＡ±１→ＳＸＡ であるが、ｌ−Ｉ　Ｍ　Ｍ　Ｍコマンドの場合は、Ｓ　
Ｘ　Ａ　丁ト　１　→　Ｓ　Ｘ　Ａ　（Ｇ　■　モート
）ＳＸＡ＋　２−’ＳＸＡ　（ＧＩＶ、ＧＶＩ−Ｅ−ド
）ＳＸＡ−！ｌ：４−〉ＳＸＡ　（ＧＶモーｔ’）０６
通りがある。

■　ステップＳＰＩ　４ Ｌ　Ｍ　Ｍ　Ｍコマンドの場合は、 ＤＸＡ±１→ＤＸＡ であるが、トＩＭＭＭコマンドの場合は、Ｄ×Δ±１→
ＤＸＡ　（Ｇ■モード） ＤＸＡ＋２→ＤＸＡ　（ＧＩＶ、Ｇ　Ｖｌ　モード）Ｄ
　Ｘ　Ａ　＋　４−）　Ｄ　Ｘ　Ａ　（Ｇ　Ｖ　モー　
ト）の６通りがある。

以上がこの発明の一実施例の詳細である。なお、上述し
た説明においては、表示画面内における画像の移動につ
いて説明したが、上記実施例は表示５３一 画面外と表示画面内との間の画像の移動も可能である。

この意味は次の通りである。例えばＧＩＶモードの場合
、第４図（ロ）に示すＶＲＡＭ４の予備エリア４ｂとし
て、データエリア４ａと同一容量のエリアを用意する。

このような予備エリア４ｂを用意するということは、第
１７図に示すように、表示画面ＤＩＳの下に仮想画面（
表示されない画面）ＤＩＳａを用意することを意味する
。しかして、前述した、ＬＭＭＭ、８ＭＭＭコマンドに
よれば、この仮想画面ＤＩＳａ上の画像を表示画面ＤＩ
Ｓ上に移動させ、あるいは、表示画面ＤＩＳ上の画像を
仮想画面ＤＩＳａ上に移動させることが可能である。し
たがって、例えば仮想画面ＤＩＳａの領域ＫＳに予めあ
る画像を用意しておけば（すなわち、領域ＫＳに対応す
る予備エリア４ｂのアドレス内に予めカラーコードを書
き込んでおけば）、ＬＭＭＭあるいは８ＭＭＭコマンド
により、同画像を自在に画面ＤＩＳ上に表示することが
できる。また逆に、画面ＤＩＳ上の画像を、上記コマン
ドにより仮想画面ＤＩＳａ上に一時的５４− に移ゴーことが可能になる。そして、ＬＭＭＭ、ｌ−１
ＭＭＭコマンドのこのような利用法により、静ＩＬ画表
示の自由度を飛躍的に増大させることができる。また、
前述した透明処理も上述した場合に特に有効である。例
えば、仮想画面ＤＩＳａの領域ＫＳ内に飛行機の画像を
用意し、またこの領域ＫＳの飛行機以外の部分を透明ど
しておけば、領域ＫＳを表示画面ＳＩＤ上に移した場合
に、飛行機のみを画面ＤＩＳに表示させることができる
。

以上説明したように、この発明によるディスプレイコン
１−ローラは、画像を移動する際ＣＰＵの介入なしに透
明処理を行うことができ、この結果、ＣＰＵの負担を増
やすことなく、従来以上に多様な画像表示を行うことが
可能になる。

【図面の簡単な説明】 第１図は従来のディスプレイコントローラを用いたディ
スプレイ装置の構成を示すブロック図、第２図は画像の
移動を説明するための図、第３図はこの発明の一実施例
によるディスプレイコントローラを用いたカラーディス
プレイ装置の概略構成を示すブロック図、第４図〜第７
図は各々同ディスプレイ装置における静止画の表示モー
ドを説明するための図、第８図は第３図におけるコマン
ド処理回路１５の構成を示すブロツ図、第９図は第８図
における演算およびレジスタ回路（ΔＲＣ）２７の構成
を示すブロック図１．第１０図は第８図におけるアーギ
ュメン１〜レジスタ３２の構成を示す図、第１１図〜第
１４図および第１６図、第１７図はいずれも第８図に示
すコマンド処理回路１５の動作を説明するための説明図
、第１５図はコマンド処理回路１５の動作フローチャー
ト、第１８図は第９図におけるＬＯＰユニット４０の詳
細を示すブロック図である。 １・・・・・・ディスプレイコントローラ、４・・・・
・・ＶＲＡＭ％５・・・・・・ＣＲＴ表示装置、２０・
・・・・・コマンドレジスタ、２１・・・・・・コマン
ドデコーダ、２２・・・・・・μプログラムＲＯＭ、２
３・・・・・・ジャンプコントローラ、２５・・・・・
・プログラムカウンタ、２６・・・・・・μインストラ
クションデコーダ、２７・・・・・・演算およびレジス
タ回路、６０・・・・・・オアゲート。 出願人　株式会社　アスキー 日本楽器製造株式会社 ５７− 第１図 第２図 ！デ ー−―→ｈ　− ロ） 派 一一一一か〉へ ロ　− 一　− 派　峡 区 Ｃり 一 坪 第１３図 ＡＭＡ−−［■７６５４３２１０ 特開昭ＧＯ−２１Ｇ３８Ｇ（２０） 第１４図 ＡＤＳＩ　Ｉ　ＩＰＩＩ　ｌ−１１１ｐＨ１第１５図 Ａ ＤＸＡ＋１−ＤＸＡ ＳＰＩ５　５ｐ１６ イｔ、９Ｊｐａｐｔ＊カ　ＹＥＳ　ＦＦ＋ＤＸＡ＝２５
６？ａ−ヅヒ

Claims (1)

【特許請求の範囲】
1. メモリに記憶されたカラーコードを読出し、表示画面に
   カラートッド表示を行い、また、前記メモリ内の第１の
   記憶領域に記憶されたカラーコードを前記メモリ内の第
   ２の記憶領域へ転送することにより、前記表示画面に表
   示されている画像の移動を行うディスプレイコントロー
   ラにおいて、前記第１の記憶領域に記憶されたカラーコ
   ードを読出す第１の読出し手段と、前記第２の記憶領域
   に記憶されたカラーコードを読出す第２の読出し手段と
   、前記第１の読出し手段によって読出されたカラーコー
   ドが透明のカラーコードであるか否かを検出する検出手
   段と、前記検出手段が透明のカラーコードを検出しなか
   った場合は前記第１の読出し手段によって読出されたカ
   ラーコードを前記第２の記憶領域に書込む書込み手段と
   を具備してなるディスプレイコントローラ。