JPS60249189A - デイスプレイコントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は電子計算機の端末機あるいはテレビゲーム等
に用いられるディスプレイ　コントローラに関する。

［従来技術］ 近年、ＣＰＵ　（中央処理装置）の制御の下に、ＣＲＴ
　（ブラウン管）表示装置の画面に動画および静止画の
表示を行うディスプレイ　コントローラが種々開発され
ている。第１図はこの種のディスプレイ　コントローラ
ａを用いたカラーディスプレイ装置の構成を示すブロッ
ク図であり、この図においてｂはＣＰＵ、ｃはｃｐｕ−
ｂにおいて用いられるプログラムが記憶されたＲＯＭ（
リードオンリメモリ）およびデータ記憶用のＲＡＭ（ラ
ンダムアクセスメモリ）からなるメモリ、ｄはＶＲＡＭ
　（ビデオＲＡＭ）、ｅはＣＲＴ表示装置である。この
カラーディスプレイ装置において、ｃｐｕ−ｂは、まず
ＣＲＴＲ１表示装置衣示画面に表示させるべき静止画デ
ータおよび動画データをディスプレイ　コントローラａ
へ順次出力する。

ディスプレイ　コントローラａは供給されたデータを順
次ＶＲＡＭ−ｄへ書き込む。

次に、ｃｐｕ−ｂが表示指令をディスプレイコントロー
ラａへ出力すると、ディスプレイ　コントローラａがこ
の指令を受け、ＶＲＡＭ−ｄ内の静止画データおよび動
画データを読出し、ＣＲＴＲ１表示装置衣示画面に表示
させる。

ところで、この種のディスプレイ装置においては、例え
ば第２図に示す表示画面の領域Ｒ１に表示されている静
止画を領域Ｒ２へ移動したいという場合や、表示領域以
外に格納されている静止画を表示領域に転送させたい場
合などがしばしば生じる。このような場合に、通常使用
するＶ　Ｒ，Ａ　Ｍに加えて拡張用の外部メモリを設け
ると、表示領域内と非表示領域とで画像データのやり取
りを行う際に、非表示領域の空間が拡大されるために、
非表示領域に多くの画像データを格納することができ、
極めて有効である。しかしながら、上述の場合は、ＶＲ
ＡＭと外部メモリのいずれをソースもしくはデイスティ
ネーイションとするか、あるいは、ＶＲＡＭ内にソース
とディステイネイションを設定するか、外部メモリ内に
ソースとディスティネイションを設定するか等を、デー
タ転送の態様に応じて、その都度切換制御する必要が生
じる。

そして、このような切換制御をＣＰＵ側のプログラムで
処理するとすれば１．プログラムが極めて煩雑になって
しまうという問題が発生する。

［発明の目的］ この発明は上記事情に鑑みてなされたもので、その目的
とするところは、メモリの拡張を極めて容易に行うこと
ができ、しかも、ＶＲＡＭと外部メモリとをソース、デ
ィスティネイションエリアに適宜容易に指定し得るディ
スプレイ　コントローラを提供することにある。

［発明の特徴］ 表示メモリ用のアドレスバスにアドレス入力端が接続さ
れる拡張メモリと、前記中央処理装置によってソースエ
リア、ディスティネイションエリアが指定され、この指
定されたエリア相互間もしくは指定されたエリアと前記
中央処理装置あるいは直接指定したエリアとの間でカラ
ーコードの転送を行うコマンド処理回路と、前記ソース
エリアを拡張メモリもしくは表示用メモリのいずれに設
定するか、および前記ディスティネイションエリアを拡
張メモリもしくは表示メモリのいずれに設定するかを各
々指定する情報が書き込まれるメモリ選択データ記憶手
段と、このメモリ選択データ記憶手段の内容に基づき、
ソースエリアアクセス時およびディスティネイションエ
リアサクセス時の各々において前記表示メモリもしくは
前記拡張メモリのいずれか一方にメモリアドレスストロ
ーブ信号を切換えて供給するストローブ信号切換手段と
を具備することを特徴としている。

［実施例］ 第３図はこの発明の一実施例によるディスプレイ　コン
トローラ（以下ＶＤＰと略称する）１を適用したカラー
ディスプレイ装置の概略構成を示すブロック図であり、
この図において２はＣＰＵ、３はメモリ、４はＶＲＡＭ
、５はＣＲＴ表示装置である。ＶＤＰＩにおいて、画像
データ処理回路１０は、ＣＲＴ表示装置５の画面の走査
スピードに対応（）て、ＶＲＡＭ４内の静止画データお
よび動画データをインターフェイス１１を介して読み出
すとともに、ＣＲ７表示装置５へ画面の走査に必要な同
期信号５ＹＮＣを出力する。この場合、静止画データお
よび動画データは各々表示面上のドツトの色を指定する
カラーコード（２，４あるいは８ビツト）から成ってお
り、画像データ処理回路１０は、読み出したカラーコー
ドをカラーコード１〜１２へ出力する。カラーパレット
１２は供給されたカラーコードをＲＧＢ　（レッド、グ
リーン、ブルー）信号に変換してＣＲＴ表示装＠５へ供
給する。また、画像データ処理回路１０はＣＰＵ２から
インターフェイス１３を介して供給される画像データを
、画面の非表示期間（垂直帰線期間等）においてＶＲＡ
Ｍ４へ書き込み、さらに、ＶＲＡＭ４をアクセスしてい
る時、およびＣＰＵ２が直接ＶＲＡＭ４あるいは拡張用
の外部ＲＡＭ（ＤＲＡＭ＞１７をアクセスしている時は
、信号Ｓ１をコマンド処理回路１５へ供給して、アクセ
ス中であることを知らせる。この場合、ＶＲＡＭ４（あ
るいはＤＲＡＭ１７）へのアクセスには、画像データ処
理回路１０、ＣＰＵ２、コマンド処理回路１５なる順で
優先順位が設定されており、画像データ処理回路１０は
自らがアクセスを行なわない所定のタイミングにおいて
、ＣＰ’ｔＪ２のアクセスを許可する信号−ＴＡＣを出
力する。また、画像データ処理回路１０はＶＲＡＭ４の
みにアクセス可能であり、ＣＰＵ２とコマンド処理回路
１５とはＶＲＡＭ４．！＝ＤＲＡＭ１７（７）双方に７
クセス可能である。そして、ＣＰＵ２がＶＲＡＭ４もし
くはＤＲＡＭ１７に直接アクセスを行う撮合は−、イン
ターフｒイスー１３内に設けられているアクセス制御部
１３ａにロウアドレスとカラムアドレスを順次書き込み
、次いで、これらのアドレスデータとロウアドレススト
ローブとカラムアドレスロープＣＡＳを出力して、アク
セスアドレスを確定し、その後に、インターフェイス１
３を介してデータ転送を行う。なお、第３図では、アク
セス制御部１３ａから出力されるロウアドレスストロー
ブは図示を省略したが、このロウアドレスストローブは
ＶＲＡＭ４内ｌおよびＤＲＡＭ１７に直接供給されてい
る。これは、画像データ処理回路１０およびコマンド処
理回路１５においても同様であるので、これらのロウア
ドレスストローブは図示省略した。また、第３図に示す
ＣＤＢは共通データバスであり、ＣＡＢは共通アドレス
バスである。

また、コマンド処理回路１５は、ＣＰ　ＬＪ　２から、
インターフェイス１３を介して供給される各種のコマン
ドに対応する処理を行う回路であり、その詳細を第８図
および第９図に示す。

次に、この実施例における静止画表示について説明する
。この実施例においては、静止画表示のモードが複数設
定されており、大別すると８Ｘ８または８Ｘ６画素のパ
ターンを適宜選択して表示面上に表示するパターンモー
ドと、画面を構成する全ドツトを個々に色指定するドツ
トマツプモードとに分かれる。この場合、パターンモー
ドは従来のディスブレオ　コントローラの処理と略同様
であるのでその説明を省略し、ドツトマツプモードにつ
いてのみ説明を行う。

この実施例におけるドツトマツプモードには、Ｇ　ＩＶ
、ＧＶ、ＧＶＩ、Ｗ（７）４種ノモートがあり、各モー
ドにおけるＶＲＡＭ４内の静止画データと表示位置との
対応関係は次の通りである。

■　ＧＩＶモード このＧｒＶモードは第４図（イ）に示すように、２５６
ｘ１９２ドツトの画面構成になっており、この画面を構
成する全ドツトのカラーコードが同図（ロ）に示すＶＲ
ＡＭ４の静止画データエリア４ａ内に格納されている。

またＧ　ＩＶモードにおけるカラーコードは、４ビツト
で構成されており、このカラーコードが同図（ハ）に示
す順序で静止画データエリア４ａ内に格納されている。

すなわち、ＶＲＡＭ４の０番地には表示画面の（×座標
。

ｙ座Ｉｐ、）が（０，０）のドツトのカラーコードおよ
び（ｘ　、　ｙ　）が（１，０）のドツトのカラーコー
ドが各々記憶され、１番地には、（２，０＞のカラーコ
ードおよび（３，０＞のカラーコードが各々記憶されて
いる。以下同様である。また、このＧ　ＩＶモードでは
カラーコードが４ビツトであるから、１ドツトにつき１
６色まで指定することができる。また、静止画データエ
リア４ａの容量は図示のように２４５７６バイト必要に
なる。ＶＲＡＭ４内のエリア４Ｃは動画表示に必要な各
種データが記憶されるエリアであり、エリア４ｂは予備
エリアである。この場合、予備エリア４ｂは静止画デー
タエリア４ａの続き番地に割り当てられており、必要に
応じて静止画表示用のカラーコードを格納し得るように
なっている。

■　ＧＶモード このＧＶモードは第５図（イ）に示すように、５１２Ｘ
１９２ドツトの画面構成になっており、全ドツトのカラ
ーコートがＧ　ＩＶモードと同様に静止画データエリア
４ａに格納される。また、ＧＶモードにおけるカラーコ
ードは、２ビツトで構成されており、このカラーコード
が同図（ハ）に示す順序で静止画データエリア４ａの１
アドレスに４個づつ格納されている。また、静止画デー
タエリア４ａの容量はＧ　ＩＶモードと同様に２４５７
６バイト必要になる。これは、ＧＶモードではＸ軸方向
のドツト数がＧ　ＩＶモードの２倍となっているが、カ
ラーコードのビット数がＧ　ＩＶモードの１／ドが２ビ
ツトであるから、１ドツトに対し４色まで指定すること
ができる。なお、ＶＲＡＭ４内のエリア４ｂ、４ｃにつ
いては、Ｇ　ＩＶモードと同様である。

■　Ｇ　ＶＩモード このＧ　ＶＩモードは第６図（イ）に示すように、５１
２Ｘ１９２ドツトの画面構成になっており、カラーコー
ドはＧ　ＩＶモードと同様に４ビツトで構成されている
。この結果、静止画データエリア４ａの容量はＧ　ＩＶ
モードの２倍の４９１５２バイトとなっており（同図（
ロ））、また、同静止画データエリア４ａ内のカラーコ
ードの並び順は同図（ハ）に示すようになっている。

■　ＧＶＩＩモード このＧ　Ｖｌモードにおいては、カラーコードが８ビツ
トで構成されており、この結果、表示面上の１ドツトに
対し、２５６色の色指定を行うことができる。また、画
面構成は第７図（イ）に示すように２５６Ｘ１９２ドツ
トとなっており、静止画データエリア４ａの容量はＧ　
Ｖｌモードと同様に４９１５２バイトとなっている。そ
して、同静止画データエリア４ａ内のカラーコードの並
び順は、第７図（ハ）に示すように１アドレスに１個づ
つ格納されている。

次に、コマンド処理回路１５の詳細を説明する。

このコマンド処理回路１５はＣＰ（Ｊ２から供給される
各種コマンドを解読し、この解読結果に対応するデータ
処理を行う回路である。ＣＰＵ２から供給されるコマン
ドは、ハイスピードムーブコマンド群と、ロジカルムー
ブコマンド群とに大別される。ハイスピードムーブコマ
ンドは、カラーコードの転送をバイト単位で行うよう指
示するコマンドであり、ロジカルムーブコマンドはカラ
ーコードの転送をドツト単位で行うよう指示するコマン
ドである。また、各コマンドは各々８ビツト構成であり
、上位４ビツトがデータ処理命令、下位４ビツトがロジ
カルオペレーション（以下ＬＯＰと略称する）命令とな
っている。この場合、データ処理命令はデータ処理の種
類を指示する命令であり、また、ＬＯＰ命令はカラーコ
ード転送の際に後述する透明処１！ｆ！および論理演算
を行うよう指示する命令である。なお、ハイスピードム
ーブコマンドにはＬＯＰ命令が含まれない（下位４ビツ
トが「０」となる）。

第８図はコマンド処理回路１５の構成を示すブロック図
である。この図において１９はＣＰＵバス（以下ＣＢＵ
Ｓと称す）であり、インターフェイス１３（第３図）を
介してＣＰＩＪ２に接続されている。２０はＣＰＵ２か
ら供給されるコマンドが格納されるコマンドレジスタで
あり、このコマンドレジスタ２０の上位４ビツト（デー
タ処理命令）はコマンドデコーダ２１によってデコード
された後、マイクロプログラムＲＯＭ（以下μプログラ
ムＲＯＭと称す）２２．ジャンプコントローラ２３およ
びハイスピードムーブ検出回路２４に供給される。μプ
ログラムＲＯＭ２２には、各種コマンドに対応するマイ
クロプログラムが複数記憶されており、コマンドデコー
ダ２１の出力信号によって選択されたマイクロプログラ
ムが、プロ。

グラムカウンタ２５のカウント出力ＯＴ２のカウントア
ツプに対応して順次読み出されてμインストラクション
デコーダ（以下μＩＤと略称する）２６に供給される。

μｍ０２６はμプログラムＲＯＭ２２から読み出された
命令に基づいて３ステツプの命令を作成し、これらの各
命令をプログラムカウンタ２５のカウント出力ＯＴＩの
カウントアップに応じて順次デコードし、出力する。出
力された信号は制御信号群Ｃ０ＮＴとして演算およびレ
ジスタ回路（以下ＡＲＣと略称する）２７へ供給される
。また、μＩＤ２６はμプログラムＲＯＭ２２から読み
出された命令に基づいて制御信号ＶＡＳ、ＪＭＰ１．Ｊ
ＭＰ２．ＴＳ、ＴＤを作成し、出力する。

プログラムカウンタ２５は、そのカウント出力ＯＴＩが
３進、ＯＴ２が１８進となっており、また、カウント出
力ＯＴ２はカウント出力ＯＴ１が一巡する毎に１インク
リメントされる。また、プログラムカウンタ２５の端子
ＧＫはクロック入力端子、Ｒはリセット端子、ＰＳはプ
リセット端子であり、Ｃはカウント中断端子である。２
８はＶＲＡＭアクセスコントローラであり、以下に述べ
る処理を行う。今、μプログラムＲＯＭ２２から出力さ
れる命令が、ＶＲＡＭ４のアクセスを必要とする命令で
あった場合、μＴＤ２６は信号ＶＡＳｆＶＲＡＭアクセ
スコントローラ２８へ供給する。ＶＲＡＭアクセスコン
トローラ２８は、信号ＶＡＳが供給された時に信号Ｓ１
が出力されているかどうか、（すなわち、画像データ処
理回路１０がＶＲＡＭ４をアクセス中であるかあるいは
ＣＰＵ２がアクセス中であるかどうか）を調べ、信号Ｓ
１が出力されていれば、信号Ｓ３をプログラムカウンタ
２５の端子Ｃに供給して、プログラムカウンタ２５のカ
ウント動作を中断させる。この結果、μＩＤ２６は命令
の解析処理に移ることができず、アクセス待機状態とな
る。一方、信号Ｓ１が出力されていなければ、ＶＲＡＭ
アクセスコントローラ２８は信号Ｓ３を出力せず、この
結果、μｒＤ２６は直ちに命令の解析処理に移ることが
でき、ＶＲＡＭ４へのアクセスが実行される。このよう
に、ＶＲＡＭアクセスコントローラ２８は、コマンド処
理回路１５と画像データ処理回路１０とが共にＶＲＡＭ
４のアクセスを必要とした場合に、画像データ処理回路
１０のアクセスを優先させ、コマンド処理回路１５の処
理を一時中断させる回路である。

次にジャンプコントローラ２３は、マイクロプログラム
中の各種ジャンプ命令に対するジャンプ先アドレスをコ
ントロールするものであり、内部にジャンプ先選択用の
フリップフロップＦＦ１゜ＦＦ２を有している。この場
合、ノリツブ７０ツブＦＦ１は、ＡＲＣ２７内の演算結
果判別回路４１（第９図参照）から出力される信号＜−
〉、く０〉、＜２５６＞、＜５１２＞（これらの検出信
号の意味については後述する〉のいずれかの信号と、信
号ＪＭＰ１とによってセットされ、また、フリップフロ
ップＦＦ２は信号〈−〉、〈０〉のいずれかの信号と、
信号ＪＭＰ２とによってセットされる（ＦＦ１，２のリ
セット信号系路は説明の煩雑を避けるために図示省略す
る）。そして、ジャンプコントローラ２３は、フリップ
フロップＦＦ１，２の状態、カウント出力ＯＴ２の値お
よびコマンドデコーダ２１の出力信号に基づいてジャン
プ先アドレスを作成し、このジャンプ先アドレスをプロ
グラムカウンタ２５のプリセット端子ＰＳへ出力する。

プログラムカウンタ２５は端子ＰＳにジャンプ先アドレ
スが供給されると、このアドレスをカウント出力ＯＴ２
として出力し、この結果、実行中のマイクロプログラム
の処理が、ジャンプ先アドレスの命令へ移る。

ハイスピードムーブ検出回路２４は、コマンドデコーダ
２１の出力信号−基づいて、現時点において処理するコ
マンドがハイスピードムーブコマンド群に属するコマン
ドであるかどうかを検出し、ハイスピードムーブコマン
ドであることが検出されると、信号Ｓ２を画像データ処
理回路１０へ出力する。画像データ処理回路１０は、信
号Ｓ２が供給されている間は、動画表示処理を禁止状態
にする。すなわち、ハイスピードムーブコマンドにおい
ては、コマンド処理回路１５が画像データ処理回路１０
の動画処理に割り当てられているタイムスロットをも使
用してＶＲＡＭ４のアクセスを行うことができる。

次にＬＯＰデコーダ３０は、コマンドレジスタ２０の下
位４ビツト内のデータ（１０Ｐ命令）をデコードし、こ
のデコード結果を信号Ｌ　、ＯＰ　ＳとしてＡドＣ２７
へ供給する。

３１はモードレジスタであり、前述したドツトマツプモ
ードＧ　ＩＶ　−Ｇ■のいずれかを指定するデータがＣ
ＰＵ４によって書き込まれる。このレジスタ３１の出力
はデータＭＯＤとしてＡＲＣ２７へ供給される。３２は
アーギュメントレジスタである。このアーギュメントレ
ジスタ３２は第１０図に示すように８ビツトのレジスタ
であり、その第２．第３ビツトに各々ＣＰ（Ｊ２によっ
て１ビツトのデータＤＩＲＸおよびＤＩＲＹｆｆｉ書き
込まれ、第４．第５．第６ビツトに各々ＣＰＬＩ２によ
って１ビツトのデータＭＸＳ、ＭＸＤ、ｌ’、４ＸＣが
書き込まれる。このレジスタ３２の第２．第３ビツトの
出力はデータＡＲＤとしてＡＲＣ２７へ供給され、また
第４〜第６ビツトの出力は各々第３図に示すようにアン
ドゲートＡＮ１．ＡＮ２Ｊ５よびスイッチ手段ＳＷ２の
ｌ！１１１ｔｘＩ端子ｄに供給される。この場合のスイ
ッチ手段ＳＷ２は制御端子ｄに″゛１″１″信号される
と出力端子ａを選択し、１１０　Ｉ＋倍信号供給される
と出力端子すを選択する。なお、データＭ　Ｘ　Ｓ　、
　Ｍ　Ｘ　Ｄ　、　Ｍ　Ｘ　Ｃ７３よびＤ’　Ｉ　ＲＹ
　（７）機能については後に説明する。３３は各種のフ
ラグがセットされるフラグレジスタであり、各フラグの
セットおよびリセットはフラグ制御回路３４によって行
われ、また、このフラグレジスタ３３の内容はＣＢＵＳ
ｌ９へ出力される。

次に、ＡＲＣ２７について説明する。このΔＲＣ２７は
、第９図に示すように１０個のレジスタＳＸ、ＳＹ・・
・・・・しＯＲと、アドレスシフタ４３と、加減算回路
４／ｌと、データシフタ４５と、ＬＯＰユニット／１０
ど、演算結果判別回路４１と、ＣＢＵＳｌつと、ＩＢＵ
Ｓ（内部バス）４７と、ＶＤＢｕｓ　（ＶＲＡＭデー９
バス）４８と、ＶＡＢｔＪＳ　（ＶＲＡＭアドレスバス
）４９とから構成されている。レジスタＳＸ・・・・・
・ＬＯＲは各々、ロード端子と、出力バッフ１と出力バ
ッフ？のエネーブル、ディエーブルを制御する出力制御
端子とを有し、上記ロード端子および出力制御端子へ各
々制御信号群Ｃ０ＮＴ　＜第８図）の中の特定の制御信
号が供給される。そして、例えばレジスタＳＸ内のデー
タをレジスタＳＸＡへ転送する場合は、まずレジスタＳ
ｘの出力制御端子へ出カバソファをエネーブルとする制
御信号が供給され、同時に、レジスタＳＸＡのロード端
子へデータロードを指−示する制御信号が供給される。

これにより、レジスタＳＸ内のデータがＩＢＵＳ４７を
介してレジスタＳＸ内に転送される。演算結果判別回路
４１は、加減算回路４４における演算結果を判別する回
路であり、演算結果が負、ｒｏｂ、ｒ２５６Ｊ、ｒ５１
２．Ｊの場合に各々信号＜　−＞　、　＜　Ｑ　＞　。

＜２５１３＞、＜５１２＞を出力する。なお、構成要素
４０および４３〜４５については後述する。

次に、上述したコマンド処理回路１５の動作を説明する
。このコマンド処理回路１５は１２種類のコマンドを処
理し得るようになっているが、以下にＬＭＭＭ　（Ｌｏ
ｇｉｃａｌ　Ｍｏｖｅ　Ｍｅｍｏｒｙ　ｔｏ　Ｍｅ＋ｎ
ｏｒｙ　）コマンドおよびＨＭＭＭ　（ＨｉＵｈ　Ｓｐ
ｅｅｄＭｏｖｅ　Ｍｅｍｏｒｙ　ｔｏ　Ｍｅｍｏｒｙ　
）コマンドの処理過程について説明する。これらのコマ
ンドは共に第１１図（イ）に示す表示画面の領域Ｓ（ソ
ース）の画像を領域Ｄ（デスティネイション）へ移動さ
せたり、あるいは、同図（ロ）、（ハ）、（ニ）に示す
ように、ＶＲＡＭ２とＤＲ’ＡＭ１７の相互間やＤＲＡ
ＭＩ　７の内部において、ソースエリア内のデータをデ
スティネイションエリアへ転送させるコマンドである。

この場合、同図（イ）に示す転送はアーギュメントレジ
スタ３２内のＭＸＳとＭＸＤを共に゛′０パとじた場合
の転送であり、また、同図（ロ）、（ハ）、（ニ）は各
々ＭＸＳ。

ＭＸＤを各／Ｚ＜”０”、”１”）、（”１”。

”Ｏ”　）　、（”１　”　、’“１゛′）とした場合
の転送である（詳細は後述）。

また、１ＭＭＭコマンドとＨＭＭＭコマンドとの相違は
次の３点にある。（詳細は後述する。）第１点：　Ｉ　
ＭＭＭコマンドにおいては、カラーコードの転送がドツ
ト単位で行われる。これに対し、ＨＭＭＭコマンドにお
いてはバイト単位で行われる。

第２点：　１ＭＭＭコマンドにおいては、透明処理およ
び論理演算処理が可能である。これに対し、ＨＭＭＩ’
ｌ”’１マントにおいては、これらの処理が不可能であ
る。

第３点：　１ＭＭＭコマンドにおいては、画像データ処
理回路１０（第３図）における表示処理が］マント処理
より優先する。これに対し、）−１ＭＭＭコマンドにお
いては、画像データ処理回路１０における動画の表示処
理を一時中止してコマンド処理が行われる。

次に、ＬＭＭＭ、ＨＭＭＭコマンドの処理過程の概略は
次の通りである。

口Ｌ　Ｍ　Ｍ　Ｍコマンド 例えば第１１図の移動の場合、まずドツトＰ１のカラー
コードをＶＲＡＭ４から読み出し、次いでドツトＱ１の
カラーコードをＶＲＡＭ４から読み出す。次に、ドツト
Ｐｉ、Ｑｌの各カラーコードの透明処理および論理演算
処理を行い、この処理結果をドツトＱ１に対応するＶＲ
ＡＭ４の記憶エリアに書き込む。以下、ドツトＰ２．Ｑ
２．ドツトＰ３．Ｑ３・・・・・・について同様の処理
を繰返す。

ロ１−ＩＭＭＭコマンド モードＧ　ＩＶの場合を例にとり説明する。いま例えば
第１２図に示すように、ドツトＰ１．Ｐ２のカラーコー
ドがＶＲＡＭ４のアドレス〈８５〉に、ドツトＰ３．Ｐ
４のカラーコードがＶＲＡＭ４のアドレスく８６〉に、
・・・・・・、各々記憶されており、また、ドツトＱ１
．Ｑ２のカラーコードがＶＲＡＭ４のアドレス＜２１５
＞に、ドツトＱ３．Ｑ４のカラーコードがＶＲＡＭ４の
アドレス〈２１６〉に、・・・・・・、各々記憶されて
いるとする。この場合、８ＭＭＭコマンド処理において
は、まず、アドレスく８５〉内のカラーコードを読み出
し、この読み出したカラーコードをアドレス＜２１５＞
内に書き込み、次いで、アドレス〈８６〉内のカラーコ
ードを読み出してアドレス＜２１６＞内に書き込み、以
下、この処理を繰返す。

次に、上記コマンド処理の際に必要な各種の処理につい
て説明する。

（１）透明処理 領域Ｓのカラーコードが透明を示すカラーコード（この
実施例ではＡＬＬ’“０″）の場合に、このカラーコー
ト（Ａ　Ｌ−１”０”　）　ヲ領１１ｉｔＤへ移サス、
領域りのカラーコードをそのまま残１方が都合がよい場
合がある。この処理を透明処理といい、この実施例では
、ＣＰＵ２が透明処理を行うか行わないかを、ＬＯＰ命
令（コマンドの下位４ビツト）によって指定し得るよう
になっている。

（２）論理演算処理 この処理は領域Ｓのドツトのカラーコードの各ビットと
領域りのドツトのカラーコードの各ビットとの間の論理
演算を行う処理である。この実施例においてはＡＮＤ、
ＯＲ，ＥＸＯＲ（イクスクルーシブオア）、ＮＯＴの各
演算を行い得るようになっており、また、ＣＰＵ２が論
理演算の種類および論理演算を行うか否かをＬＯＰ命令
によって指定し得るようになっている。

第１表に、この実施例におけるＬＯＰ命令の種類を示す
。この表において、ＳＣはソースカラーフード（領域Ｓ
のドツトのカラーコード）、ＤＣはデスティネイション
力う−コード、ＤはＤ領域を示す。

第１表 しかして、前述した透明処理および上述した論理演算処
理を行うのがＬＯＰユニット４０（第９図）である、？
１′なりち、Ｌ’ＯＰユニット４０はＬＯＰデコーダ３
０（第８図）から出力される信号しＯＰＳに応じて第１
表に示す各処理を行い、この処理結果をＩＢＬＩＳ４７
へ出力する。

（３）アドレスシフト 例えば第１１図に示す移動を行う場合、ＣＰ　Ｕ２はド
ツトＰ１の座標（ｘａ、ｙａ　）と、ドツトＱ１の座標
（ｘｂ、、ｙｂ　）と、×方向およびｙ方向の転送ドツ
ト数ＮＸ、ＮＶを各々コマンド処理回路１５に指示する
。したがって、コマンド処理回路１５はドツトの座標（
Ｘ　、　Ｖ　）を、ドツトのカラーコードが格納されて
いるＶＲＡＭ４のアドレスに変換しなければならない。

この座標をアドレスに変換する際に行われる処理がアド
レスシフトである。

以下、各表示モード別にこのシフト処理を説明する。

（イ）ＧＩＶモード（第４図参照） 第４図（イ）に示すドツトＰ（ｘ、’ｙ）のカラーロー
ドが格納されているＶＲＡＭ４のアドレスＡＤは、同図
（ハ）に示すカラーコードの格納状態から明らかなよう
に、 ＡＤ−（２５６ｙ　＋ｘ）／２−−−−−−−−−　（
１）なる式によりめられる。ところで、２進数データを
２５６倍するには、同データを８ビツト上位方向ヘシフ
トすればよく、ま・た、２進数データを２で割るには、
同データを１ビツト下位方向ヘシフトすればよい。すな
わち、上記（１）式のアドレスＡＤを得るには、Ｘ座標
データを８ビツト上位方向ヘシフトし、このシフトによ
って得られたデータの下位８ビツトにＸ座標データを挿
入し、そして、このデータの全ビットを１ビツト下位方
向ヘシフトすればよい。

（ロ）ＧＶモード（第５図参照） 第５図（イ）に示すドツトＰ（ｘ、ｙ）のカラーコード
が格納されているＶＲＡＭ４のアドレスＡＤは、 ＡＤ−（５１２ｙ　＋ｘ　）／４・−−−−−・−（２
）なる式によりめられる。したがって上記（２）式のア
ドレスＡＤを得るには、Ｘ座標データを９ビツト下位方
向ヘシフトし、このシフトによって得られたデータの下
位９ビツトにＸ座標データを挿入し、そして、このデー
タの全ビットを２ビツト下位方向ヘシフトすればよい。

（ハ）ＧＶｒモード（第６図参照） ドツトＰ　（ｘ　、　ｙ　）のカラーコードのアドレス
ＡＤは、 ＡＤ−（５１２Ｖ　十Ｘ　）／２・・・・・・・・・（
３）なる式によりめらる。したがって、Ｘ座標データを
９ビツト下位方向ヘシフトし、このデータの下位９ビツ
トにＸ座標データを挿入し、このデータの全ビットを１
ビツト下位方向ヘシフトすることによりアドレスＡＤが
得られる。

（ニ）ＧＷモート（１７図参照） ドツトＰ　（Ｘ　、　Ｖ　）のカラーコードのアドレス
ＡＤは、 ＡＤ＝２５６ｙ　＋ｘ・・・・・・・・・・・・・・・
・・・・・・（４）なる式によりめられ、したがって、
Ｘ座標データを８ビツト上位方向ヘシフトし、このデー
タの下位８ビツトにＸ座標データを挿入することにより
アドレスＡＤが得られる。

しかして、上述したアドレスシフトを行うのが第９図に
示すアドレスシフタ４３である。すなわち、このアドレ
スシフタ４３はモードレジスタ３１（第８図）から供給
されるモードデータＭＯＤに基づいて表示モードを検知
し、この検知結束に応じて、供給される座標データのシ
フトを行う。

（４）データシフト この処理は’Ｌ　Ｍ　Ｍ　Ｍコマンドの処理の場合にの
み行われ、）−１ＭＭＭコマンドの処理の場合は行われ
ない。以下、ＧＶモード（第５図参照）の場合を例にと
り説明する。

例えば第１１図に示す移動の場合において、ドツトＰ１
のカラーコードが、第１３図に示すようにＶＲＡＭ４の
アドレスＡＤＳの第２，３ビツトに格納されており、ま
た、ドツトＱ１のカラーコードがＶＲＡＭ４のアドレス
ＡＤＤの第４．５ビツトに格納されていたとする。この
場合、ドツトＰ１のカラーコードをドツトＱ１のカラー
コードの位置へ移し、あるいは、ドラｌ−Ｐ　１のカラ
ーコードとドツトＱ１のカラーコードどの論理演算を行
い、この演算結果をドツトＱ１のカラーコードの位置へ
移すには、ドツトＰ１のカラーコードを２ビツト左へシ
フトさせ、ドツトＱ１のカラーコードとの位置合わゼを
行う必要がある。この裕置合わゼを行うのがデータシフ
ト処理であり、次の様にして行う。

まず、ドツトＰｉ、Ｑ１のカラーコードがアドレス内の
どの位置にあるかは、前述したアドレスシフト処理にお
ける余りビット（ＡＭＡと称′ｇ′）が示している。こ
こで、余りビットＡＭＡとは、前記第（２）式において
４で割った時の余りであり、具体的にはデータの全ビッ
トを２ビツト下位方向ヘシフトした場合にはみ出す２ビ
ツトである。

すなわち、Ｘ座標データの下位２ビツトである。

そして、この余りビットＡＭＡが第１３図に示すように
「０」の場合は、カラーコードが第６．７ビツトに格納
されており、「１」の場合は第４゜５ビツトに、「２」
の場合は第２，３ビツトに、「３」の場合は第０．１ビ
ツトに格納されている。

そこで、ドツトＰ１のカラーコードをドラｌ−０１のカ
ラーコードの位置へ移す場合は、まずドツトＰ１のカラ
ーコードを、ドツトＰ１のノＪラー］−ドアドレスの余
りビットＡＭＡの２倍、すなわち第１３図の場合、 ２Ｘ２＝４ピツト・・・・・・・・・・・・・・・・・
・・・・・・・（５）上位方向へシフト（シフトアップ
）することにより、第６，７ビツトへ移し、次いで、ド
ツトＱ１のカラーコードアドレスの余りビットＡＭＡの
２倍、すなわち第１３図の場合、 １Ｘ２＝２ビツト・・・・・・・・・・・・・・・・・
・・・・・・・（６）下位方向へシフト（シフトダウン
）する。なお、ＧＩＶ、ＧＶＩモードの場合のデータシ
フト処理も、余りビットＡＭＡが１ビツトとなるだけで
、処理過程は全く同じである。またＧ　ＶＩＩモードは
１アドレスに１つのカラーコードしかなく、したがって
データシフトの必要はない。

しかして、上述したデータシフト処理を行うのが第９図
にお（ブるデータシフタ４５である。すなわらこのデー
タシフタ４５はモードレジスタ３１から出力されるモー
ドデータＭＯＤおよび、ソース側のドツトのＸ座標デー
タの下位２ビツト（あるいは１ビツト）、デスティネイ
ション側のドツトのＸ座標データの下位２ビツト（ある
いは１ビツト）に基づいて、ＶＲＡＭ４から読み出され
たカラーコードデータ（８ビツト）のシフトアップおよ
びシフトダウンを行う。

（５）カラーコード選択処理 この処理も１ＭＭＭコマンドの処理の場合にのみ行われ
る処理である。例えばＧＶモードにおいて、第１３図に
示すドツトＰ１のカラーコードを、ドツトＱ１のカラー
コードの位置へ転送する場合、まず、アドレスＡＤＳの
内容を読み出し、上述したデータシフトを行う。次に、
アドレスＡＤＤの内容を読み出し、この読み出し、たデ
ータにおけるドツトＱ１のカラーコード（２ビツト）の
みをドツトＰ１のカラーコードに交換してアドレスＡＤ
Ｄへ書き込む。ここで、カラーコードの交換を行うため
には、第１３図の場合、第Ｏ〜第３ビットおよび第６．
第７ビツトについてはアドレスＡＤＤから読み出したデ
ータを選択し、第４．第５ビツトについてはドツトＰ１
のカラーコードを選択し、そして、この選択結果をアド
レスＡＤＤへ書き込む処理が必要となる。この処理がカ
ラーコード選択処理であり、第９図に示すＬＯＰユニッ
ト４０によって行われる。すなわら、ＬＯＰユニット４
０は前述した論理演算処理を行った後、モードデータＭ
ＯＤ、ソース側のドツトのＸ座標データの下位２ビツト
（あるいは１ビツト）およびデスティネイション側のＸ
座標データの下位２ビツト（あるいは１ビツト）に基づ
いて上述した選択処理を行い、この処理結果をＩＢＬＩ
Ｓ４７へ出力する。

（６）アーギュメントデータＡＲ［）に基づく処理この
実施例においては、カラーコードの転送を４通りの方法
によって行うことができるようになっている。以下、こ
れらの方法を、１ＭＭＭコマンド処理の場合を例にとり
説明する。

第１の方法は、第１４図（イ）に示すように、まず＋Ｘ
方向へ１ドツトずつ順次転送し、次に処理を＋ｙ力方向
１行ずらし、再び＋Ｘ方向へ１ドツトずつ転送し、この
過程を繰返す方法、第２の方法は、同図（ロ）に示すよ
うに、まず＋Ｘ方向へ１ドツトずつ転送し、次いで−ｙ
方向へ１行ずらし、再び＋Ｘ方向へ１ドツトずつ転送す
る方法、第３の方法は、同図（ハ）に示すように、まず
−Ｘ方向へ転送し、次いで＋ｙ力方向１行ずらし、再び
−Ｘ方向へ転送する方法、また、第４の方法は同図（ニ
）に示すように、まず−×Ｘ方向転送し、次いで−ｙ方
向へ１行ずらし、再び−Ｘ方向へ転送する方法である。

アーギュメントデータＡＲＤは、これら４通りの方法の
いずれか１つを指定するデータであり、ＣＰＵ２がアー
ギュメントレジスタ３２（第１０図参照ンにデータＤｒ
ＲＸ、ＤＩＲＹとして各々゛′０′″、“Ｏ１１を書き
込んだ場合は、第１４図（イ）の方法が指定され、ＩＩ
　Ｑ　ＩＩ　、　、　ＩＩ　１１Ｔを書き込んだ場合は
（ロ）の方法が、１”、”Ｏ”を書き込んだ場合は（ハ
）の方法が、また、１１１’　１１゜１１１　＋１を書
き込んだ場合は（ニ）の方法が各々指定される。

（０）ＭＸＳ、ＭＸＤおよびＭＸＣによる処理。

まず、第８図に示すμＩＤ２６は、μプログラムＲＯＭ
２２の命令を解読した際に、その命令がソースエリアＳ
をアクセスする命令であれば信号ＴＳを、デスティネー
ションエリアＤをアクセスする命令であれば信号ＴＤを
各々出力して、アンシ トゲートΔＮ１およびＡＮ２に供給する。アンドゲート
ＡＮ１およびＡＮ２には前述のようにＭＸＳ、ＭＸＤの
出力信号が供給されているから、これらの出力信号が“
１“′である場合には、ソースエリアアクセス時、ある
いはデスティネーションエリアアクセス時において、ア
ンドゲートＡＮ１゜ＡＮ２の出力信号が１′′になり、
この゛１″信号がオアゲートＯＲ４を介してスイッチ手
段ＳＷ１の制御端子ｄに供給される。スイッチ手段ＳＷ
１は制御端子ｄに”　１　”信号が供給されると、出力
端子ａを選択し、“′０″信号が供給されると、出力端
子すを選択する。したがって、仮りに、ソースエリアア
クセス時にＭＸＳが”　１　”であると、コマンド処理
回路１５から出力されるカラムアドレスストローブ信号
ＣＡＳは、スイッチ手段ＳＷ１の出力端子ａ、オアゲー
トＯＲ２を介してＤ　ＲＡＭ１７用のストローブ信号Ｅ
ＣＡＳとして出力され、また、ＭＸＳが“０″であると
、コマンド処理回路１５から出力されるストローブ信号
ＣＡＳはスイッチ手段ＳＷ１．オアゲートＯＲ１および
オアゲートＯＲ３を順次介して、ＶＲＡＭ４用のストロ
ーブ信号ＣＡＳＯとして出力される。そして、上述した
動作はデスティネーションエリアアクセス時においても
同様に行われ、すなわち、ＭＸＤが゛１″であれば信号
ＥＣＡＳが出力され、ＭＸＤがＯ１１であれば信号ＣＡ
ＳＯが出力される。

したがって、第１１図（イ）、（ロ）、（ハ）。

（ニ）に示すデータ転送が、各々（ＭＸＳ−”Ｏ”、Ｍ
ＸＤ＝　”Ｏ”　）、（ＭＸＳ＝　”Ｏ”　、ＭＸＤ＝
“”１”）、（ＭＸＳ＝“’１　”　、ＭＸＤ−”０”
　）、（ＭＸＳ＝　”１　”　、ＭＸＤ＝　”１　”　
）の時に行なわれることが理解できよう。

次に、ＭＸＣの機能について説明する。

こ（７）ＭＸＣ（７）内容（”　１　”　／　”　Ｏ”
　）　ハ、ＣＰＵ２がＶＲＡＭ４またはＤＲΔＭ１７を
直接アクセスする場合に機能し、コマンドの実行とは関
係がない。すなわち、画像データ処理回路１０が所定の
タイミングにおいて、ＣＰＵ２のアクセスを許可する信
号ＴＡＣを出力すると、アンドゲートＡＮ３が開状態と
なるから、この状態においてアクセス制御部１３ａから
出力されるストローブ信号ＣＡＳは、アンドゲートＡＮ
３を介してスイッチ手段ＳＷ２に供給される。そして、
この時において、ＭＸＣに“’　１　”　！き込まれて
いれば、信号ＣΔＳはスイッチ手段ＳＷ２の出力端子ａ
、オアゲートＯＲ２を順次介してＥＣＡＳとしてＤＲＡ
Ｍ１７に供給され、また、ＭＸＣに（ｒ　Ｏ１１が書き
込まれていれば、信号ＣＡＳはスイッチ手段ＳＷ２の出
力端子す、オアゲートＯＲ１およびオアゲートＯＲ３を
介してＣＡＳＯとしてＶＲＡＭ４に供給される。このよ
うに、ＭＸＣの内容によってＣＰｔＪ２が直接アクセス
するメモリを、ＶＲＡＭ４とＤＲＡＭＩのいずれか一方
に切換えることができる。

次に１ＭＭＭコマンド、８ＭＭＭコマンドの各処理過程
の詳細を第１５図に示す７０−ヂャートを参照して説明
する。

口１ＭＭＭコマンド 第１１図（イ）ノ転送（ＭＸＳ−”０”　、ＭＸＳ−”
Ｏ”）を例にとり、また、Ｇ　ＩＶモードがアーギュメ
ントデータＡＲＤ＝”Ｏ”、′０′′の場合を基準にし
て説明する。

ＣＰＵ２がこのコマンド処理を指示する場合、まず第９
図に示すレジスタｓｘ、ｓｙに各々Ｘ座標データ×ａお
よびｙ座標データｙａを書き込み、次いで、レジスタＤ
Ｘ、ＤＹに各々Ｘ座標データｘｂおよびｙ座標データｙ
ｂを書き込み、次いでレジスタ、ＮＸ、ＮＹに各々転送
ドツト数ＮＸ　、ＮＹを書き込み、次いでアーギュメン
トレジスタ３２（第８図）の書き込みを行い、次にコマ
ンドレジスタ２０に１ＭＭＭコマンドの書き込みを行う
（第１５図におけるステップｃｐｉ＞。なお、モードレ
ジスタ３１の書き込みは全表示処理の最初の時点、すな
わちＶＲＡＭ４書き込みの、前の時点で行われる。コマ
ンドレジスタ２０の書−き込み信号Ｗは同レジスタ２０
のロード端子へ供給されると共に、フラグ制御回路３４
および、プログラムカウンタ２５へ供給される。フラグ
制御回路３４は書き込み信号Ｗを受け、フラグレジスタ
３３にＧＥフラグをセットする。ここで、ＣＦフラグと
は、ＣＰＵ２へコマンド処理中を知らせるためのフラグ
である。また、プログラムカウンタ２５へ肉き込み信号
Ｗが供給されると、プログラムカウンタ２５がリセット
される。以後、プログラムカウンタ２５がクロックパル
スφをカウントし、このカウントに伴いカウント出力Ｏ
Ｔ１．ＯＴ２が逐次変化する。そして、カウント出力Ｏ
Ｔ２の変化に伴い、μプログラムＲＯＭ２２からＬ−Ｍ
　ＭＭコマンド処理のためのμプログラムが順次読み出
され、μＩＤ２６へ供給される。μＩＤ２６は、供給さ
れたμプログラムを順次解読し、この解読結果に基づい
て各種の制御信号ＴＳ、’ＴＤ、Ｃ０ＮＴ、ＶＡＳ、Ｊ
ＭＰｌ、ＪＭＰ２を順次出力する。この制御信号に基づ
いて以下の各処理が行われる。

すなわち、まず第１５図のステップＳＰ１においては、
レジスタＤＸ、ＳＸ、ＮＳの内容が各々レジスタＤＸＡ
、ＳＸＡ、ＮＸＡへ転送される。

次にステップＳＰ２においては、まずμＩＤ２６から信
号ＶＡＳがＶＲＡＭアクセスコントローラ２８へ供給さ
れる。ＶＲＡＭアクセスコントローラ２８は、この信号
ＶＡＳを受け、画像データ処理回路１０から信号Ｓ１が
供給されている場合（同回路１０がＶＲＡＭ４をアクセ
ス中の場合）はプログラムカウンタ２５のカウントを停
止させる。この結果、μｍ０２６のプログラム解読が停
止し、したがってコマンド処理が停止する。次いで、信
号Ｓ１がオフとなり、ＶＲＡＭ４のアクセスが可能にな
ると、プログラムカウンタ２５が再びカウントを開始し
、これによりコマンド処理が再開され、ステップＳＰ２
における次の処理が行われる。すなわち、レジスタＳＸ
Ａおよび、ＳＹの内容（×座標データＸａおよびｙ座標
データｙａ）がアドレスシフタ４３を介してＶＡＢＵＳ
４９へ出力される。なお、アドレスシックにおいて座標
データ（ｘａ、ｙａ’　）のシフト処理が行われ、これ
によりドツトＰ１の座標データ（ｘａ、ｙａ　）がドツ
トＰ１のカラーコードのアドレスに変換されるのは前述
した通りである。そして、ドツトＰ１のカラーコードの
アドレスがＶＡＢＵＳ４９へ出力されると、このアドレ
スがインターフェイス１１（第３図）を介してＶＲＡＭ
４へ供給される。これにより、ドツトＰ１のカラーコー
ドがＶＲＡＭ４から読み出され、ＶＤＢＵＳ４８へ出力
される。次にステップＳＰ３では、ＶＤＢＵ８４８のデ
ータ（この場合、ドツトＰ１のカラーコード）がレジス
タＬＯＲに転送される。次にステップＳＰ４では、上記
レジスタＬＯＲの内容が、データシフタ４５へ転送され
、次いでレジスタＬＯＲに戻される。この時、データシ
フタ４５において前述したデータシフト（カラーコード
の位置合わせ）が行われる。

次に、ステップＳＰ５では、μＩＤ２６から信号ＶＡＳ
が出力され、ＶＲＡＭ４のアクセスが可能な場合は、次
にレジスタＤＸＡ、ＤＹの内容（この場合ドツトＱ１の
×座標データｘｂおよびｙ座標データｙｂ）がアドレス
シフタ４３を介してＶＡＢＬＪＳ４９へ出力される。こ
れにより、ＶＲＡＭからドツトＱ１のカラーコードが読
み出され、ＶＤＢ（ＪＳ４８へ供給される次にステップ
ＳＰ６では、Ｖ　Ｄ　Ｂ、　Ｕ　Ｓ　４８のデータ、レ
ジスタＬＯＲ内のデータが各々ＬＯＰユニット４ｏへ供
給され、次いでＬＯＰユニット４０の出力がレジスタし
ＯＲに転送される。この時、１０　Ｐ　ｌニラ２ト４ｏ
において透明処理、論理演算処理、カラーコード選択処
理が行われる。次にステップＳＰ７では、まず信号ＶＡ
ＳがμＩＤ２６から出力され、ＶＲＡＭ４のアクセスが
可能であれば、次いでレジスタＤＸＡ、ＤＹの内容（ド
ツトＱ１のｘ、Ｘ座標データ）がアドレスシフタ４３を
介してＶＡＢＵＳ４９へ出力され、次いでレジスタＬＯ
Ｒの内容がＶＤＢＵＳ４８へ出力される。これによりレ
ジスタＬＯＲの内容がドツトＱ１のカラーコードが格納
されているＶＲＡＭ４のアドレス内に書き込まれる。

以上でドツトＰ１のカラーコードの転送が終了する。次
に、ステップＳＰ８では、レジスタＮ×Ａの内容（×方
向の転送ドツト数）から［１］が減算され、この減算結
果がレジスタＮＸＡに書き込まれる。すなわち、レジス
タＮＸＡの内容が加減算回路４４へ転送され、ここで「
１」が減算され、この減算結果が再びレジスタＮＸＡへ
転送される。また、この減算結果は演算結果判別回路４
１へも送出される。次にステップＳＰ９では、μＩＤ２
６から信号ＪＭＰＩがジャンプコントローラ２３へ出力
される。ジャンプコントローラ２３はこの信号ＪＭＰＩ
を受け演算結果判別回路４１から信号＜Ｑ＞が出力され
ているか否かをチェックする。そして、出力されている
場合（ＹＥＳ）はステップＳＰ１０へ進み、フリップフ
ロップＦＦ１をセットする。また、出力されていない場
合（ＮＯ）は、ステップＳＰＩ　１へ進む。ステップＳ
Ｐ１１では、加減算回路４４においてレジスタＳＸＡの
内容に「１Ｊが加算され、この加算結果がレジスタＳＸ
Ａに転送されると共に、演算結果判別回路４１へ出力さ
れる。この処理により、レジスタＳＸＡの内容がドツト
Ｐ２のＸ座標データとなる。なお、アーギュメントデー
タＡＲＤのデータＤＩＲＸがｒｒ　Ｉ　Ｉ＋の場合は、
ステップ５Ｐ１１の処理が、 ５ＸＡ−１→ＳＸＡ となる。ＳＸＡの内容を＋１するか、−１するかは、ア
ーギュメントデータＡＲＤに基づいて加減算回路４４が
判断する。次にステップＳＰ１２では、μＩＤ２６から
再び信号ＪＭＰ１が出力される。ジャンプコントローラ
２３はこの信号ＪＭＰ１を受け。演算結果判別回路４１
から信号〈２５６〉が出力されているか否かをチェック
する。そして、出力されていた場合（ＹＥＳ）は、ステ
ップＳＰ１３へ進みフリップ７０ツブＦＦ１のリセット
を行い、出力されていない場合（ＮＯ）は、ステップＳ
Ｐ１４へ進む。

このステップＳＰ１２の処理の意味は次の通りである。

すなわち、転送ドツト数ＮＸが間違って指定されると、
第１６図に示すように画面外の領域の転送が指示される
場合がある。このような場合にそのまま処理を進めると
、結果的に転送の必要のないカラーコードま・で転送し
てしまい、データの一部を破壊してしまうことになる。

そこで、Ｇ　ＩＶモードにおいては、レジスタＳＸＡの
内容（転送すべきドツトのＸ座標データ）がｒ２５６Ｊ
となった時、フリップフロップＦＦ１をセットし、これ
により、その行の転送を終了させるようにしている。し
たがってＧＶモードの場合の判断は、５ＸＡ＝５１２　
？トナ’）、マタ、データＤＩＲＸ＝パ１１＋の場合は
５ＸＡ＝負？となる。

次に、ステップＳＰＩ　４では、レジスタＤＸＡの内容
に「１」が加算され、この加算結果（ドツトＱ２のＸ座
標データ）がレジスタＤＸＡに格納される。また、この
加算結果は演算結果判別回路４１へ供給される。次にス
テップＳＰＩ　５では、信Ｍ　Ｊ　Ｍ　Ｐ　１がジャン
プコントローラ２３へ出力される。ジャンプコントロー
ラ２３はこの信号ＪＭＰ１を受け、演算結果判別回路４
１から信号Ｊ２５６〉が出力されているか否かをチェッ
クし、ｒＹＥｓＪの場合はステップＳＰＩ　６において
フリップフロップＦＦ１のセットを行い、ｒＮＯＪの場
合はステップ５Ｐ１７へ進む。なお、このステップＳＰ
Ｉ　５の処理の意味はステップＳＰＩ　２の処理の意味
と略同じである。次にステップ５Ｐ１７では、ジャンプ
コントローラ２３がフリップフロップＦＦ１がセットさ
れているが否かをチェックする。そして、セットされて
いない場合（ＮＯ）は、コマンドデ゛コーダ２１の出力
およびプログラムカウンタ２５のカウント出力ＯＴ２の
値によって決まるアドレスデータ（以下、アドレスデー
タＡＤＪと称す）をプログラムカウンタ２５にプリセッ
トする。これにより、コマンド処理がステップＳＰ２へ
戻る。以下、ステップＳＰ２〜ステップ５Ｐ１７の処理
が繰返され、これにより、ドツトＰ２．Ｐ３・・・・・
・のカラーコードの転送が行われる。

次にＮＸ個のドツトのカラーコード転送が終了すると、
すなわち、領域Ｓの第１行目の全ドツトのカラーコード
転送が終了すると、ステップＳＰ９の判断結果がｒＹＥ
ｓＪとなり、ステップ５Ｐ１０においてフリップフロッ
プＦＦＩのセットが行われる。これにより、ステップＳ
ＰＩ　７の判断結果がｒＹＥＳＪとなり、ステップＳＰ
１８へ進む。ステップＳＰ１８では、レジスタＤＸ、Ｓ
Ｘ。

ＮＸの内容が再びレジスタＤＸＡ、ＳＸＡ、ＮＸＡへ各
々転送される。次にステップＳＰＩ　９では、加減算回
路４４においてレジスタＮＹの内容から「１」が減算さ
れ、この減算結果がレジスタに格納されると共に、演算
結果判別回路４１へ出力される。次にステップ５Ｐ２０
では、μＩＤ２６から信号ＪＭＰ２がジャンプコントロ
ーラ２３へ出力される。ジャンプコントローラ２３は、
この信号ＪＭＰ２を受け、演算結果判別回路４１から信
号＜Ｑ＞が出力されているか否かをチェックする。

そして、出力されていた場合（ＹＥＳ）はステップ５Ｐ
２１へ進み、フリップフロップＦＦ２をセットし、また
、出力されてない場合（Ｎｏ）はステップ５Ｐ２２へ進
む。ステップ５Ｐ２２では、レジスタＳＹの内容（ドツ
トＰ１のｙ座標データ）に「１」が加算され、この加算
結果（第１１図に示すドツトｐｍのｙ座標データ）がレ
ジスタＳＹに格納されると共に、演算結果判別回路４１
へ出力される。なお、アーギュメントデータＡＲＤのデ
ータＤＩＲＹが１１１１１の場合は、このステップ５Ｐ
２２の処理が、 ５Ｙ−１→ＳＹ となる。次にステップ５Ｐ２３では、μｍ０２６から信
号ＪＭＰ２が出力される。ジャンプコントローラ２３は
この信号ＪＭＰ２を受け、演算結果判別回路４１から信
号〈−〉が出力されているか否かをチェックする。そし
て、出力されていた場合（ＹＥＳ）はステップ５Ｐ２４
へ進み、フリップ７０ツブＦＦ２をセットする。また、
出力されていない場合（Ｎｏ＞はステップ＄Ｐ２５へ進
む。

なお、このステップ２３の処理は、データＤＩＲＹが１
″の場合にのみ意味をもつ。また、この処理の意味はス
テップＳＰ１２の処理の意味と略同様であり、誤って画
面の上方へはみ出した領域を領域Ｓとして指定した場合
を考慮した処理である。

次にステップ５Ｐ２５では、レジスタＤＹの内容に「１
」が加算され、この加算結果（第１１図に示すドツトＱ
ｍのｙ座標データ）がレジスタＤＹに格納されると共に
、演算結果判別回路４１へ出力される。なお、データＤ
ＩＲＹが“１″の場合は、この処理が、 ＤＹ−１→ＤＹ となる。次にステッープＳ　Ｐ　２６では、信号Ｊ　Ｍ
　Ｆ２がジャンプコントローラ２３へ出力される。ジャ
ンプコントローラ２３はこの信号を受け、演算結果判別
回路４１から信号〈−〉が出力されているか否かを判断
し、ｒＹＥＳＪの場合はステップ５Ｐ２７においてフリ
ップフロップＦＦ２をセットし、また、ｒＮＯＪの場合
はステップ５Ｐ２８へ進む。ステップ５Ｐ２８では、ジ
ャンプコントローラ２３が、［Ｆ２がセットされている
か否かを判断する。そして、この判断結果がｒＮＯＪの
場合はステップ５Ｐ２９へ進み、ＦＦ１をリセットし、
次いで前述したアドレスデータＡＤＪをプログラムカウ
ンタ２５にプリヒツトする。これにより、処理が再びス
テップＳＰ２へ戻る。

以下、ステップＳＰ２〜ＳＰ１７の処理が再び繰返し行
われ、これにより、領域Ｓの第２行目の各ドツトのカラ
ーコード転送が行われる。そして、第２行目の転送が終
了すると、再びステップ５Ｐ１８〜５Ｐ２９の処理が行
われる。次いで、ステップＳＰ２へ戻り、第３行目の転
送処理が行われ、以下上記過程が繰返される。

次に、領域Ｓの全ドツトの転送が終了すると、ステップ
５Ｐ２０の判断結果がｒＹＥＳＪとなり、ステップ５Ｐ
２１においてフリップフロップＦＦ２がセットされる。

これにより、ステップ５Ｐ２８の判断結果がｒＹＥｓＪ
となりステップ５Ｐ３０へ進む。ステップ５Ｐ３０では
、ジャンプコントローラ２３がμプログラムの最終アド
レスをプログラムカウンタ２５にセットする。次いで、
ステップ５Ｐ３１では、フラグ制御回路３４がフラグレ
ジスタ３３のＣＥフラグをリセットする。以上で１ＭＭ
Ｍコマンドの全ての処理が終了する。

口８ＭＭＭコマンド このコマンドの処理過程は、第１５図におけるステップ
ＳＰ４〜ＳＰ６がなく、ステップＳＰ３からステップＳ
　Ｐ−７へ進む点を除くと、１ＭＭＭコマンドの処理過
程と全く同じである。また、ＣＰＵ２によるレジスタの
セット（ステップＣＰ１）も同じである。但し、各ステ
ップ個々の処理においては、以下の相違がある。

■　ステップＳＰ８ １ＭＭＭコマンド処理においては、 ＮＸＡ−１→ＮＸＡ であるが、１ＭＭＭコマンド処理においては、ＮＸＡ−
１→ＮＸＡ　（ＧＷ−Ｅ−ド）ＮＸＡ−２−ＮＸＡ　（
ＧＩＶ、ＧＶＩモード）ＮＸＡ−４→ＮＸＡ　（ＧＶ−
Ｅ−ド）の３通りがある。この理由は、ＬＭＭＭの撮合
、ドツト単位の転送であるが、ＨＭ　Ｍ　Ｍの場合はバ
イト単位の転送であるため、１回の転送で、ＧＩＶ。

Ｇ　Ｖｌモードの場合は２ドツト、ＧＶモードの場合は
４ドツト、Ｇ　Ｖｌモードの場合は１ドツト転送される
からである。以下の相違の理由も上記理由と同じである
。

■　ステップＳＰＩ　Ｉ １ＭＭＭコマンドの場合は、 ＳＸＡ±１→Ｓ　Ｘ、Ａ であるが、ＨＭＭＭコマンドの場合は、ＳＸＡ±１→Ｓ
ＸＡ　（Ｇ■モード） ＳＸＡ±２→ＳＸＡ　（ＧＩＶ、ＧＶＩモード）ＳＸＡ
＋４→ＳＸＡ　（ＧＶモード） の６通りがある。

■　ステップＳＰ１４ １ＭＭＭコマンドの場合は、 ＤＸＡ＋１−＋ＤＸＡ であるが、ＨＭＭＭコマンドの場合は、ＤＸＡ＋１→Ｄ
ＸＡ　（ＧＶＩ−Ｅ−ド）ＤＸＡ＋？ＤＸＡ　（ＧＩＶ
、ＧＶＩ−Ｅ−−ｔ’）ＤＸＡ±４→ＤＸＡ　（ＧＶ−
Ｅ−ｔ’）の６通りがある。

以上がこの発明の一実施例の詳細である。なお、上述し
たコマンド以外にも例えば、ＣＰＵ２から順次供給され
るカラーコードをＶＲＡＭ４もしくは［）ＲＡＭＩ　７
へ供給するコマンド、ＶＤＰＩ内のカラーコード（レジ
スタＬＯＲ内のカラーコード）をＶＲＡＭ４もしくはＤ
ＲＡＭｌ７へ供給するコマンドあるいは、ＶＲＡＭ４と
ＤＲＡＭｌ　７のどちらか一方からＣＰＬＩ２へカラー
コードの転送を行うコマンドがある。そして、ＣＰＵ２
（あるいはＶＤＰＩ）からカラーコード転送を行う場合
は、Ｖ　ＲＡ　Ｍ　４　トＤ　ＲＡ　Ｍ　１７とハイず
れもデステイネイションエリアになるから、ＭＸＤを０
°′にすればＶＲＡＭ４へＩＪプラーードが転送され、
“１″にすればＤＲＡＭｌ７へカラーコードが転送され
る。また、ＶＲＡＭ４もしくはＤＲＡＭｌ７側からカラ
ーコード転送を行う場合は、これらはいずれもソースエ
リアになるから、ＭＸＳを“Ｏ”にすればＶＲＡＭ４か
らカラーコードが転送され、゛１”にすればＤＲＡＭｌ
７から力ラーコードが転送される。このように、ＭＸＳ
。

ＭＸＤの内容を適宜設定することにより、ソースエリア
、デステイネイションエリアをＶＲＡＭ４もしくはＤＲ
ＡＭＩ　７のいずれかに任意に設定することができる。

また、ＤＲＡＭＩ７に代えて、例えば、予めキャラクタ
パターン等が記憶されているＲＯＭ（リードオンメモリ
）や、フロッピーディスク等からヤラクタパターン等が
転送されたＲＡＭを用いると、キャラクタパターンの扱
いを極めて容易に行うことができる。そして、この方法
は、ドツトマツプモードにおいて静止画の描画を行う場
合に効果的である。すなわち、ドツトマツプモードでは
ＶＲＡＭ４内の各カラーコードと表示画面上のドツトと
を１対１に対応させて描画を行っているため、平面的な
拡がりを持つキャラクタ（文字など）を表示するには、
キャラクタ自体をドツト単位で設定しなければならない
が、上述の方法によれば、予め記憶されている各キャラ
クタパターンを各々ソースエリアとして指定し、必要に
応じてこれらのキャラクタパターンをＶＲＡＭ４内の表
示エリアに転送すればよいからである。

次に、第１８図は同実施例の一応用例を示すブロック図
である。なお、この図におけるアドレスストローブ信号
はすべて負論理になっており、また、この図に示す回路
は１水平ラインが５１２ドツトで、６４色を同時に表示
する場合の回路である。

図に示す６０はＣＰＵ２によって直接アクセスされる３
ビツトのレジスタであり、アドレスバスの第Ｏ〜第２ビ
ット（ＡＤＯ〜ＡＤ２）をデータ入力とし、信号ＥＣＡ
Ｓが供給されると、アドレスデータＡＤＯ〜ＡＤ２をラ
ッチする。したがって、Ｃ：ＰＵ２がレジスタ６０内に
データを書き込む場合は、まず、ＭＸＣを“１′′にし
、その後に古き込むべきデータに対応するアドレスデー
タＡＤＯ〜ＡＤ２をＶＤＰＩを介して出力する。６１は
デコーダであり、レジスタ６０の出力信号に基づいてそ
の出力端のいずれかから“１″信号を出力する。６２〜
６７は各々１アドレス４ピツトのＤＲＡＭであり、信号
ＲＡＳとＣＡＳＯとが供給されると、各々ロウアドレス
とカラムアドレスをラチする。このＤＲＡＭ６２，６３
．６４・・・６７の各データ出力はデータバスＣＯＢの
上位４ビツトおよび下位４ビツトに交互に接続されてお
り、アドレス確定後にＶＤＰＩからリード信号Ｒが出力
されると、４ビツトのデータをデータバスＣＤＢ上に乗
せる。７０〜７５は各々４ビツト４ステージのファース
トイン・ファーストアラトメ丸り（以下Ｆ（ＦＯと略称
する）であり、端子りに１１１　＄７信号が供給される
毎に、ＤＲＡＭ６２〜６７゛の出力データを取り込み、
端子Ｒｅａｄに″゛１′′１′′信号れる毎にデータを
出力する。８０〜８５は各々パラレル／シリアル変換器
（以下Ｐ／Ｓと略称する）であり、端子しに゛１″信号
が供給されるとデータを取り込み、また、端子ＳＧＫに
供給されるパルス信号ＤＨＣＬＫに基づいてシリアル変
換したデータを出力する。この場合のパルス信号ＤＩ−
１０ＬＫは１水平ラインに５１２ドツトを表示する場合
の各ドツトの表示タイミングに対応するパルスである。

８６は１／４分周器であり、水平同期信号Ｈ８ＹＮＣで
リセットされるようになっている。また、信号Ｖ　Ｄ　
Ｓ　Ｇ、ｔ　Ｖ　Ｄ　Ｐが表示のためのアクセスを行っ
ている時にアクティブとなる信号である。

上述した構成において、６４色同時表示を行う場合は、
まず、ＣＰＬＩ２がＭＸＣを′１″にしてレジスタ６０
をアクセスし、これにより、レジスタ６０にデータを書
き込・んでＤＲＡＭ６２〜６７のいずれかを選択する。

次に、ＣＰＵ２がＭＸＣを“′Ｏ″にして信号ＲＡＳと
ＣＡＳＯとが出力されるモードにし、上述の処理によっ
て選択されたＤＲＡＭへデータを書き込む。この書き込
みに際しては、ＣＰｔＪ２から出力されるライト信号が
■ＤＰ１を介して図に示すライト信号ＷとしてＯＲＡＭ
６２〜６７のライトイネーブル端子ＷＥに供給される。

そして、上述した書き込み処理をＤＲＡＭ６２〜６７の
すべてについて行い、この書き込みが終了した後は、画
像データ処理回路１０がのアクスを行うとともに、信号
ＶＤＳ（”Ｏ”信号）を出力する。この結果、ＤＲＡＭ
６２〜６７の周一アドレス内のデータ（４ビツト）が同
時に読み出され、この読み出されたデータがＰＩＦ０７
０〜７５に供給される。そして、Ｐ　Ｉ　Ｆ０７０〜７
５から出力される４ピツトのパラレルデータはクロック
パルスＤＨＣＬＫの１／４の周器でＰ／Ｓ８０〜８５に
読み込まれ、この読み込まれたパラレルデータは、クロ
ックパルスＤＨＣＬＫ（９３ｎｓ）の速さで順次シリア
ルデータに変換されて出力される。この場合、Ｐ／Ｓ８
０．８１が１ルーデータ８０．Ｂ１．Ｐ／Ｓ８２，８３
がレッドデータＲＯ，Ｒ１，Ｐ／８８４．８５がグＩＪ
−ンデータＧＯ，Ｇｌを出力するようになっており、こ
れらのカラーデータは外部に設けられたカラーパレット
、ＤＡＣを介してＲＧＢ信号に変換される。そして、各
カラーデータが各々２ビツトで構成されているから、２
２Ｘ２２Ｘ２２＝６４色の色表現が可能になり、また、
１ドツトの表示タイミングが９３　ｎｓであるがら１水
平ラインに５１２ドツトの表示が可能となる。

このように、この応用例においては、ＣＰＵ２がＤＲＡ
Ｍ６２〜６７を直接アクセスする場合は、これらのＤＲ
ＡＭのうちいずれか一つを選択してアクセスすることが
でき、また、ＶＤＰｌが表示のためのアクセスを行う場
合は、ＤＲＡＭ６２〜６７の同一アドレスを一斉にアク
セスすることができるので、表示色の増加や表示ドツト
数の増加に容易に対処することができる利点を有する。

（発明の効果〕 以上詳細に説明したように、この発明によれば表示メモ
リ用のアドレスバスにアドレス入力端が接続される拡張
メモリと、前記中央処理装置によってソースエリア、デ
ィスティネイションエリアが指定され、この指定された
エリア相互間もしくは指定されたエリアと前記中央処理
装置との間でカラーコードの転送を行うコマンド処理回
路と、前記ソースエリアを拡張メモリもしくは表示用メ
モリのいずれに設定するか、および前記ディスティネイ
ションエリアを拡張メモリもしくは表示メモリのいずれ
に設定するかを各々指定する情報が書き込まれるメモリ
選択データ記憶手段と、このメモリ選択データ記憶手段
の内容に基づき、ソースエリアアクセス時およびディテ
ィネイションエリアアクセス時の各々において前記表示
メモリもしくは前記拡張メモリのいずれか一方にメモリ
アドレスストローブ信号を切換えて供給するストローブ
信号切換手段とを具備したので、メモリの拡張が極めて
容易に行い得るとともに、ＶＲＡＭと外部メモリの各々
に対し、ソースエリアとディスティネイションエリアを
適宜設定することができる。したがって、非表示メモリ
エリアに多くの画像データを格納することができるとと
もに、これらの画像データの転送態様が極めて多様にな
るから、従来にない新規な表示上の効果を奏することが
できる。

【図面の簡単な説明】

第１図は従来のディスプレイコントローラを用゛いたデ
ィスプレイ装置の構成を示すブロック図、第２図は画像
の移動を説明するための図、第３図はこの発明の一実施
例によるディスプレイコントローラを用いたカラーディ
スプレイ装置の概略構成を示すブロック図、第４図〜第
７図は各々同ディスプレイ装置における静止画の表示モ
ードを説明するための図、第８図は第３図におけるコマ
ンド処理回路１５の構成を示すブロック図、第９図は第
８図における演算およびレジスタ回路（ＡＲＣ）２７の
構成を示すブロック図、第１０図は第８図におけるアー
ギュメントレジスタ３２の構成を示す図、第１１図〜第
１４図および第１６図、第１７図はいずれも第８図に示
すコマンド処理回路１５の動作を説明するための説明図
、第１５図はコマンド処理回路１５の動作フローチャー
ト、第１８図は同実施例の一応用例の構成を示すブロッ
ク図である。 ４・・・・・・ＶＲＡＭ　（拡張メモリ）、１５・・・
・・・コマンド処理回路、３２・・・・・・アーギュメ
ントレジスタ（メモリ選択データ記憶手段）、ＡＮ１〜
ＡＮ３・・・・・・アンドゲート（ストローブ信号切換
手段）、ＯＲＩ〜ＯＲ４・・・・・・オアゲート（スト
ローブ信号切換手段）　、ＳＷｌ、ＳＷ２・・・・・・
スイッチ手段（ストローブ信号切換手段）。 出願人　株式会社　アスキー 日本楽器製造株式会社 第１図 第２図 −一一りｈ　＋ 一一一一一〉へ 第１２図 第１３図 第１４図 ＤＩＲＸ＝Ｏ ＤＩＲＹ＝Ｏ ＤＩＲＸ＝０ ”Ｃ）ｒＲＹ−Ｉ ＤＩＲＸ＝Ｉ ＤＩＲＹ　＝　Ｏ ＤＩＲＸ＝Ｉ ＤＩＲＹ＝１

Claims (1)

【特許請求の範囲】
1. 中央処理装置の制御の下に、表示画面の各ドツトに対応
   して表示メモリに記憶されたカラーコードを前記メモリ
   から読み出し、この読み出したカラーコードに基づいて
   前記表示画面にドツト表示゛　を行うディスプレイ　コ
   ントローラにおいて、前記表示メモリ用のアドレスバス
   にアドレス入力端が接続される拡張メモリと、前記中央
   処理装置によってソースエリア、ディスティネイション
   エリアが指定され、この指定されたエリア相互間もしく
   は指定されたエリアと前記中央処理装置あるいは直接指
   定したエリアとの間でカラーコードの転送を行うコマン
   ド処理回路と、前記ソースエリアを拡張メモリもしくは
   表示用メモリのいずれに設定するか、および前記デイス
   ティネイションエリアを拡張メモリもしくは表示メモリ
   のいずれに設定するかを各々指定する情報が書き込まれ
   るメモリ選択データ記憶手段と、このメモリ選択データ
   記憶手段の内容に基づき、ソースエリアアクセス時およ
   びデイスティネイションエリアサクセス時の各々におい
   て前記表示メモリもしくは前記拡張メモリのいずれか一
   方にメモリアドレスストローブ信号を切換えて供給する
   ストローブ信号切換手段とを具備することを特徴とする
   ディスプレイコントローラ。