JPH0364080B2

JPH0364080B2 -

Info

Publication number: JPH0364080B2
Application number: JP59072542A
Authority: JP
Inventors: Kazuhiko Nishi; Takatoshi Ishii; Ryozo Yamashita; Takatoshi Okumura; Narimitsu Yamaoka; Minoru Morimoto
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1984-04-11
Filing date: 1984-04-11
Publication date: 1991-10-03
Also published as: JPS60216384A

Description

【発明の詳細な説明】［技術分野］この発明は、表示画面上に文字やキヤラクタ等
のドツトパターンをカラー表示させるとともに、
各種の画像データ処理を行うことができるデイス
プレイコントローラに関する。

［従来技術］近年のビデオゲームマシンやその他のグラフイ
ツク表示装置においては、動画と静止画とを併せ
て表示することができるデイスプレイコントロー
ラが用いられる場合が多い。しかしながら、従来
のデイスプレイコントローラにおける静止画表示
は予め設定されたいくつかのキヤラクタパターン
を適宜組合せて描画するようにしており、この結
果、複雑な静止画を描画することができないとい
う問題があつた。また、静止画表示専用のデイス
プレイコントローラにはドツトマツプモードの静
止画表示を行い得るものがあるが、従来の静止画
専用デイスプレイコントローラにおいては、表示
面上の任意の閉領域を塗りつぶす場合に、塗りつ
ぶし時間を多く要したり、デイスプレイコントロ
ーラを制御するCPUのプログラムが複雑になつ
たりする欠点があつた。これは、ぬりつぶしを行
う場合は、閉領域の境界座標を検出しなければな
らないが、従来のデイスプレイコントローラには
境界座標を検出する能力がなく、この座標検出を
すべてCPUの処理に依存していたためであり、
塗りつぶし時間の多くがCPUの境界検出処理に
使われていたためである。

〔発明の目的〕この発明は上述した事情に鑑み
てなされたもので、その目的とするところは、静
止画と動画とを併せて表示することができるデイ
スプレイコントローラにおいて、静止画をドツト
マツプモードで表示し得るとともに、静止画面内
の配色が変化する部分（閉領域の境界等）の座標
検出を行い得るデイスプレイコントローラを提供
するところにある。

［発明の特徴］そして、この発明は静止画面上の各ドツトの色
を各々指定するカラーコードが格納される静止画
データエリアと、この静止画データエリア内の各
カラーコードに基づいて表示面上に静止画を表示
する画像データ処理回路と、静止画データエリア
内の所望の点の座標およびこの点から＋ｘ方向も
しくは−ｘ方向のいずれに移動すべきかを指定す
るデータが書き込まれるサーチ範囲記憶手段と、
予め任意のカラーコードが記憶されるドツト色記
憶手段と、前記サーチ範囲記憶手段が記憶してい
る移動領域を順次前記静止画データエリアのカラ
ーコード格納位置に変換してカラーコード位置デ
ータを作成し、このカラーコード位置データに基
づいて前記静止画データエリア内のカラーコード
を読み出し、さらに、この読み出したカラーコー
ドと前記ドツト色記憶手段内に記憶されているカ
ラーコードとの一致・不一致を判定する判定手段
とを具備することを特徴とし、更にまたこの判定
結果から静止画データエリア内の配色変化の境界
位置を検出する境界位置検出手段とを具備するこ
とを特徴としている。

［実施例］以下図面を参照してこの発明の実施例について
説明する。

第１図はこの発明の一実施例の概略構成を示す
ブロツク図である。この図において、１はデイス
プレイコントローラ（以下VDPと略称する）で
あり、VRAM（ビデオラム）２内の画像データに
基づいてCRT表示装置３に動画および静止画を
表示させる。また、VDP１はCPU（中央処理装
置）４から供給される各種コマンドや画像データ
に基づいてVRAM２の内容を書き換えたり、あ
るいは、VRAM２の内容の一部を外部へ転送す
るようになつている。５はCPU４で用いられる
プログラムおよび各種画像データが記憶されてい
るメモリである。

次に、VDP１の各構成要素について説明する。
画像データ処理回路１０は、CRT表示装置３の
画面の走査スピードに対応して、VRAM２内の
静止画データおよび動画データをインターフエイ
ス１１を介して読み出すとともに、CRT表示装
置３へ画面の走査に必要な同期信号SYNCを出力
する。この場合、静止画データおよび動画データ
は各々表示面上のドツトの色を指定するカラーコ
ード（後述するように２、４あるいは８ビツトの
データ）から成つており、画像データ処理回路１
０は、読み出したカラーコードをカラーパレツト
１２へ出力する。カラーパレツト１２は供給され
たカラーコードをRGB信号に変換しCRT表示装
置３へ供給する。また、画像データ処理回路１０
はCPU４からインターフエイス１３を介して供
給される画像データを、画面の非表示期間（垂直
帰線期間等）においてVRAM２へ書き込むよう
になつており、さらに、VRAM２をアクセスし
ている時（書き込みおよび読み出し時）は、信号
Ｓ１をコマンド処理回路１５へ供給して、アクセ
ス中であることを知らせるようになつている。

コマンド処理回路１５は、CPU４からインタ
ーフエイス１３を介して供給される各種のコマン
ドに基づき、予め設定されている所定の手続きに
従つて、VRAM２内の静止画データの書き換え
や、外部への静止画データの転送を行う回路であ
る。このコマンド処理回路１５は画像データ処理
回路１０から信号Ｓ１が供給されている時は、
VRAM２へのアクセスが禁止されるようになつ
ている。

ここで、この実施例における静止画表示につい
て説明する。この実施例においては、静止画表示
のモードが複数設定されており、大別すると８×
８または８×６画素程度のパターンを適宜選択し
て表示面上に描画するパターンモードと、画面を
構成する全ドツトを個々に色指定するドツトマツ
プモードとに分かれる。この場合、パターンモー
ドは従来のデイスプレイコントローラの処理と略
同様であるのでその説明を省略し、ドツトマツプ
モードについてのみ説明を行う。

この実施例におけるドツトマツプモードには、
Ｇ、Ｇ、Ｇ、Ｇの４種のモードがあり、
ここで、各モードにおけるVRAM２内の静止画
データと表示位置の対応関係について説明する。

ＧモードこのＧモードは第２図イに示すように、
256×192ドツトの画面構成になつており、この
画面を構成する全ドツトのカラーコードが同図
ロに示すVRAM２の静止画データエリア２ａ
内に格納されている。また、Ｇモードにおけ
るカラーコードは、４ビツトで構成されてお
り、このカラーコードが同図ハに示す順序で静
止画データエリア２ａ内に格納されている（１
アドレスに２個づつ）。このＧモードではカ
ラーコードが４ビツトであるから、１ドツトに
つき16色まで指定することができる。また、静
止画データエリア２ａの容量は図示のように
24576バイト必要になる。VRAM２内のエリア
２ｃは動画表示に必要な各種データが記憶され
るエリアであり、エリア２ｂは、通常は使用さ
れない予備エリアである。この場合、予備エリ
ア２ｂは静止画データエリア２ａの続き番地に
割り当てられており、必要に応じて静止画表示
用のカラーコードを格納し得るようになつてい
る。

ＧモードこのＧモードは第３図イに示すように、
512×192ドツトの画面構成になつており、全ド
ツトのカラーコードがＧモードと同様に静止
画データエリア２ａに格納される。また、Ｇ
モードにおけるカラーコードは、２ビツトで構
成されており、このカラーコードが同図ハに示
す順序で静止画データエリア２ａの１アドレス
に４個づつ格納されている。また、静止画デー
タエリア２ａの容量はＧモードと同様に
24576バイト必要になる。これは、Ｇモード
ではｘ軸方向のドツト数がＧモードの２倍と
なつているが、カラーコードのビツト数がＧ
モードの1/2となつているからである。そして、
カラーコードが２ビツトであるから、１ドツト
に対し４色まで指定することができる。なお、
VRAM２内のエリア２ｂ，２ｃについては、
Ｇモードと同様である。

ＧモードこのＧモードは第４図イに示すように、
512×192ドツトの画面構成になつており、カラ
ーコードはＧモードと同様に４ビツトで構成
されている。この結果、静止画データエリア２
ａの容量は、Ｇモードの２倍の49152バイト
となつており（同図ロ）、また、同静止画デー
タエリア２ａ内のカラーコードの並び順は同図
ハに示すようになつている。

ＧモードこのＧモードにおいては、カラーコードが
８ビツトで構成されており、この結果、表示面
上の１ドツトに対し、256色の色指定を行うこ
とができる。また、画面構成は第５図イに示す
ように256×192ドツトとなつており、静止画デ
ータエリア２ａの容量はＧモードと同様に
49152バイトとなつている。そして、同静止画
データエリア２ａ内のカラーコードの並び順
は、第５図ハに示すように１アドレスに１個づ
つ格納されている。

前述したコマンド処理回路１５は、上記ドツト
マツプモードＧ〜Ｇにおいてのみ、静止画デ
ータエリア２ａ内のカラーコードの転送や書き換
えを所定のコマンドに従つて制御するようになつ
ている。次に、コマンド処理回路１５の詳細につ
いて説明する。

第６図はコマンド処理回路１５の構成を示すブ
ロツク図であり、この図において２０はCPU４
が出力するコマンドデータを格納するコマンドレ
ジスタである。この実施例におけるコマンドに
は、データの転送・書き換えを高速に行わせるハ
イスピードムーブ命令のグループと、データの転
送・書き換えを行う際に転送するデータと転送先
にすでに存在するデータとの間で、アンド、オ
ア、ノツトもしくはイクスクル−シブオア等の論
理演算を行うロジカルオペレート命令のグループ
とに分かれており、コマンドデータの上位４ビツ
トがコマンド指定データになつている。そして、
ロジカルオペレート命令が指定された場合におけ
るコマンドデータの下位４ビツトが、いかなる論
理演算（アンド、オア…等）を行うかを指定する
ようになつている。コマンドレジスタ２０の上位
４ビツトのコマンド指定データは、コマンドデコ
ーダ２１によつてデコードされた後、マイクロプ
ログラムROM（以下μプログラムROMと称す）
２２、ジヤンプコントローラ２３およびハイスピ
ードムーブ検出回路２４に供給される。μプログ
ラムROM２２には、各種コマンドに対応するマ
イクロプログラムが複数記憶されており、コマン
ドデコーダ２１の出力信号によつて選択されたマ
イクロプログラムが、プログラムカウンタ２５の
カウント出力OT２のカウントアツプに対応して
順次読み出されてμインストラクシヨンデコーダ
（以下μIDという）２６に供給される。このμID２
６はμプログラムROM２２から読み出された命
令を、プログラムカウンタ２５のカウント出力
OT１のカウントアツプに従つて解析し、解析結
果を演算およびレジスタ回路（以下ARCと略称
する）２７へ供給するとともに、解析結果から各
種の制御信号（JMP１，JMP２およびVAS）を
適宜作成して出力する。この場合、カウント出力
OT１は３進、OT２は18進となつており、また、
カウント出力OT２はカウント出力OT１が一巡
する毎に１インクリメントされるようになつてい
る。すなわち、μプログラムROM２２から読み
出される１命令に対し、μID２６の解析処理は３
ステツプを要するようになつている。また、プロ
グラムカウンタ２５の端子CKはクロツク入力端
子、Ｒはリセツト端子、PSはプリセツト端子で
あり、Ｃはカウント中断端子である。２８は
VRAMアクセスコントローラであり、以下に述
べる処理を行う。今、μプログラムROM２２か
ら出力される命令が、VRAM２のアクセスを必
要とする命令であつたとすると、μID２６は信号
VASをVRAMアクセスコントローラ２８へ供給
する。そして、VRAMアクセスコントローラ２
８は、信号VASが供給された時に信号Ｓ１が出
力されているかどうか、（すなわち、画像データ
処理回路１０がVRAM２をアクセス中であるか
どうか）を調べ、信号Ｓ１が出力されていれば、
信号Ｓ３をプログラムカウンタ２５の端子Ｃに供
給して、プログラムカウタ２５のカウント動作を
中断させる。この結果、μID２６は命令の解析処
理に移ることができず、アクセス待機状態とな
る。一方、信号Ｓ１が出力されていなければ、
VRAMアクセスコントローラ２８は信号Ｓ３を
出力せず、この結果、μID２６は直ちに命令の解
析処理に移ることができ、VRAM２へのアクセ
スが実行される。このように、VRAMアクセス
コントローラ２８は、コマンド処理回路１５と画
像データ処理回路１０とのアクセス競合を回避す
る機能を果たしている。

次に、ジヤンプコントローラ２３は、マイクロ
プログラム中の各種ジヤンプ命令に対するジヤン
プ先アドレスをコントロールするものであり、内
部にジヤンプ先選択用のフリツプフロツプFF１，
FF２を有している。この場合、フリツプフロツ
プFF１は、ARC２７内の演算結果判別回路５５
（第７図参照）から出力される各検出信号、＜−
＞、＜０＞、＜256＞、＜512＞（これらの検出信号の
意味については後述する）のいずれかの信号と、
信号JMP１とによつてセツトされ、また、フリ
ツプフロツプFF２は信号＜−＞、＜０＞のいずれ
かの信号と、信号JMP２とによつてセツトされ
る（FF１，２のリセツト信号経路は説明の煩雑
を避けるために図示省略する）。そして、ジヤン
プコントローラ２３は、フリツプフロツプFF１，
２の状態、カウント出力OT２の値およびコマン
ドデコーダ２１の出力信号に基づいてジヤンプ先
アドレスを作成し、このジヤンプ先アドレスをプ
ログラムカウンタ２５のプリセツト端子PSへ出
力する。プログラムカウンタ２５は端子PSにジ
ヤンプ先アドレスが供給されると、直ちにカウン
ト出力OT２として出力し、この結果、実行中の
マイクロプログラムの処理が、ジヤンプ先アドレ
スの命令へ移る。

ハイスピードムーブ検出回路２４は、コマンド
デコーダ２１の出力信号に基づいて、現時点にお
いて処理するコマンドがハイスピードムーブ命令
のグループに属する命令であるかどうかを検出
し、ハイスピードムーブ命令であることが検出さ
れると、信号Ｓ２を画像データ処理回路１０へ出
力する。そして、画像データ処理回路１０は、信
号Ｓ２が供給されている間は、動画表示処理を禁
止状態にする。これは、ハイスピードムーブ命令
においては、コマンド処理回路１５が画像データ
処理回路１０の動画処理に割り当てられているタ
イムスロツトをも使用して、VRAM２にアクセ
スする必要があるためである。

次に、ロジカルオペレーシヨンデコーダ３０
は、コマンドレジスタ２０の下位４ビツト内のデ
ータ（ロジカルオペレート命令における演算の種
類を指定するデータ）をデコードし、このデコー
ド結果をARC２７内のLOPユニツト４０（第７
図参照）に供給する。LOPユニツト４０はLOP
デコーダ３０から供給される信号によつて指定さ
れた論理演算を行うが、その動作の詳細について
は後述する。

３１はモードレジスタであり、前述したドツト
マツプモードＧ〜Ｇのいずれかを指定するデ
ータがCPU４によつて書き込まれ、書き込まれ
たデータがARC２７に供給される。３２はアー
ギユメントレジスタであり、第８図イに示すよう
に８ビツトのレジスタである。このレジスタの第
２、第３ビツトには、VRAM２内のカラーコー
ドを転送する場合や、書き換える場合における方
向（この方向については後述する）を指定するデ
ータが書き込まれる。３３はコマンド処理回路１
５の処理状態等をCPU４に示す各種のフラグか
ら成るフラグレジスタであり、第８図ロに示すよ
うにTR、BD、CEフラグ等から成つている。３
４はフラグ制御回路であり、カウント出力OT
２、ARC２７の出力信号およびCPU４からのラ
イト信号Ｗに基づいて、フラグレジスタ３３内の
各フラグのセツト、リセツトを制御する回路であ
る。

次いで、ARC２７について説明する。

ARC２７は第７図に示すように、多数のレジ
スタ４０〜５１（これらのレジスタには図示のよ
うな名称が付されており、以下の説明において
は、この名称によつて指示する）と、アドレスデ
ータをシフトするアドレスシフタ５２と、各種デ
ータの加減算を行う加減算回路５３と、カラーコ
ードデータのビツトシフトを行うデータシフタ５
４と、加減算回路５３の演算結果が負か、０か、
256か、512かを各々検出し、この検出結果をジヤ
ンプコントローラ２３へ供給する演算結果判別回
路５５と、前述したLOPユニツト４０とから成
つている。そして、ARC２７はCBU５６を介し
てコマンド処理回路１５内の他の構成要素および
CPU４とデータの授受を行い、IBUS５７を介し
て内部のデータ授受を行う。また、VDBUS５８
はVRAMデータバスであり、VABUS５９は
VRAM用アドレスバスである。

次に、上述した構成によるこの実施例の動作に
ついて説明する。なお、この実施例には種々の動
作モードおよびコマンドが設定されているが、説
明の煩雑を避けるために、この発明の要旨に係わ
るモードおよびコマンドについてのみ説明する。

第９図はＧモード〜Ｇモードの各々におい
て、配色の変り目の座標を検出するコマンド（以
下このコマンドをSRCHという）の処理過程を示
すフローチヤートであり、以下このフローチヤー
トに基づいてコマンドSRCHについて説明する。

まず、CPU４はステツプCP1において、座標
検出を行う位置を指定する。ここで、ステツプ
CP1における検出位置指定動作について説明す
る。

この実施例における境界座標の検出は、第１２
図に示すように、静止画面上の特定の始点P₀か
ら＋−もしくは−ｘ方向に順次スキヤンしてサー
チするようにしており、ステツプCP1では、まず
始点P₀の（ｘ，ｙ）座標をコマンド処理回路１
５内のレジスタSX，SYに各々書き込む。次に、
サーチする方向が＋ｘ方向の場合はアーギユメン
トレジスタ３２のDIRXビツトを“０”，−ｘ方向
の場合はDIRXビツトを“１”にする。また、ア
ーギユメントレジスタ３２のNEビツトは、順次
サーチしてゆく各ドツトの色が、予め指定した色
と同じになつた場合にそのドツトの位置を配色の
境界点とするか、あるいは、予め指定した色と異
なつた場合にそのドツトの位置を境界点とするか
のいずれかを選択するビツトであり、“０”の時
は同色の場合に境界点とし、“１”の時は異色の
場合に境界点とする。また、予め指定する色は、
レジスタCLRに書き込まれる。この場合、CPU
４からレジスタCLRに書き込まれるデータは、
Ｇモード〜Ｇモードの各々によつて異なり、
第１０図イ，ロ，ハのいずれかに示すようになつ
ている。この図に示す斜線を付した部分は、カラ
ーコードが格納されている部分であり、同図イは
Ｇ（Ｇ）モード、ロはＧモード、ハはＧ
モードの場合を各々示している。このように、
CPU４から出力されるデータが第１０図イ〜ハ
に示すようになつているのは、前述したように、
Ｇ（Ｇ）モード、Ｇモード、Ｇモードの
各々においてカラーコードが４ビツト，２ビツ
ト，８ビツトで構成されているからである。ま
た、参考のために、第１１図イ〜ハに各々Ｇ
（Ｇ）モード、Ｇモード、Ｇモードにおけ
る表示面上のドツトの座標と各ドツトの色を指定
する静止画データエリア２ａ内のカラーコードの
対応関係を示す。なお、図中実線で囲まれたブロ
ツクが静止画データエリア２ａ内の１バイトに対
応している。

今、例えば第１２図に示すように閉領域Ｑ１が
赤で、周囲の領域Ｑ２が青の時に、点P₀から＋
ｘ方向にサーチを行つた場合について考えてみ
る。この場合、NEビツトを“０”にしてレジス
タCLRに書き込む指定色を青とすると、同図に
示す点Ｐ１が境界点として検出され、また、NE
ビツトを“１”にして指定色を赤とすると前述と
同様に点Ｐ１が境界点として検出される。しか
し、閉領域Ｑ１内に黄色の閉領域Ｑ３が存在して
いたとすると（同図破線参照）、前者の場合は依
然点Ｐ１を境界点として検出するが、後者の場合
は点Ｐ２を新たな境界点として検出する。これは
前述したNEビツトの説明から容易に理解でき
る。このように、NEビツトとレジスタCLRの内
容によつてサーチの態様を変えることができる。

また、始点P₀の座標を適宜変えて同様のサー
チを行うことにより、閉領域Ｑ１（あるいはＱ
３）の輪郭全体を検出することができる。

次に、CPU４はレジスタSX，SY，CLRおよ
びARGへの所定事項の書き込みが終了すると、
コマンドレジスタ２０にコマンドSRCHを書き込
む。そして、コマンドレジスタ２０にコマンド
SRCHが書き込まれると、第９図に示すフローチ
ヤートが起動され（ステツプSP1）、また、フラ
グ制御回路３４がフラグレジスタ３３内のCEフ
ラグをセツトして、コマンドの実行が開始された
ことをCPU４に知らせる（ステツプSP2）。次い
で、ステツプSP3においては、レジスタSXの内
容がレジスタSXAに転送され、そして、ステツ
プSP4に移ると、レジスタSXA，SYによつて指
定された座標のカラーコードを読み出す処理を行
う。

ここで、ステツプSP4におけるVRAMアクセ
ス処理について説明する。

今、仮りにＧモードが選択されているとし、
表示画面上の座標（ｘ，ｙ）からカラーコードを
読み出す場合について考えてみる。

この場合は、まず座標（ｘ，ｙ）に対応する静
止画データエリア２ａ内のアドレスを算出する。
このＧモードにおいては、第２図ハに示すよう
な順序で、４ビツトのカラーコードが静止画デー
タエリア２ａのアドレス０から順に格納されてい
るから、座標（ｘ，ｙ）に対応するアドレスは、ｙ×128＋ｘ／２ ……(1) なる式によつて求められる。したがつて、レジス
タSY内のデータ（ｙ座標に対応）を７ビツト上
位側へシフトするとともにレジスタSXA内のデ
ータ（ｘ座標に対応）を１ビツト下位側へシフト
して2^-1のビツトを無視し、これらのシフト後の
データを合成すれば座標（ｘ，ｙ）に対応するア
ドレスを作成することができる。

また、同様にしてＧモード〜Ｇモードにお
けるアドレス算出は、各々次式によつて求めるこ
とができる。

ｙ×128＋ｘ／４ ……(2) （Ｇモード）ｙ×256＋ｘ／２ ……(3) （Ｇモード）ｙ×256＋ｘ ……(4) （Ｇモード）そして、(2)式から分るようにＧモードにおい
ては、レジスタSY内のデータを７ビツト上位側
へシフトするとともに、レジスタSXA内のデー
タを２ビツト下位側へシフトして2^-1，2^-2のビツ
トを無視し、これにより、アドレスデータを作成
する。同様にＧモードにおいては、(3)式から判
るようにレジスタSY内のデータを８ビツト上位
側へシフトするとともに、レジスタSXA内のデ
ータを１ビツト下位側へシフトして2^-1のビツト
を無視し、これによつてアドレスデータを作成す
る。また、Ｇモードにおいては、(4)式から判る
ように、レジスタSY内のデータを８ビツト上位
側へシフトし、このシフト後のデータにレジスタ
SXA内のデータをそのまま合成してアドレスデ
ータを作成する。

そして、この実施例においては、上述したアド
レスデータの作成を第７図に示すアドレスシフタ
５２が行つている。すなわち、アドレスシフタ５
２は、モードレジスタ３１内のモード指定データ
に基づいて、レジスタSXA内のデータのシフト
数を決め、このシフト数分だけデータをシフトダ
ウンした後、VABUS５９の下位側AL（８ビツ
ト）に出力する。また、アドレスシフタ５２はＧ
モード、Ｇモードの時にはレジスタSY内の
データをそのままVABUS５９の上位側AH（８
ビツト）に出力し（結果的に８ビツトシフトアツ
プしたことになる）、Ｇ、Ｇモードの時には
レジスタSY内のデータを１ビツトシフトダウン
して最下位ビツトをVABUS５９の下位側ALの
最上位ビツトに出力するとともに、その他のビツ
トをVABUS５９の上位側AHに出力する（結果
的に７ビツトシフトアツプしたことになる）。

一方、第６図に示すμID２６は、ステツプSP４
における処理がVRAM２をアクセスする処理で
あることを検出すると、VRAMアクセスコント
ローラ２８へ信号VASを出力する。この結果、
VRAMアクセスコントローラ２８は信号Ｓ１が
出力されているかどうかを調べ、コマンド処理回
路１５と画像データ処理回路１０とのアクセス競
合を回避する。そして、信号Ｓ１が出力されてい
なければ（あるいは信号Ｓ１が停止すると）
ARC２７は上述した処理によつて得られたアド
レスデータに基づいてVRAM２をアクセスし、
アクセスしたアドレス内のカラーコード（１バイ
ト分）をVDBUS５８上に読み出す。

以上がステツプSP4における処理である。

次に、ステツプSP5では、ステツプSP4におい
てVDBUS５８上に読み出したカラーコードをレ
ジスタLORに転送する。そして、ステツプSP6で
はレジスタLOR内のカラーコードを、データシ
フタ５４へ転送し、このデータシフタ５４によつ
て前記カラーコードをシフトダウンする。そし
て、この場合のシフトダウン数は、選択されてい
るモードＧ〜ＧとレジスタSXAの内容によ
つて決まる。以下に、このシフトダウン動作およ
びシフトダウンの機能について述べる。

今、仮りにＧ（Ｇ）モードにおいてカラー
コードの読み出しを行つた場合について考えてみ
る。このモードにおける静止画データエリア２ａ
内には、第２図ハに示すような順序でカラーコー
ドが格納されているから、例えば静止画データエ
リア２ａの各アドレス内の上位側４ビツトのカラ
ーコードを読み出す場合においても、下位側４ビ
ツトも同時に読み出してしまう。一方、レジスタ
CLR内に格納されているカラーコードは第１０
図イに示すように、レジスタLORの下位４ビツ
ト内に格納されている。したがつて、読み出した
カラーコードと、レジスタLOR内のカラーコー
ドとを比較する場合は、これらのカラーコードの
ビツト位置を合せなければならない。そこで、こ
の実施例においては、読み出したカラーコードを
４ビツトシフトダウンした後に、レジスタLOR
内のカラーコードと比較するようにしている。そ
して、シフトダウンを行うか否かの判断は読み出
すカラーコードのｘ座標によつて決まり、ｘ座標
が偶数のときはシフトダウンを行い、奇数のとき
はシフトダウンを行わないようにしている。ま
た、偶数、奇数の判断はレジスタSXAの最下位
ビツトによつて判断することができる。したがつ
て、第７図に示すデータシフタ５４はモードレジ
スタ３１内のモード指定データに基づいてシフト
数を決定し、また、レジスタSXAの最下位ビツ
トの内容に基づいてシフトするか否かを決定す
る。

また、Ｇモードにおける静止画データエリア
２ａ内には第３図ハに示すような順序でカラーコ
ードが格納されており、１アドレスに４個のカラ
ーコードが格納されている。この場合、１アドレ
ス内のカラーコードの格納位置を第１３図に示す
ようにａ，ｂ，ｃ，ｄとすると、位置ａからカラ
ーコードの読み出しを行う場合は、６ビツトシフ
トダウンする必要があり、また位置ｂ，ｃから読
み出しを行う場合は、各々４ビツト，２ビツトの
シフトダウンを行う必要がある。そして、読み出
すカラーコードの位置がａ〜ｄのいずれに対応す
るかは、レジスタSXAの下位２ビツトの内容に
よつて判断することができる。すなわち、レジス
タSXAの下位２ビツト（D1，D0）が、（０，
０），（０，１），（１，０），（１，１）の時は、
各々位置ａ，ｂ，ｃ，ｄに対応する。したがつ
て、データシフタ５４はモードレジスタ３１内の
モード指定データと、レジスタSXAの下位２ビ
ツトの内容に基づいてシフト数を決定する。

一方、Ｇモードにおいては、カラーコードが
８ビツドで構成されているから、静止画データエ
リア２ａから出力されるデータには、シフトダウ
ンの必要はない。

そして、上述のようにしてシフト処理がなされ
たカラーコードは、再びレジスタLORに代入さ
れ、これにより、ステツプSP6における処理が終
了する。

次に、ステツプSP7に移ると、加減算回路５３
はレジスタLORの内容からレジスタCLRの内容
を減算する。この場合、レジスタLORのビツト
のうち、減算に必要のないビツト、すなわち、Ｇ
（Ｇ）モードでは上位４ビツト、Ｇモード
では上位６ビツトが各々マスクされ、減算結果に
は影響を与えないようになつている。

次いで、ステツプSP8に移ると、μID２６が信
号JMP１を出力し、また、ジヤンプコントロー
ラ２３が演算結果判別回路５５から＜０＞信号が
出力されているか、すなわち、レジスタLORと
レジスタCLRの内容が等しいかを判定する。た
だし、この判定はNEビツトが“０”の場合の判
定であり、NEビツトが“１”の場合は、＜０＞
信号が出力されていないか、すなわち、レジスタ
LORとレジスタCLRの内容が異つているかを判
定する。そして、この判定が「YES」の場合は、
ジヤンプコントローラ２３は内部のフリツプフロ
ツプFF１をセツトする（ステツプSP9）。このス
テツプSP8での判定が「YES」となる場合は、
NEビツトが“０”の場合においては、静止画デ
ータエリア２ａ内から読み出したカラーコードと
レジスタCLR内のカラーコードとの一致が検出
された場合であり、また、NEビツトが“１”の
場合においては、読み出したカラーコードとレジ
スタCLR内のカラーコードとの不一致が検出さ
れた場合である。すなわち、配色の境界が検出さ
れた場合である。そして、ステツプSP8での判定
が「YES」となると、ステツプSP10での判定も
「YES」となり、この結果、ステツプSP11へ移つ
てBDフラグをセツトし、その後にCEフラグをリ
セツトして（ステツプSP16）、動作を終了する
（ステツプSP17）。この場合、ステツプSP10にお
ける分岐処理はジヤンプコントローラ２３によつ
て行われる。すなわち、ジヤンプコントローラ２
３は内部のフリツプフロツプFF１がセツトされ
ているかどうかを判定し、セツトされていない場
合はジヤンプ先アドレスを出力しない。この結
果、カウント出力OT２がそのままインクリメン
トされてゆき、μプログラムROM２２からは次
のステツプの命令（すなわち、ステツプSP12に
おける処理命令）が読み出される。一方、フリツ
プフロツプFF１がセツトされている場合は、ジ
ヤンプコントローラ２３は現時点におけるカウン
ト出力OT２とコマンドデコーダ２１から供給さ
れるコマンドデータに基づいてジヤンプ先アドレ
スを作成し（この場合は、ステツプSP11に対応
するアドレス）、このジヤンプ先アドレスをプロ
グラムカウンタ２５のプリセツト端子PSに供給
する。この結果、処理がステツプSP10からSP11
へ移る。

また、BDフラグ、CEフラグのセツト／リセツ
トはフラグ制御回路３４によつて行われる。そし
て、BDフラグがセツトされると、CPU４は境界
が検出されたことを知り、またCEフラグがリセ
ツトされるとCPU４は、コマンドSRCHの処理
が終了したことを知る。この場合、CPU４が境
界の座標を知るには、レジスタSXAとSYの内容
を読めばよい。

一方、ステツプSP10での判定が「NO」となる
と、ステツプSP12へ移り、加減算回路５３がレ
ジスタSXAの内容を１インクリメント（DIRXビ
ツトが“１”の場合はデクリメント）する。そし
て、ステツプSP13へ移ると、μID２６が信号
JMP２を出力し、また、ジヤンプコントローラ
２３が演算結果判定回路５５の出力信号（レジス
タSXAの内容に対応）に基づいて、所定の判定
処理を行う。以下この判定について説明する。

まず、DIRXビツトが“０”（表示面を右方向
へスキヤンするようにしてサーチを行う場合）
で、モードがＧ、Ｇの時は、演算結果判別回
路５５から＜256＞信号が出力されているかを判
定する。この場合、加減算回路５３の出力信号は
前述のようにステツプSP12の演算結果、すなわ
ち、レジスタSXAの内容に対応している。した
がつて、ステツプSP13での判定はレジスタSXA
の内容が256かどうかを判定する処理となる。そ
して、レジスタSXAの内容が256であるというこ
とは、次に読み出しを行うカラーコードのｘ座標
が、表示画面の右側にはみ出しているということ
になり、この場合は読み出し処理を行わないよう
にしている。また、モードがＧ、Ｇの場合
は、上述と同様の理由で演算結果判別回路５５か
ら＜512＞信号が出力されているかを判定する。

一方、DIRXビツトが“１”の場合（表示面を
左方向へスキヤンするようにしてサーチを行う場
合）は、モードに依らず、＜−＞信号（負検出信
号）が出力されているかを判定する。そして、＜
−＞信号が出力されている場合は、次に読み出し
を行うカラーコードのｘ座標が、表示画面の左側
にはみ出している場合であり、この場合もカラー
コードの転送は行わないようにしている。

そしてステツプSP13における判定が「YES」
の場合はジヤンプコントローラ２３は内部のフリ
ツプフロツプFF２をセツトする（ステツプ
SP14）。

次に、ステツプSP15に移ると、フリツプフロ
ツプFF２がセツトされているかを判定し、
「YES」の場合はステツプSP16へ移り、「NO」
の場合はステツプSP4へ戻る。このステツプ
SP15の処理はジヤンプコントローラ２３によつ
て行われる。すなわち、ジヤンプコントローラ２
３は、フリツプフロツプFF２がリセツトされて
いる場合は、ステツプSP4に対応する飛び先アド
レスをプログラムカウンタ２５のプリセツト端子
PSに供給し、フリツプフロツプFF２がセツトさ
れている場合は、μプログラムのエンドアドレス
に対応する「17」をプリセツト端子PSに供給す
る。そして、プログラムカウンタ２５のカウント
出力OT２が「17」になると、フラグ制御回路３
４がCEフラグ（第８図ロ参照）をリセツトし
（ステツプSP16）、コマンドSRCHが終了する。

以上がコマンドSRCHの処理過程であり、上述
の説明から明らかなように、CPU４はサーチの
始点と方向とを与えるだけで、所望の境界点の座
標を知ることができる。

次に、所望の座標のカラーコードを検出するコ
マンド（以下このコマンドをPINTという）につ
いて説明する。

第１４図はコマンドPINTの処理過程を示すフ
ローチヤートであり、第９図の各部と対応する部
分には同一の符号が付してある。

この図の示すように、コマンドPINTはステツ
プSP1〜SP6においては、コマンドSRCHと同様
である。そして、ステツプSP6の処理が終了する
と、レジスタLOR内のデータをレジスタCLRに
転送し（ステツプSP20）、次いで、CEフラグを
リセツトして処理を終了する（ステツプSP16，
17）。また、CPU4が指定するのは検出を行うド
ツトのｘ，ｙ座標のみであり、このｘ，ｙ座標が
ステツプCP1′において、レジスタSX，SYに
各々書き込まれる。

このコマンドPINTによれば、コマンド終了後
にレジスタCLRを読めば、予め指定した座標の
カラーコードを検出することができるから、例え
ば、コマンドSRCHにおいて、始点のカラーコー
ドが不明の場合などに用いると好適である。

［発明の効果］静止画面上の各ドツトの色を各々指定するカラ
ーコードが格納される静止画データエリアと、こ
の静止画データエリア内の各カラーコードに基づ
いて表示面上に静止画を表示する画像データ処理
回路と、静止画データエリア内の所望の点の座標
およびこの点からいずれの方向に移動すべきかを
指定するデータが書き込まれるサーチ範囲記憶手
段と、予め任意のカラーコードが記憶されるドツ
ト色記憶手段と、前記サーチ範囲記憶手段が記憶
している移動領域を順次前記静止画データエリア
のカラーコード格納位置に変換してカラーコード
位置データを作成し、このカラーコード位置デー
タに基づいて前記静止画データエリア内のカラー
コードを読み出し、さらに、この読み出したカラ
ーコードと前記ドツト色記憶手段内に記憶されて
いるカラーコードとの一致、不一致を判定する判
定手段とを具備し、更にまた、この判定結果から
静止画データエリア内の配色変化の境界位置を検
出する境界位置検出手段とを具備したので、静止
画をドツトマツプモードで表示し得るとともに、
静止画面内の配色が変化する境界点（閉領域の境
界等）を素早く検出することができ、しかも、デ
イスプレイコントローラを制御するCPU側のプ
ログラム処理を著しく簡単化することができる。
したがつて、任意の閉領域の塗りつぶし等を、極
めて高速に行うことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の概略構成を示す
ブロツク図、第２図〜第５図は各々同実施例にお
ける静止画モードＧ〜Ｇを説明するための表
示面とVRAM２の概念図、第６図は第１図に示
すコマンド処理回路１５の構成を示すブロツク
図、第７図は第６図に示す演算およびレジスタ回
路２７の構成を示すブロツク図、第８図イ，ロは
各々アーギユメントレジスタ３２およびフラグレ
ジスタ３３の内容を示す図、第９図は同実施例の
動作を示すフローチヤート、第１０図イ〜ハは
各々CPU４から供給されるカラーコードの状態
を示す図、第１１図イ〜ハは各表示モードにおけ
る表示面上の座標とカラーコードとの関係を示す
説明図、第１２図は同実施例における境界点検出
の概略を示す説明図、第１３図はデータシフタ５
４の動作を説明するための図、第１４図は同実施
例におけるコマンドPINTの処理過程を示すフロ
ーチヤートである。２ａ……静止画データエリア、１０……画像デ
ータ処理回路、２２……μプログラム（境界位置
検出手段）、３２……アーギユメントレジスタ
（サーチ範囲記憶手段）、５２……アドレスシフタ
（境界位置検出手段）、CLR……レジスタ（ドツ
ト色記憶手段）、SX，SY……レジスタ（サーチ
範囲記憶手段）。

Claims

【特許請求の範囲】１静止画上の各ドツトの色を各々指定するカラ
ーコードが格納される静止画データエリアと、こ
の静止画データエリア内の各カラーコードに基づ
いて表示面上に静止画を表示する画像データ処理
回路と、静止画データエリア内の所望の座標およ
びこの点からいずれの方向に移動すべきかを指定
するデータが書き込まれるサーチ範囲記憶手段
と、予め任意のカラーコードが記憶されるドツト
色記憶手段と、前記サーチ範囲記憶手段が記憶し
ている移動領域を順次前記静止画データエリアの
カラーコード格納位置に変換してカラーコード位
置データを作成し、このカラーコード位置データ
に基づいて前記静止画データエリア内のカラーコ
ードを読み出し、さらに、この読み出したカラー
コードと前記ドツト色記憶手段内に記憶されてい
るカラーコードとの一致・不一致を判定する判定
手段とを具備することを特徴とするデイスプレイ
コントローラ。２静止画面上の各ドツトの色を各々指定するカ
ラーコードが格納される静止画データエリアと、
この静止画データエリア内の各カラーコードに基
づいて表示面上に静止画を表示する画像データ処
理回路と、静止画データエリア内の所望の点の座
標およびこの点からいずれの方向に移動すべきか
を指定するデータが書き込まれるサーチ範囲記憶
手段と、予め任意のカラーコードが記憶されるド
ツト色記憶手段と、前記サーチ範囲記憶手段が記
憶している移動領域を順次前記静止画データエリ
アのカラーコード格納位置に変換してカラーコー
ド位置データを作成し、このカラーコード位置デ
ータに基づいて前記静止画データエリア内のカラ
ーコードを読み出し、さらに、この読み出したカ
ラーコードと前記ドツト色記憶手段内に記憶され
ているカラーコードとの一致・不一致を判定する
判定手段と、この判定結果から前記静止画データ
エリア内の配色変化の境界位置を検出する境界位
置検出手段とを具備することを特徴とするデイス
プレイコントローラ。