JPS60225893A

JPS60225893A - デイスプレイコントロ−ラ

Info

Publication number: JPS60225893A
Application number: JP59082736A
Authority: JP
Inventors: 和彦西; 良蔵山下; 石井　孝寿; 奥村　隆俊; 成光山岡
Original assignee: ASCII Corp; Nippon Gakki Co Ltd
Current assignee: ASCII Corp; Nippon Gakki Co Ltd
Priority date: 1984-04-24
Filing date: 1984-04-24
Publication date: 1985-11-11
Also published as: JPH051477B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［技術分野１この発明は表示面上に静止画と動画とを併せて描画する
ことができるディスプレイコントローラに関する。

［従来技術１近年のビデオゲームマシンやその他のグラフィック表示
装置においては、動画と静止画とを併せて表示すること
ができるディスプレイコントローラが用いられている。

そして、この種のディスプレイコントローラにおける動
画処理は、一般に８×８画素程度の動画パターンを表示
単位とし、この動画パターンを単独に、もしくは組合せ
て動かすようにしている。

ところで、従来のディスプレイコントローラにおいては
、その移動パターンの色が各々のパターン毎に単色であ
り、このため、表示画面がどうしても単調になってしま
うという欠点があった。

［発明の目的］この発明は上述した事情に鑑みてなされたもので、その
目的とするところは、複雑な配色の動画パターンを描画
することができ、これにより、表示画面上の表現能力を
著しく向上させることができるディスプレイコントロー
ラを提供するところにある。

［発明の特徴Ｊ動画パターンのいずれかを指定する情報と指定した動画
）５ターンの表示位置を決定する情報とが記憶される複
数の動画制御テーブルと、これらの動画制御テーブルに
対応して設けられるとともに、前記動画パターンを構成
するデータの水平ライン毎の色を指定するカラーコード
が記憶される複数の記憶ブロックと、前記動画制御テー
ブルおよび前記記憶ブロックの内容に基づいて動画パタ
ーンのカラー表示を制御する動画カラー制御手段とを具
備することを特徴としている。

［実施例〕以下、図面を参照してこの発明の実施例について説明す
る。

第１図（イ）はこの発明の一実施例の構成を示すブロッ
ク図であり、図において、１はこの実施例によるディス
プレイコントローラである。２はＣＰｔＪ、３はＣＰＵ
２で用いられるプログラムが記憶されたＲＯＭおよびデ
ータ記憶用のＲＡＭから成るメモリ、４はＶＲＡＭ　（
ビデオＲＡＭ）、５はＣＲＴ表示装置である。この場合
、ＶＲＡＭ４には第２図に示すように、静止画パターン
（ドツトパターン）が記憶される静止画パターンテーブ
ル４ａ１静止画パターンを表示すべき位置が記憶される
静止画位置テーブル４′ｂ１各静止画パターンのカラー
がカラーコード（４ビツト）によって記憶される静止画
カラーテーブル４ｃ、複数の動画パターンが記憶される
動画パターンテーブル４ｄ、動画パターンを表示すべき
座標等が記憶される動画制御テーブル群４ｅおよび動画
パターンのカラーコードが記憶される動画カラーテーブ
ル４ｆが各々設けられている。動画パターンテーブル４
ｄは、第３図に示すように、８バイト毎に１つの動画パ
ターンをｍｌ憶するようになっており、各動画パターン
には各々異なる名称（図ではＯ＋＋〜“２５５”で示す
８ピツトの名称）が設定されている。−例としてパター
ン名称１１ｎＩＩに記憶されいている動画パターンを同
図に拡大して示すが、図中データ″゛１″の部分がパタ
ーン部分、データ“°０″の部分が背景部分（透明部分
）である。また、動画制御テーブル群４ｅは第４図（イ
）に示すように、４バイト長の動画制御テーブル３２個
から成り、各動画制御テーブルにはアドレスの低い方か
ら順にＯ〜３１の番号が設定されている。

ここで、ＮＯ，にの動画制御テーブルの内容（他の番号
の動画表示テーブルと同様）を同図に拡大しで示す。図
に示す第０、第１バイトには、動画パターンを表示すべ
き位置のＹ、Ｘ座標（動画パターンの左上端位置が動画
の基準位置になる）が記憶される。したがって、この第
０１第１バイト内のデータを書換えると、動画が画面上
を移動する。そして、第２バイトには表示すべき動画パ
ターンの名称が記憶され、第３バイト目は未使用になっ
ている。次に、動画カラーテーブル４ｔは、第４図（ロ
）に示すように８バイト長の記憶ブロック３２個からな
っており、また、これらの記憶ブロックＢＣＯ〜ＢＣ３
１は各々動画表示テーブルＮｏ、Ｏ〜Ｎ０．３１に対応
して設けられている。ここで、同図に記憶ブロックＢＣ
ｋ　（ｋはＯ〜３１）の記憶内容を示す。図示のように
記憶ブロックＢＣｋの第１〜第７バイトの下位４ビツト
には、Ｎｏ、にの動画表示テーブルが指定する動画パタ
ーンの第０〜第７のバイトの色を指定するカラーコード
が各々記憶されている。すなわち、動画パターンの第０
バイトのデータ゛１″の部分が記憶ブロックＢＣｋの第
０バイト内のカラーコードによって色指定され、同様に
動画パターンの第１〜第７バイトのデータ゛１″の部分
が記憶ブロックＢＣｋの第１〜第７バイト内のカラーコ
ードによって各々色指定される。

次にディスプレイコントローラ１の各構成要素について
説明する。第１図（イ）において、タイミング信号発生
回路８は、内部に設けられた水晶振動子によって基本ク
ロックパルスを発生し、また、この基本クロックパルス
に基づいてドツトクロックパルスＤＣＰおよび同期信号
５ＹＮＣを発生ずる。そして、ドツトクロックパルスＤ
ＣＰを水平カウンタ９のクロック端子ＧＫへ、また、同
期信号５ＹＮＣをＣＲＴ表示装ａ５へ各々出力する。こ
こで、ドツトクロックパルスＤＣＰは、ＣＲＴ表示画面
に表示される各ドツトに対応するりＯツクパルスであり
、言い換えれば、画面の水平走査によって順次表示され
る各ドツトの表示タイミングに同期して出力されるクロ
ックパルスである。また、このタイミング信号発生回路
８は、画像データの処理に必要な各種のタイミング信号
を発生し、画像データ処理回路１ｏへ出力する。

水平カウンタ９は３４１進のアップカウンタであり、画
面表示の開始時点において初期リセットされ、また、ド
ツトクロツタパルス［）ＣＰを３４１パルスカウントす
る毎に信号ＨＰを垂直カウンター１のクロック端子ＧＫ
へ出力する。この水平カウンタ９のカウント出力は、ｃ
Ｒ■表示装置５の電子ビームが画面の左から何番目のド
ツトを走マ査しているかを示している。すなわち、例えばカウント
出力が「０」の時は電子ビームの走査が画面の最左端に
あり、またＮ０ＯＦの時は電子ビームが画面外から１０
１番目のドツト位置を走査している。なお、この実施例
においては画面の横１ラインに２５６ドツト表示するよ
うになっている。したがって、水平カウンタ９のカウン
ト出力がｒ２５６Ｊ〜ｒ３４０Ｊの間は非表示期間とな
る。

垂直カウンタ１１は２６２進のアップカウンタであり、
画面表示の開始時点において初期リセットされる。

この垂直カウンタ１１のカウント出力は、ＣＲＴ表示装
Ｍ５の電子ビームが画面の上から何番目のラインを走査
しているかを示している。また、この実施例における垂
直方向の画面のドツト数は１９２に設定されており、し
たがって垂直カウンタ１１のカウント出力がｒ１９２Ｊ
〜ｒ２６１Ｊの間は非表示期間となる。

画像データ処理回路１０は、ＣＰＵ２がらインターフェ
イス回路１２を介して供給される画像データを順次ＶＲ
ＡＭ４内の各テーブル内に書込む。

そして、ＶＲＡＭ４の書込みが終了した後に、ＣＰＵ２
から表示指令が出力されると、画像データ処理回路１０
は静止画パターンテーブル４ａ、静止画位置デープル４
ｂおよび静止画カラーテーブル４Ｃ内の各データを読出
し、読出したデータに基づいてＣＲＴ画面の各ドツト位
置にいかなる色の静止画ドツト表示を行なえばよいかを
検知し、水平カウンタ９および垂直カウンタ１１の各カ
ウント出力が示す電子ビームの走査位置に合わせて端子
ＴＧから順次カラーコード（４ビツト）を出力して、カ
ラーパレット１３へ供給する。また、画像データ処理回
路１０は、上述した静止画表示動作と平行して、動画パ
ターンテーブル４ｄおよび動画制御テーブル群４ｅ内の
データに基づいて、動画表示に必要なデータを演算、抽
出し、動画処理回路１５に供給する。

ここで、静止画データ処理回路１０の構成について詳細
に説明する。

第１図（ロ）は画像データ処理回路１０の構成を示すブ
ロック図である。図において、バスＣＷ（８ピツト）は
ＣＰＵ２からのデータ書込用のバス、バスＣＲ（８ピツ
ト）はＣＰＵ２のデータ読込用のバス、バスＡＨ（１０
ビツト）およびＡＬ（８ピツト）はＶＲＡＭ４のアドレ
ス指定用バスで、バスＡＨが上位１０ビツト、バスＡＬ
が下位８ピツトを指定する。バスＶＷはＶＲＡＭ４への
データ書込用のバス、バスＶＲ１，，はＶＲＡＭ４がら
のデータ読出用のバス、バスＣＪｒはカラーコードの乗
せられるバスであり、第１図に示すカラーパレット１３
に接続されている。

次にレジスタ群Ｂ１は、各テーブル類の先頭アドレスを
格納するレジスタＢｌａ〜Ｂ１ｅからなる。そして、こ
れらのレジスタＢ１ａ〜Ｂｌｅには、静止画位置テーブ
ル４ｂ、静止画カラーテーブル４ｃ、静止画パターンテ
ーブル４ａ、動画制御テ、−プル４ｅおよび動画パター
ンテーブル４ｄの各先頭アドレスが格納され、バスＣＷ
を介してＣＰＵ２から書き替えられるようになっている
。

色情報レジスタＢ２はＶ、ＲＡＭ内の静止画カラーテー
ブルから読出された２種類の静止画用カラー」−ドを記
憶し、パターンジッタＢ３から出力される“’　１　”
　／“０″信号によってそのいずれか一方が選択出力さ
れ、カラーバスＣＪｒに乗せられる。前記パターンシッ
クＢ３は、バスＶ　ＲＬを介してＶＲＡＭ４から読み出
された静止画像データを並直列変換するシフトレジスタ
であり、その出力゛１″／“０″を色情報しレジスタＢ
２へ供給して静止画表示色を決定する。

次に、動画番号カウンタＢ４は、各動画制御テーブルの
番号（動画番号）Ｋと、このテーブル内のＹ座標の格納
アドレス（本実施例で第Ｏバイト目；第４図参照）とを
記憶する７ビツトのカウンタで上位５ビツトが動画番号
Ｋを表わし、下位２、ビットがＸ、Ｙパターン名称、色
情報のいずれかであるかを表わしており、動画制御テー
ブル群４ｅをサーチして次の水平走査線で表示すべき動
画を検出するときに、動画番号Ｋが順次インクリメェ　
ントされるようになっている。このとき下位２ビツトは
常に“Ｏ′″で動画制御テーブルのＹ座標のみを示して
いる。このサーチは、表示期間中に、各動画制御テーブ
ルのＹ座標を調査し、これと垂直カウンタ１１のカウン
ト値ＮＶとを比較して行い、表示Ｊ゛べき動画が検出さ
れたときには、そのときの動画番号カウンタＢ４の内容
を動画番号ＦＩＦＯ，Ｂ５に登録する。この場合、動画
番号ｋ（０〜３１）の若い順に登録していき、８つまで
登録するとそれ以降は受けつけない。こうして、水平表
示期間中に、次の水平走査線で表示すべき動画番号ｋが
動画番号ＦＩＦＯ，Ｂ５に８つまで登録された後、水平
非表示期間中にこれらが順次読み出され各動画制御テー
ブルから動画のＹ座標、Ｘ座標、動画パターンの名称、
カラーコード、ＣＧ、ＩＣビットなどを読み出す際のア
ドレスとなる。そして、各動画制御テーブルから読み出
されたデータが、バスＶＲＬを介して動画処理回路１５
へ転送される。

なお、動画ＦＩＦＯ，Ｂ５に入れなかった９番目の動画
番号は、レジスタＢ６へ登録される。

次にＡＬＵ　（演算ユニット＞８７は、上述した垂直カ
ウンタ１１のカウント値ＮＶとＹ座標との比較、動画の
画像データのアドレス計算等を行い、その演算結果がス
テータスＢ８を介してデコーダＢ９へ供給される。デコ
ーダＢ９は、モードレジスタ８１０の規制のもとに、マ
イクロプログラムＲＯＭ（以下、μプログラムＲＯＭと
いう＞Ｂ１１から供給される命令を解読し、各バスに載
せるデータのシーケンス制御を行なうものである。この
μプログラムＲＯＭＢ１１には、水平カウンタ９、垂直
カウンタ１１が接ビされ、命令の読み出しアドレスを指
定している。

次に動画処理回路１５は、供給されたデータに基づいて
、動画の表示を制御する回路であり、動画の表示タイミ
ングを検出するとともに、このタイミ゛ングに基づいて
該当する動画のカラーコードをカラーパレット１３に供
給し、さらに、動画処理回路１５は、表示すべき動画デ
ータがないことを検出すると、静止画表示信号８２（“
１″信号）を画像データ処理回路１０へ供給する。画像
データ処理回路１５は、静止画表示指令信号Ｓ２が供給
された時のみ静止画のカラーコードを出力するようにな
っており、この結果、表示面上のあるドツト位置に、静
止画と動画が競合する場合は、動画が優先表示される。

なお、動画処理回路１５の詳細については後述する。

次にカラーパレット１３は一種のコード変換回路であり
、４ビツトのカラーコードを、レッドカラーデータＲＤ
、グリーンカラーデータＧＤ、ブル−カラーデータＢＤ
（これらのカラーデータは各々３ビツト）に変換してＤ
ＡＣ（ディジタル／アナログ変換器）１４へ出力する。

ＤＡＣ１４はカラーデータＲＤ、ＧＯ，ＢＤを各々アナ
ログ信号に変換してＲＧＢ信号を作成し、このＲＧＢ信
号をＣＲＴ表示装置５へ出力する。ここで、第５図にカ
ラーコード、カラーデータ、表示色の各々の対応関係の
一例を示す。

次に、動画処理回路１５のより具体的な構成について説
明する。

第６図は動画処理回路１５の構成を示すブロック図であ
る。図において、２０〜２７は各々動画プロセッサであ
り、共に同様に構成されるとともに画像データ処理回路
１０を介してＶＲＡＭ４内の動画データが供給されるよ
うになっている。この動画プロセッサ２０（あるいは２
１〜２７）の構成を第７図に示す。図において３０は、
第４図（イ）に示すＮＯ，ｋ（ｋは０〜３１）の動画制
御テーブルの第１バイト目のデータ、すなわち、Ｘ座標
データが転送されるＸカウンタであり画面の水平走査に
よって順次表示される各ドツトの表示タイミングに同期
したクロックパルスＧＫに基づき、転送されたＸ座標デ
ータをダウンカウントする。３１はＸカウンタのカウン
ト出力が「０」になった時に゛１″信号を出力するＯ検
出回路である。３２は動画パターンテーブル４ｄ内の動
画パターンのうち、後述する処理により指定されるアド
レス内のデータ（１バイト）が転送されるパターンシッ
クであり、アンドゲート３３を介して供給されるクロッ
ク信号ＧＫに基づいて、転送されたパターンデータを最
上位ピットから順次シック　トして出力する。このパタ
ーンシフタ３２の出力信号はパターン信号５ＰＰＴとし
て出力される。

３５は記憶ブロックＢＣｋ　（第４図（ロ））内のカラ
ーコードのいずれか１個が供給されるカラーコードレジ
スタであり、第Ｏ〜第３ビットにカラーコードＧｏ−０
３が供給される。このカラーコードレジスタ３５内のカ
ラーコードＣＯ〜Ｃ３は各々３ステートバツフア３６〜
３９を介して、カラーパレット１３に供給される。この
場合、バッフ７３６〜３９にはパターン信号ｓ　ｐ　ｐ
−ｒが開閉信号として優先回路４０を介して供給されて
おり、信号５ＥＰＰが”１’Ｍ、：なる。Ｊ状態、１１
０　ｊｌ　ニなると閉状態になる。優先回路４ｏは動画
プロセッサ２０〜２７に対し、動画プロセッサ２ｏ、２
１、・・・・・・２７なる順で優先順位を設定する回路
であり、優先度の高い動画プロセッサが信号５ＰＰＴを
出力している時は優先度の低い動画プロセッサの信号５
ＰＰＴをインヒビツトする回路である。

次に、この実施例の動作を説明する。

第８図はこの実施例における表示画面と、この画面を操
作する電子ビームのラインとの関係を示す図であり、図
示のように水平方向に［＞Ｓ＃Ｏ〜ＤＳ＃３１の表示区
画に仕切られている。そして、１つの表示区画には水平
方向に８ドツトが描画されるようになっており、また、
この８ドツトを描画する間に、第１図に示す画像データ
処理回路１０はＶＲＡＭ４を５回アクセスするようにな
っている。そして、この５回のアクセスのうち４回は静
止画表示および他の表示処理に用いられ、５回のうち１
回が動画表示のためのアクセスとなっている。この場合
、静止画表示のための画像データは、１つ手前の表示区
画において準備される。

次に、動画処理のためのアクセス動作について説明する
。今、電子ビームが第８図に示すラインｊｏの表示区間
ＤＳ＃Ｏを走査しているとすると、画像データ処理回路
１０は１段下のライン４１上−に、Ｎ０００の動画制御
テーブル（第４図（イ）参照）が指定する動画パターン
が存在するか否かを調べる。ずなわち、Ｎｏ、０の動画
表示テーブルの第０バイト目をアクセスしてＹ座標デー
タを読み込み、このＹ座標データに対し次式に示す演算
を行う。

（Ｖ　（Ｄ＞　＋１　）　−Ｙ　（Ｄ）　＝Ｓ・・・（
１）ただし、Ｙ（Ｄ）：Ｙ座標データＶ（Ｄ）二垂直カウンタ１１のカウント出力（１なわち、操作ライン番号であり最上段が０）この（１）式における値ＳがｒＯＪの場合は、第９図に
示すように次の操作ラインにおいて、動画パターンの第
０バイト目が表示される場合であり、また、値Ｓが［７
］の場合は同図に示すように動画パターンの第７バイト
目が表示される場合である。したがって、値Ｓが０以上
８未満であれば、動画パターンが存在すると判定するこ
とができる。

次に、画像データ処理回路１ｏは、上述の場合と同様に
して、表示区間ＤＳ＃１を走査している時に、１段下の
ライン上にｆｊｏ、１の動画制御テーブルが指定する動
画パターンが存在するが否かを判定し、以後同様にして
、表示区間ＤＳ＃２〜ＤＳ＃３１を走査する間に、各々
Ｎｏ、２〜Ｎｏ。

３１の動画制御テーブルが指定す°る動画パターンの存
在を調べる。このようにして、ラインＪ０の表示区間Ｄ
Ｓ＃Ｏ〜ＤＳ＃３１を走査する間に、画像データ処理回
路１０は、ＮＯ６０〜Ｎ０１３１の動画制御テーブルの
第１バイト内を順次アクセスし、１段下のライン上の動
画パターンの有無を調べる。ただし、この場合において
、存在する動画パターンが８個検出されると、それ以後
においては存在の有無の判定を行わず、たとえ存在する
動画パターンがあったとしても無視するようにしている
。したがって、１ラインの走査が終了した時点において
は、最大８個の動画パターンの存在が検出される。そし
て、画像データ処理回路１０は存在が検出された動画パ
ターンに対し、水平非表示期間において以下に述べる処
理を行う。今、仮りにＮＯ３０〜Ｎ０２７の動画制御テ
ーブルが指定する動画パターンの存在が、各々１段下の
ラインにおいて検出されたとするとくこの場合はＮ０９
８以後の動画制御テーブルが指定する動画パ１　ターン
の存在は無視される）、画像データ処理回路１０は、ま
ずＮ０１０の動画制御テーブルの第１バイト目のＸ座標
データを動画プロセッサ２０のＸカウンタに転送する。

次に、画像データ処理回路１０はＮ０００の動画制御テ
ーブルの第２バイト目をアクセスして、パターン名称を
読み込み、このパターン名称と、前述したＳの値とから
、次の走査に必要なデータが、指定された動画パターン
（第３図参照）の第何バイト目なのかを算出し、算出結
果に対応する１バイトデータを、動画プロセッサ２０の
パターンシフタ３２に転送する。また、画像データ処理
回路１０は、上述した処理を行った動画制御テーブルに
対応する記憶ブロックＢＣＯ−ＢＣ３１（第５図参照）
内のカラーコードのうち、前述したＳの値に対応するバ
イトのカラーコードを読み込んで、動画プロセッサ内の
カラーフードレジスタ３５に転送する。例えばＮｏ。

Ｏの動画制御テーブルについて、前述した動画パタ７ン
の読み出し処理を行い、この際のＳの値が１であったと
すれば、記憶ブロックＢＧＯの第１ｂｙｔｅ内のカラー
コードを転送する。

以後、画像データ処理回路１０および動画処理回路１５
は、上述と同様の処理をＮｏ、１〜Ｎｏ。

７の動画制御テーブルについて行う。

次に、水平非表示期間が終了して、１段下のラインＪ１
を走査する動作について説明する。

今説明のために、動画プロセッサ２０に注目し、また、
この動画プロセッサ２０内のＸカウンタ３０に転送され
ているデータが「５」であったとする。まず、ラインＪ
１を走査する電子ビームが、表示区間ＤＳ＃Ｏに入ると
、表示面上のドツトが左から１つずつ表示されるタイミ
ングに同期して、Ｘカウンタ３０がクロック信号ＧＫを
ダウンカウントしてゆく。この結果、５カウント目にお
いてＸカウンタ３０のカウント出力が「Ｏ」になり、０
検出回路３１が゛１″重母音出力し、アンドゲート３３
が開となってクロック信号ＧＫがパターンシフタ３２へ
供給される。これにより、パターンシフタ３２は、クロ
ック信号ＧＫに同期してその最上位ヒツトから順位デー
タをシフトして出力する。したがって、パターン信号５
ＰＰＴは表示面上の左から６ドツト目（Ｘ座標の５に対
応）の表示タイミングに同期して出力される。このよう
に、パターン信号５ＰＰＴの出力開始タイミングはＸカ
ウンタ３０に転送されているＸ座標データに一致する。

なお、パターン信号５ＰＰＴは動画パターンデータをパ
ラレル−シリアル変換した信号となる。

そして、信号５ＰＰＴが出力されるど、この信号の１″
、“０″に対応してバッファ３６〜３９が開閉し、この
結果、信号５ＰＰＴが１″になった時のみカラーコード
レジスタ３５内のカラーコードがカラーパレット１３へ
供給される。

以後は、上述した動作を順次くり返し行ってゆく。この
結果、表示画面には選択された動画制御テーブルの第０
．第１バイト内のＹ、Ｘ座標に対応する位置に、その動
画制御テーブルによって指定された動画パターンが表示
され、しかも、この動画パターンの第０〜第７バイトに
は各々別個の色を指定することが可能となる。例えば、
Ｎｏ。

ｋの動画制御テーブルによって指定された動画パターン
が表示されている場合は、この動画パターンの第０〜第
７ラインの色は、各々記憶プロツクＢＣｋの第Ｏ〜第７
バイト内のカラーフードによって決定される。

〔発明の効果〕

以上説明したように、この発明によれば、動画パターン
のいずれかを指定する情報と指定した動画パターンの表
示位置を決定する情報とが記憶される複数の動画制御テ
ーブルと、これらの動画制御テーブルに対応して設けら
れるとともに、前記動画パターンを構成するデータの水
平ライン毎の色を指定するカラーコードが記憶される複
数の記憶ブロックと、前記動画制御テーブルおよび前記
記憶ブロックの内容に基づいて動画パターンのカラー表
示を制御する動画カラー制御手段とを具備したので、動
画パターンの表示色をその水平ライン毎に指定すること
ができ、これにより、複数な配色の動画パターンを描画
することができる。したがって、表示面上の表現能力を
著しく向上させ１　ることができる。

【図面の簡単な説明】

第１図（イ）、（ロ）はこの発明の一実施例の構成を示
すブロック図、第２図は第１図（イ）に示すＶＲＡＭ４
の内容を示すメモリマツプ、第３図、第４図（イ）、（
ロ）は各々第２図に示す動画パターンテーブル４ｄ、動
画表示テーブル群４ｅ、動画カラーテーブル４ｆの記憶
内容のを示す概念図、第５図はカラーコード、カラーデ
ータ、表示色の各々の対応関係の一例を示す図、第６図
は動画処理回路１５の構成を示すブロック図、第７図は
動画プロセッサの構成を示すブロック図、第８１ｉｉＧ
′は同実施例における表示面と走査線との関係を示す図
、第９図は同実施例における動画パターンの描画動作を
示す説明図である。４ｅ・・・・・・動画制御テーブル群、ＢＧＯ−ＢＣ３
１・・・・・・記憶ブロック、１０・・・・・・画像デ
ータ処理回路、１５・・・・・・動画処理回路（以上１
０．１５は動画カラ−ｌ１ＩＩ１手段）。出願人　株式会社　アスキー第２図第４図（イλ 第５図

Claims

【特許請求の範囲】

予め記憶された複数の動画パターンに基づいて表示面上
の動画表示を制御するディスプレイコントローラにおい
て、前記動画パターンのいずれかを指定する情報と指定
した動画パターンの表示位置を決定する情報とが記憶さ
れる複数の動画制御テーブルと、これらの動画制御テー
ブルに対応して設けられるとともに、前記動画パターン
を構成するデータの水平ライン毎の色を指定するカラー
コードが記憶される複数の記憶ブロックと、前記動画制
御テーブルおよび前記記憶ブロックの内容に基づいて動
画パターンのカラー表示を制御する動画カラー制御手段
とを具備することを特徴とするディスプレイコントロー
ラ。