JPH0528395B2 - - Google Patents

Description

【発明の詳細な説明】

〔産業上の利用分野〕 この発明は電子計算機の端末機あるいはテレビ
ゲーム等に用いられるデイスプレイコントローラ
に関する。 〔従来技術〕 近年、CPU（中央処理装置）の制御の下に、
CRT（ブラウン管）表示装置の画面に動画および
静止画の表示を行うドツト表示によるデイスプレ
イコントローラが種々開発されている。第１図は
この種のデイスプレイコントローラａを用いたカ
ラーデイスプレイ装置の構成を示すブロツク図で
あり、この図においてｂはCPU、ｃはCPU・ｂ
において用いられるプログラムが記憶された
ROM（リードオンメモリ）およびデータ記録用
のRAM（ランダムアクセスメモリ）からなるメ
モリ、ｄはVRAM（ビデオRAM）、ｅはCRT表
示装置である。このカラーデイスプレイ装置にお
いて、CPU・ｂは、まずCRT表示装置ｅの表示
画面に表示させるべき静止画データおよび動画デ
ータをデイスプレイコントローラａへ順次出力す
る。デイスプレイコントローラａは供給されたデ
ータを順次VRAM・ｄへ書き込む。次に、
CPU・ｂが表示指令をデイスプレイコントロー
ラａへ出力すると、デイスプレイコントローラａ
がこの指令を受け、VRAM・ｄ内の静止画デー
タおよび動画データを読出し、CRT表示装置ｅ
の表示画面に表示させる。 ところで、従来のこの種のデイスプレイ装置に
おいては、例えば第２図に示す表示画面の領域Ｒ
１に表示されている静止画を領域Ｒ２へ移動する
場合、ただ単に領域Ｒ１を各ドツトに対応するカ
ラーコード（静止画データ）をVRAM・ｄから
読出し、この読出したカラーコードを領域Ｒ２に
対応するVRAM・ｄの記憶エリアへ転送するだ
けであつた。 〔発明の目的〕 しかし、上記構成にあつては、なんらかの原因
により、領域Ｒ２が不適切な位置に設定された場
合に転送を実行すると、元々領域Ｒ１に存在して
いた画像データが破壊されるという問題があつ
た。例えば、領域Ｒ２の一部が画像メモリからは
み出す場合には、はみだした部分の画像データが
破壊される。 この発明は上述した事情に鑑みてなされたもの
であり、データ転送の際にデータが破壊されるこ
とを未然に防止し得るデイスプレイコントローラ
を提供することを目的としている。 〔発明の構成〕 この発明は、メモリに記憶された画像情報を読
出し、表示画面にドツト表示を行い、また、前記
メモリ内の第１の記憶領域に記憶された画像情報
を前記メモリ内の第２の記憶領域へ転送すること
により、前記表示画面に表示されている画像の移
動を行うデイスプレイコントローラにおいて、前
記第１の記憶領域に記憶された画像情報を、ドツ
ト毎に書込みアドレスを指定しつつ、前記第２の
記憶領域に転送する転送手段と、前記書込みアド
レスが前記メモリのアドレス範囲外に指定された
場合、その書込みアドレスに係るドツトについて
前記転送手段の動作を停止させる転送阻止手段と
を具備してなることを特徴としている。 ［実施例］ 第３図はこの発明の一実施例によるデイスプレ
イ コントローラ（以下VDPと略称する）１を
適用したカラーデイスプレイ装置の概略構成を示
すブロツク図であり、この図において２はCPU、
３はメモリ、４はVRAM、５はCRT表示装置で
ある。VDP１において、画像データ処理回路１
０は、CRT表示装置５の画面の走査スピードに
対応して、VRAM４内の静止画データおよび動
画データをインターフエイス１１を介して読み出
すとともに、CRT表示装置５へ画面の走査に必
要な同期信号SYNCを出力する。この場合、静止
画データおよび動画データは各々表示面上のドツ
トの色を指定するカラーコード（２、４あるいは
８ビツト）から成つており、画像データ処理回路
１０は、読み出したカラーコードをカラーパレツ
ト１２へ出力する。カラーパレツト１２は供給さ
れたカラーコードをRGB（レツド、グリーン、ブ
ルー）信号に変換してCRT表示装置５へ供給す
る。また、画像データ処理回路１０はCPU２か
らインターフエイス１３を介して供給される画像
データを、画面の非表示期間（垂直帰線期間等）
においてVRAM４へ書き込み、さらに、VRAM
４をアクセスしている時（書き込みおよび読み出
し時）は、信号Ｓ１，をコマンド処理回路１５へ
供給し、アクセス中であることを知らせる。 コマンド処理回路１５は、CPU２から、イン
ターフエイス１３を介して供給される各種のコマ
ンドに対応する処理を行う回路であり、その詳細
を第８図および第９図に示す。 次に、この実施例における静止画表示について
説明する。この実施例においては、静止画表示の
モードが複数設定されており、大別すると８×８
または８×６画素のパターンを適宜選択して表示
面上に表示するパターンモードと、画面を構成す
る全ドツトを個々に色指定するドツトマツプモー
ドとに分かれる。この場合、パターンモードは従
来のデイスプレイ コントローラの処理と略同様
であるのでその説明を省略し、ドツトマツプモー
ドについてのみ説明を行う。 この実施例におけるドツトマツプモードには、
Ｇ、Ｇ、Ｇ、Ｇの４種のモードがあり、
各モードにおけるVRAM４内の静止画データと
表示位置との対応関係は次の通りである。 Ｇモード このＧモードは第４図イに示すように、256
×192ドツトの画面構成になつており、この画面
を構成する全ドツトのカラーコードが同図ロに示
すVRAM４の静止画データエリア４ａ内に格納
されている。またＧモードにおけるカラーコー
ドは、４ビツトで構成されており、このカラーコ
ードが同図ハに示す順序で静止画データエリア４
ａ内に格納されている。すなわち、VRAM４の
０番地には表示画面の（ｘ座標、ｙ座標）が
（０，０）のドツトのカラーコードおよび（ｘ，
ｙ）が（１，０）のドツトのカラーコードが各々
記憶され、１番地には、（２，０）のカラーコー
ドおよび（３，０）のカラーコードが各々記憶さ
れている。以下同様である。また、このＧモー
ドではカラーコードが４ビツトであるから、１ド
ツトにつき16色まで指定することができる。ま
た、静止画データエリア４ａの容量は図示のよう
に24576バイト必要になる。VRAM４内のエリア
４ｃは動画表示に必要な各種データが記憶される
エリアであり、エリア４ｂは予備エリアである。
この場合、予備エリア４ｂは静止画データエリア
４ａの続き番地に割り当てられており、必要に応
じて静止画表示用のカラーコードを格納し得るよ
うになつている。 Ｇモード このＧモードは第５図イに示すように、512
×192ドツトの画面構成になつており、全ドツト
のカラーコードがＧモードと同様に静止画デー
タエリア４ａに格納される。また、Ｇモードに
おけるカラーコードは、２ビツトで構成されてお
り、このカラーコードが同図ハに示す順序で静止
画データエリア４ａの１アドレスに４個づつ格納
されている。また、静止画データエリア４ａの容
量はＧモードと同様に24576バイト必要になる。
これは、Ｇモードではｘ軸方向のドツト数がＧ
モードの２倍となつているが、カラーコードの
ドツト数がＧモードの1/2となつているからで
ある。そして、カラーコードが２ビツトであるか
ら、１ドツトに対し４色まで指定することができ
る。なお、VRAM４内のエリア４ｂ，４ｃにつ
いては、Ｇモードと同様である。 Ｇモード このＧモードは第６図イに示すように、512
×192ドツトの画面構成になつており、カラーコ
ードはＧモードと同様に４ビツトで構成されて
いる。この結果、静止画データエリア４ａの容量
はＧモードの２倍の49152バイトとなつており
（同図ロ）、また、同静止画データエリア４ａ内の
カラーコードの並び順は同図ハに示すようになつ
ている。 Ｇモード このＧモードにおいては、カラーコードが８
ビツトで構成されており、この結果、表示面上の
１ドツトに対し、256色の色指定を行うことがで
きる。また、画面構成は第７図イに示すように
256×192ドツトとなつており、静止画データエリ
ア４ａの容量はＧモードと同様に49152バイト
となつている。そして、同静止画データエリア４
ａ内のカラーコードの並び順は、第７図ハに示す
ように１アドレスに１個づつ格納されている。 次に、コマンド処理回路１５の詳細を説明す
る。このコマンド処理回路１５はCPU２から供
給される各種コマンドを解読し、この解読結果に
対応するデータ処理を行う回路である。CPU２
から供給されるコマンドは、ハイスピードムーブ
コマンド群と、ロジカルムーブコマンド群とに大
別される。ハイスピードムーブコマンドは、カラ
ーコードの転送をドツト単位で行うよう指示する
コマンドであり、ロジカルムーブコマンドはカラ
ーコードの転送をドツト単位で行うよう指示する
コマンドである。また、各コマンドは各々８ビツ
ト構成であり、上位４ビツトがデータ処理命令、
下位４ビツトがロジカルオペレーシヨン（以下
LOPと略称する）命令となつている。この場合、
データ処理命令はデータ処理の種類を指示する命
令であり、また、LOP命令はカラーコード転送
の際に後述する透明処理および論理演算を行うよ
う指示する命令である。なお、ハイスピードムー
ブコマンドにはLOP命令が含まれない（下位４
ビツトが「０」となる）。 第８図はコマンド処理回路１５の構成を示すブ
ロツク図である。この図において１９はCPUバ
ス（以下CBUSと称す）であり、インターフエイ
ス１３（第３図）を介してCPU２に接続されて
いる。２０はCPU２から供給されるコマンドが
格納されるコマンドレジスタであり、このコマン
ドレジスタ２０の上位４ビツト（データ処理命
令）はコマンドデコーダ２１によつてデコードさ
れた後、マイクロプログラムROM（以下μプロ
グラムROMと称す）２２、ジヤンプコントロー
ラ２３およびハイスピードムーブ検出回路２４に
供給される。μプログラムROM２２には、各種
コマンドに対応するマイクロプログラムが複数記
憶されており、コマンドデコーダ２１の出力信号
によつて選択されたマイクロプログラムが、プロ
グラムカウンタ２５のカウント出力OT２のカウ
ントアツプに対応して順次読み出されてμインス
トラクシヨンデコーダ（以下μIDと略称する）２
６に供給される。μID２６はμプログラムROM
２２から読み出された命令に基づいて３ステツプ
の命令を作成し、これらの各命令をプログラムカ
ウンタ２５のカウント出力OT１のカウントアツ
プに応じて順次デコードし、出力する。出力され
た信号は制御信号群CONTとして演算およびレ
ジスタ回路（以下ARCと略称する）２７へ供給
される。また、μID２６はμプログラムROM２
２から読み出された命令に基づいて制御信号
VAS，JMP１，JMP２を作成し、出力する。 プログラムカウンタ２５は、そのカウント出力
OT１が３進、OT２が18進となつており、また、
カウント出力OT２はカウント出力OT１が一巡
する毎に１インクリメントされる。また、プログ
ラムカウンタ２５の端子CKはクロツク入力端子、
Ｒはリセツト端子、PSはプリセツト端子であり、
Ｃはカウント中断端子である。２８はVRAMア
クセスコントローラであり、以下に述べる処理を
行う。今、μプログラムROM２２から出力され
る命令が、VRAM４のアクセスを必要とする命
令であつた場合、μID２６は信号VASをVRAM
アクセスコントローラ２８へ供給する。VRAM
アクセスコントローラ２８は、信号VASが供給
された時に信号Ｓ１が出力されているかどうか、
（すなわち、画像データ処理回路１０がVRAM４
をアクセス中であるかどうか）を調べ、信号Ｓ１
が出力されていれば、信号Ｓ３をプログラムカウ
ンタ２５の端子Ｃに供給して、プログラムカウン
タ２５のカウント動作を中断させる。この結果、
μID２６は命令の解析処理に移ることができず、
アクセス待機状態となる。一方、信号Ｓ１が出力
されていなければ、VRAMアクセスコントロー
ラ２８は信号Ｓ３を出力せず、この結果、μID２
６は直ちに命令の解析処理に移ることができ、
VRAM４へのアクセスが実行される。このよう
に、VRAMアクセスコントローラ２８は、コマ
ンド処理回路１５と画像データ処理回路１０とが
共にVRAM４のアクセスを必要とした場合に、
画像データ処理回路１０のアクセスを優先させ、
コマンド処理回路１５の処理を一時中断させる回
路である。 次にジヤンプコントローラ２３は、マイクロプ
ログラム中の各種ジヤンプ命令に対するジヤンプ
先アドレスをコントロールするものであり、内部
にジヤンプ先選択用のフリツプフロツプFF１，
FF２を有している。この場合、フリツプフロツ
プFF１は、ARC２７内の演算結果判別回路４１
（第９図参照）から出力される信号〈−〉，〈０〉，
〈256〉，〈512〉（これらの検出信号の意味について
は後述する）のいずれかの信号と、信号JMP１
とによつてセツトされ、また、フリツプフロツプ
FF２は信号〈−〉，〈０〉のいずれかの信号と、
信号JMP２とによつてセツトされる（FF１，２
のリセツト信号系路は説明の煩雑を避けるために
図示省略する）。そして、ジヤンプコントローラ
２３は、フリツプフロツプFF１，２の状態、カ
ウント出力OT２の値およびコマンドデコーダ２
１の出力信号に基づいてジヤンプ先アドレスを作
成し、このジヤンプ先アドレスをプログラムカウ
ンタ２５のプリセツト端子PSへ出力する。プロ
グラムカウンタ２５は端子PSにジヤンプ先アド
レスが供給されると、このアドレスをカウント出
力OT２として出力し、この結果、実行中のマイ
クロプログラムの処理が、ジヤンプ先アドレスの
命令へ移る。 ハイスピードムーブ検出回路２４は、コマンド
デコーダ２１の出力信号に基づいて、現時点にお
いて処理するコマンドがハイスピードムーブコマ
ンド群に属するコマンドであるかどうかを検出
し、ハイスピードムーブコマンドであることが検
出されると、信号Ｓ２を画像データ処理回路１０
へ出力する。画像データ処理回路１０は、信号Ｓ
２が供給されている間は、動画表示処理を禁止状
態にする。すなわち、ハイスピードムーブコマン
ドにおいては、コマンド処理回路１５が画像デー
タ処理回路１０の動画処理に割り当てられている
タイムスロツトをも使用してVRAM４のアクセ
スを行うことができる。 次にLOPデコーダ３０は、コマンドレジスタ
２０の下位４ビツト内のデータ（LOP命令）を
デコードし、このデコード結果を信号LOPSとし
てARC２７へ供給する。 ３１はモードレジスタであり、前述したドツト
マツプモードＧ〜Ｇのいずれかを指定するデ
ータがCPU４によつて書き込まれる。このレジ
スタ３１の出力はデータMODとしてARC２７へ
供給される。３２はアーギユメントレジスタであ
る。このアーギユメントレジスタ３２は第１０図
に示すように８ビツトのレジスタであり、その第
２、第３ビツトに各々CPU２によつて１ビツト
のデータDIRXおよびDIRYが書き込まれる。こ
のレジスタ３２の出力は、データARDとして
ARC２７へ供給される。なお、データDIRXおよ
びDIRYの機能については後に説明する。３３は
各種のフラグがセツトされるフラグレジスタであ
り、各フラグのセツトおよびリセツトはフラグ制
御回路３４によつて行われ、また、このフラグレ
ジスタ３３の内容はCBU１９へ出力される。 次に、ARC２７について説明する。このARC
２７は、第９図に示すように10個のレジスタSX，
SY……LORと、アドレスシフタ４３と、加減算
回路４４と、データシフタ４５と、LOPユニツ
ト４０と、演算結果判別回路４１と、CBUS１９
と、IBUS（内部バス）４７と、VDBUS（VRAM
データバス）４８と、VABUS（VRAMアドレス
バス）４９とから構成されている。レジスタSX
……LORは各々、ロード端子と、出力バツフア
と出力バツフアのエネーブル、デイエーブルを制
御する出力制御端子とを有し、上記ロード端子お
よび出力制御端子へ各々制御信号群CONT（第８
図）の中の特定の制御信号が供給される。そし
て、例えばレジスタSX内のデータをレジスタ
SXAへ転送する場合は、まずレジスタSXの出力
制御端子へ出力バツフアをエネーブルとする制御
信号が供給され、同時に、レジスタSXAのロー
ド端子へデータロードを指示する制御信号が供給
される。これにより、レジスタSX内のデータが
IBUS４７を介してレジスタSXA内に転送され
る。演算結果判別回路４１は、加減算回路４４に
おける演算結果を判別する回路であり、演算結果
が負、「０」，「256」，「512」の場合に各々信号
〈−〉，〈０〉，〈256〉，〈512〉を出力する。なお、
構成要素４０および４３〜４５については後述す
る。 次に、上述したコマンド処理回路１５の動作を
説明する。このコマンド処理回路１５は12種類の
コマンドを処理し得るようになつているが、以下
にLMMM（Logical Move Memory to
Memory）コマンドおよびHMMM（High Speed
Move Memory to Memory）コマンドの処理過
程について説明する。これらのコマンドは共に第
１１図に示す表示画面の領域Ｓ（ソース）の画像
を領域Ｄ（デステイネイシヨン）へ移動させるコ
マンドである。ところで、前述した第４図〜第７
図において説明したように、表示画面の各ドツト
のカラーコードはVRAM４の０番地から順次記
憶されている。したがつて、領域Ｓの画像を領域
Ｄへ移動させるということは、領域Ｓに対応する
VRAM４のエリア内の各カラーコードを、領域
Ｄに対応するVRAM４のエリアへ転送すること
を意味する。この転送を行えば、第３図に示す画
像データ処理回路１０が領域Ｄの各ドツトのカラ
ー表示を転送後のカラーコードに基づいて行う。 また、LMMMコマンドとHMMMコマンドと
の相違は次の３点にある。（詳細は後述する。）第
１点：LMMMコマンドにおいては、カラーコー
ドの転送がドツト単位で行われる。これに対し、
HMMMコマンドにおいてはバイト単位で行われ
る。 第２点：LMMMコマンドにおいては、透明処理
および論理演算処理が可能である。これに対し、
HMMMコマンドにおいては、これらの処理が不
可能である。 第３点：LMMMコマンドにおいては、画像デー
タ処理回路１０（第３図における）表示処理がコ
マンド処理より優先する。これに対し、HMMM
コマンドにおいては、画像データ処理回路１０に
おける動画の表示処理を一時中止してコマンド処
理が行われる。 次に、LMMM，HMMMコマンドの処理過程
の概略は次の通りである。 □ LMMMコマンド 例えば第１１図の移動の場合、まずドツトＰ１
のカラーコードをVRAM４から読み出し、次い
でドツトＱ１のカラーコードをVRAM４から読
み出す。次に、ドツトＰ１，Ｑ１の各カラーコー
ドの透明処理および論理演算処理を行い、この処
理結果をドツトＱ１に対応するVRAM４の記憶
エリアに書き込む。以下、ドツトＰ２，Ｑ２、ド
ツトＰ３，Ｑ３……について同様の処理を繰返
す。 □ HMMMコマンド モードＧの場合を例にとり説明する。いま例
えば第１２図に示すように、ドツトＰ１，Ｐ２の
カラーコードがVRAM４のアドレス〈85〉に、
ドツトＰ３，Ｐ４のカラーコードがVRAM４の
アドレス〈86〉に、……、各々記憶されており、
また、ドツトＱ１，Ｑ２のカラーコードが
VRAM４のアドレス〈215〉に、ドツトＱ３，Ｑ
４のカラーコードがVRAM４のアドレス〈216〉
に、……、各々記憶されているとする。この場
合、HMMMコマンド処理においては、まず、ア
ドレス〈85〉内のカラーコードを読み出し、この
読み出したカラーコードをアドレス〈215〉内に
書き込み、次いで、アドレス〈86〉内のカラーコ
ードを読み出してアドレス〈216〉内に書き込み、
以下、この処理を繰返す。 次に、上記コマンド処理の際に必要な各種の処
理について説明する。 (1) 透明処理 領域Ｓのカラーコードが透明を示すカラーコー
ド（この実施例ではALL“０”）の場合に、この
カラーコード（ALL“０”）を領域Ｄへ移さず、
領域Ｄのカラーコードをそのまま残す方が都合が
より場合がある。この処理を透明処理といい、こ
の実施例では、CPU２が透明処理を行うか行わ
ないかを、LOP命令（コマンドの下位４ビツト）
によつて指定し得るようになつている。 (2) 論理演算処理 この処理は領域Ｓのドツトのカラーコードの各
ビツトと領域Ｄのドツトのカラーコードの各ビツ
トとの間の論理演算を行う処理である。この実施
例においてはAND，OR，EXOR（イクスクル−
シブオア）、NOTの各演算を行い得るようになつ
ており、また、CPU２が論理演算の種類および
論理演算を行うか否かをLOP命令によつて指定
し得るようになつている。 第１表に、この実施例におけるLOP命令の種
類を示す。この表において、SCはソースカラー
コード（領域Ｓのドツトのカラーコード）、DCは
デステイネイシヨンカラーコード、ＤはＤ領域を
示す。 しかして、前述した透明処理および上述した論
理演算処理を行うのがLOPユニツト４０（第９
図）である。すなわち、LOPユニツト４０は
LOPデコーダ３０（第８図）から出力される信
号LOPSに応じて第１表に示す各処理を行い、こ
の処理結果をIBUS４７へ出力する。

【表】 (3) アドレスシフト 例えば第１１図に示す移動を行う場合、CPU
２はドツトＰ１の座標（xa，ya）と、ドツトＱ
１の座標（xb，yb）と、ｘ方向およびｙ方向の
転送ドツト数Nx，Nyを各々コマンド処理回路１
５に指示する。したがつて、コマンド処理回路１
５はドツトの座標（ｘ，ｙ）を、ドツトのカラー
コードが格納されているVRAM４のアドレスに
変換しなければならない。この座標をアドレスに
変換する際に行われる処理がアドレスシフトであ
る。以下、各表示モード別にこのシフト処理を説
明する。 (イ) Ｇモード（第４図参照） 第４図イに示すドツトＰ（ｘ，ｙ）のカラーコ
ードが格納されているVRAM４のアドレスAD
は、同図ハに示すカラーコードの格納状態から明
らかなように、 AD＝（256y＋ｘ）／２ ……(1) なる式により求められる。ところで、２進数デー
タを256倍するには、同データを８ビツト上位方
向へシフトすればよく、また、２進数データを２
で割るには、同データを１ビツト下位方向へシフ
トすればよい。すなわち、上記(1)式のアドレス
ADを得るには、ｙ座標データを８ビツト上位方
向へシフトし、このシフトによつて得られたデー
タの下位８ビツトにｘ座標データを挿入し、そし
て、このデータの全ビツトを１ビツト下位方向へ
シフトすればよい。 (ロ) Ｇモード（第５図参照） 第５図イに示すドツトＰ（ｘ，ｙ）のカラーコ
ードが格納されているVRAM４のアドレスAD
は、 AD＝（512y＋ｘ）／４ ……(2) なる式により求められる。したがつて上記(2)式の
アドレスADを得るには、ｙ座標データを９ビツ
ト上位方向へシフトし、このシフトによつて得ら
れたデータの下位９ビツトにＸ座標データを挿入
し、そして、このデータの全ビツトを２ビツト下
位方向へシフトすればよい。 (ハ) Ｇモード（第６図参照） ドツトＰ（ｘ，ｙ）のカラーコードのアドレス
ADは、 AD＝（512y＋ｘ）／２ ……(3) なる式により求めらる。したがつて、ｙ座標デー
タを９ビツト上位方向へシフトし、このデータの
下位９ビツトにｘ座標データを挿入し、このデー
タの全ビツトを１ビツト下位方向へシフトするこ
とによりアドレスADが得られる。 (ニ) Ｇモート（第７図参照） ドツトＰ（ｘ，ｙ）のカラーコードのアドレス
ADは、 AD＝256y＋ｘ ……(4) なる式により求められ、したがつて、ｙ座標デー
タを８ビツト上位方向へシフトし、このデータの
下位８ビツトにｘ座標データを挿入することによ
りアドレスADが得られる。 しかして、上述したアドレスシフトを行うのが
第９図に示すアドレスシフト４３である。すなわ
ち、このアドレスシフタ４３はモードレジスタ３
１（第８図）から供給されるモードデータMOD
に基づいて表示モードを検知し、この検知結果に
応じて、供給される座標データのシフトを行う。 (4) データシフト この処理はLMMMコマンドの処理の場合にの
み行われ、HMMMコマンドの処理の場合は行わ
れない。以下、Ｇモード（第５図参照）の場合
を例にとり説明する。 例えば第１１図に示す移動の場合において、ド
ツトＰ１のカラーコードが、第１３図に示すよう
にVRAM４のアドレスADSの第２、３ビツトに
格納されており、また、ドツトＱ１のカラーコー
ドがVRAM４のアドレスADDの第４、５ビツト
に格納されていたとする。この場合、ドツトＰ１
のカラーコードをドツトＱ１のカラーコードの位
置へ移し、あるいは、ドツトＰ１のカラーコード
とドツトＱ１のカラーコードとの論理演算を行
い、この演算結果をドツトＱ１のカラーコードの
位置へ移すには、ドツトＰ１のカラーコードを２
ビツト左へシフトさせ、ドツトＱ１のカラーコー
ドとの位置合わせを行う必要がある。この位置合
わせを行うのがデータシフト処理であり、次の様
にして行う。 まず、ドツトＰ１，Ｑ１のカラーコードがアド
レス内のどの位置にあるかは、前述したアドレス
シフト処理における余りビツト（AMAと称す）
が示している。ここで、余りビツトAMAとは、
前記第(2)式において４で割つた時の余りであり、
具体的にはデータの全ビツトを２ビツト下位方向
へシフトした場合にはみ出す２ビツトである。す
なわち、ｘ座標データの下位２ビツトである。そ
して、この余りビツトAMAが第１３図に示すよ
うに「０」の場合は、カラーコードが第６，７ビ
ツトに格納されており、「１」の場合は第４，５
ビツトに、「２」の場合は第２、３ビツトに、
「３」の場合は第０，１ビツトに格納されている。
そこで、ドツトＰ１のカラーコードをドツトＱ１
のカラーコードの位置へ移す場合は、まずドツト
Ｐ１のカラーコードを、ドツトＰ１のカラーコー
ドアドレスの余りビツトAMAの２倍、すなわち
第１３図の場合、 ２×２＝４ビツト ……(5) 上位方向へシフト（シフトアツプ）することによ
り、第６，７ビツトへ移し、次いで、ドツトＱ１
のカラーコードアドレスの余りビツトAMAの２
倍、すなわち第１３図の場合、 １×２＝２ビツト ……(6) 下位方向へシフト（シフトダウン）する。なお、
Ｇ，Ｇモードの場合のデータシフト処理も、
余りビツトAMAが１ビツトとなるだけで、処理
過程は全く同じである。またＧモードは１アド
レスに１つのカラーコードしかなく、したがつて
データシフトの必要はない。 しかして、上述したデータシフト処理を行うの
が第９図におけるデータシフタ４５である。すな
わちこのデータシフタ４５はモードレジスタ３１
から出力されるモードデータMODおよび、ソー
ス側のドツトのｘ座標データの下位２ビツト（あ
るいは１ビツト）、デステイネイシヨン側のドツ
トのｘ座標データの下位２ビツト（あるいは１ビ
ツト）に基づいて、VRAM４から読み出された
カラーコードデータ（８ビツト）のシフトアツプ
およびシフトダウンを行う。 (5) カラーコード選択処理 この処理もLMMMコマンドの処理の場合にの
み行われる処理である。例えばＧモードにおい
て、第１３図に示すドツトＰ１のカラーコード
を、ドツトＱ１のカラーコードの位置へ転送する
場合、まず、アドレスADSの内容を読み出し、
上述したデータシフトを行う。次に、アドレス
ADDの内容を読み出し、この読み出したデータ
におけるドツトＱ１のカラーコード（２ビツト）
のみをドツトＰ１のカラーコードに変換してアド
レスADDへ書き込む。ここで、カラーコードの
変換を行うためには、第１３図の場合、第０〜第
３ビツトおよび第６、第７ビツトについてはアド
レスADDから読み出したデータを選択し、第４，
第５ビツトについてはドツトＰ１のカラーコード
を選択し、そして、この選択結果をアドレス
ADDへ書き込む処理が必要となる。この処理が
カラーコード選択処理であり、第９図に示す
LOPユニツト４０によつて行われる。すなわち、
LOPユニツト４０は前述した論理演算処理を行
つた後、モータデータMOD，ソース側のドツト
のｘ座標データの下位２ビツト（あるいは１ビツ
ト）およびデステイネイシヨン側のｘ座標データ
の下位２ビツト（あるいは１ビツト）に基づいて
上述した選択処理を行い、この処理結果をIBUS
４７へ出力する。 (6) アーギユメントデータARDに基づく処理 この実施例においては、カラーコードの転送を
４通りの方法によつて行うことができるようにな
つている。以下、これらの方法を、LMMMコマ
ンド処理の場合を例にとり説明する。 第１の方法は、第１４図イに示すように、まず
＋ｘ方向へ１ドツトずつ順次転送し、次に処理を
＋ｙ方向へ１行ずらし、再び＋ｘ方向へ１ドツト
ずつ転送し、この過程を繰返す方法、第２の方法
は、同図ロに示すように、まず＋ｘ方向へ１ドツ
トずつ転送し、次いで−ｙ方向へ１行ずらし、再
び＋ｘ方向へ１ドツトずつ転送する方法、第３の
方法は、同図ハに示すように、まず−ｘ方向へ転
送し、次いで＋ｙ方向へ１行ずらし、再び−ｘ方
向へ転送する方法、また、第４の方法は同図ニに
示すように、まず−ｘ方向へ転送し、次いで−ｙ
方向へ１行ずらし、再び−ｘ方向へ転送する方法
である。 アーギユメントデータARDは、これら４通り
の方法のいずれか１つを指定するデータであり、
CPU２がアーギユメントレジスタ３２（第１０
図参照）にデータDIRX，DIRYとして各々
“０”、“０”を書き込んだ場合は、第１４図イの
方法が指定され、“０”、“１”を書き込んだ場合
はロの方法が、“１”、“０”を書き込んだ場合は
ハの方法が、また、“１”、“１”を書き込んだ場
合はニの方法が各々指定される。 次に、上述した「(1)透明処理」、「(2)論理演算処
理」、「(5)カラーコード選択処理」を行うLOPユ
ニツト４０の詳細を第１８図を参照して説明す
る。第１８図はLOPユニツト４０の構成を示す
ブロツク図であり、この図においてSD０，SD１
……SD７はソースデータが供給される端子、DD
０，DD１…DD７はデステイネイシヨンデータ
が供給される端子である。ここで、ソースデータ
とは、VRAM４から読出されたデータであつて、
転送すべきドツトのカラーコードが含まれている
８ビツトのデータであり、また、デステイネイシ
ヨンデータとは、VRAM４から読出されたデー
タであつて、転送先のドツトのカラーコードが含
まれている８ビツトのデータである。そして、端
子SD０〜SD７は各々バツフアを介してIBUS４
７に接続され、また、端子DD０〜DD７は各々
バツフアを介してVDBUS４８に接続されてい
る。５２−０，５２−１，…，５２−７は各々同
一構成の理論演算回路であり、論理演算回路５２
−０に示すように、アンドゲート５３、オアゲー
ト５４、EXORゲート５５、インバータ５６お
よびセレクタ５７から構成される。アンドゲート
５３、オアゲート５４、EXORゲート５５は
各々、端子SD０のデータ（１ビツト）と、端子
DD０のデータ（１ビツト）との間のAND，OR，
EXOR演算を行う回路、またインバータ５６は
端子SD０のデータを反転する回路である。セレ
クタ５７は，LOPデコーダ３０（第８図）から
供給される信号LOPSに基づいて、その入力端へ
供給されるデータのいずれか１つを出力端から出
力する回路である。ここで、信号LOPSについて
説明する。この信号LOPSは６つの信号LOPS１
〜LOPS６から構成されている。信号LOPS１は
LOP命令（コマンドの下位４ビツト）が前述し
た第１表におけるIMP命令、TIMP命令の時
“１”信号となり、LOPS２はLOP命令がAND命
令，TAND命令の時“１”信号となり、信号
LOPS３はLOP命令がOR命令、TOR命令の時
“１”信号となり、信号LOPS４はLOP命令が
EOR命令、TEOR命令の時“１”信号となり、
信号LOPS５はLOP命令がNOT命令、TNOT命
令の時“１”信号となり、また、信号LOPS６は
LOP命令がTIMP，TAND，TOR，TEOR，
TNOTの命令の時、すなわち、透明処理が指示
された時“１”信号となる。しかして、セレクタ
５７は、信号LOPS１が“１”信号の時は第１入
力端のデータ（端子SD０のデータ）を出力し、
信号LOPS２が“１”信号の時は第２入力端のデ
ータ（アンドゲート５３の出力）を出力し、…、
信号LOPS５が“１”信号の時は、第５入力端の
データ（インバータ５６の出力）を出力する。そ
して、各論理演算回路５２−０〜５２−７のセレ
クタ５７から出力されたデータは各々セレクタ６
２の出力端子Ｉ０ａ〜Ｉ７ａへ供給される。 次にゲート回路５９は、ソースデータから、実
際に転送の必要があるカラーコードのみを抽出す
るために設けられたもので、入力端子Ｉ０，Ｉ１
…Ｉ７の各データをモードデータMODおよび前
述した余りビツトAMAに基づいて選択し、対応
する出力端子Ｑ１，Ｑ２…Ｑ７から出力する。す
なわち、このゲート回路５９は、Ｇモードの場
合は入力端子Ｉ０〜Ｉ７の各データを各々出力端
子Ｑ０〜Ｑ７から出力し、Ｇ，Ｇモードの場
合は余りビツトAMA（この場合、１ビツト）に
よつて決まるＩ０〜Ｉ７の上位４データまたは下
位４データを各々出力端子Ｑ０〜Ｑ３またはＱ４
〜Ｑ７から出力し、Ｇモードの場合は余りビツ
トAMA（この場合、２ビツト）によつて決まる
Ｉ０〜Ｉ７の内の２データを、対応する出力端子
Ｑ０〜Ｑ７から出力する。 オアゲート６０は、ゲート回路５９の各出力端
子Ｑ０〜Ｑ７に得られるデータおよび前述した信
号LOPS６をインバータ６１によつて反転した信
号のオアをとる回路である。すなわち、このオア
ゲート６０の出力信号TSは、ゲート回路５９に
よつて抽出されたカラーコードがALL“０”（透
明）であり、かつ、透明処理が指示されている場
合にのみ“０”信号となる。そして、このオアゲ
ート６０の出力信号TSはセレクタ６２へ供給さ
れる。 セレクタ６２は、入力端子１０ａ，１０ｂのい
ずれか一方のデータを出力端子Ｑ０から出力し、
入力端子Ｉ１ａ，Ｉ１ｂのいずれか一方のデータ
を出力端子Ｑ１から出力し、…、入力端子Ｉ７
ａ，Ｉ７ｂのいずれか一方のデータを出力端子Ｑ
７から出力する。この場合、いずれの端子のデー
タを選択するかは、信号TS，モードデータ
MOD、余りビツトAMAによつて決定される。
すなわち、まず信号TSが“０”信号の場合は、
モードデータMOD、余りビツトAMAの値にか
かわらず、入力端子Ｉ０ｂ，Ｉ１ｂ…Ｉ７ｂの各
データ（デステイネイシヨンデータ）を各々出力
端子Ｑ０，Ｑ１…Ｑ７から出力する。出力端子Ｑ
０〜Ｑ７から各々出力されたデータは端子OUT
０〜OUT７へ供給され、この端子OUT０〜
OUT７からバツフアを介してIBUS４７へ出力さ
れ、このIBUS４７を通してレジスタLORに一旦
格納され、そして、VRAM４のデステイネイシ
ヨンアドレスに書込まれる（詳細は後述する）。
次に、セレクタ６２は、信号TSが“１”信号の
場合、モードデータMODおよび余りビツト
AMAによつて決まる選択動作を行う。すなわ
ち、まずＧモードの場合は入力端子Ｉ０ａ，Ｉ
１ａ…Ｉ７ａの各データを出力端子Ｑ０，Ｑ１…
Ｑ７から出力する。Ｇ，Ｇモードの場合は、
余りデータAMA（この場合、１ビツト）が“１”
の時入力端子Ｉ０ａ〜Ｉ３ａ，Ｉ４ｂ〜Ｉ７ｂを
選択し、“０”の時は入力端子Ｉ０ｂ〜Ｉ３ｂ，
Ｉ４ａ〜Ｉ７ａを選択する。また、GVモードの
場合は、余りビツト（この場合、２ビツト）が
“０，０”の時Ｉ０ｂ〜Ｉ５ｂ，Ｉ６ａ，Ｉ７ａ
を選択し、“０，１”の時Ｉ０ｂ〜Ｉ３ｂ，Ｉ４
ａ，Ｉ５ａ，Ｉ６ｂ，Ｉ７ｂを選択し、“１，０”
の時Ｉ０ｂ，Ｉ１ｂ，Ｉ２aG，Ｉ３ａ，Ｉ４ｂ
〜Ｉ７ｂを選択し、“１，１”の時Ｉ０ａ，Ｉ１
ａ，Ｉ２ｂ〜Ｉ７ｂを選択する。しかして、上記
セレクタ６２の出力データは、前述したように、
端子OUT０〜OUT７およびバツフアを介して
IBUS４７へ出力される。 次に、LMMMコマンド、HMMMコマンドの
各処理過程の詳細を第１５図に示すフローチヤー
トを参照して説明する。 □ LMMMコマンド 第１１図の転送を例にとり、Ｇモードかつア
ーギユメントデータARD＝“０”＜“０”の場合を
基準にして説明する。 CPU２がこのコマンド処理を指示する場合、
まず第９図に示すレジスタSX，SYに各々ｘ座標
データxaおよびｙ座標データyaを書き込み、次
いで、レジスタDX，DYに各々ｘ座標データxb
およびｙ座標データybを書き込み、次いでレジ
スタMX，MYに各々転送ドツト数Nx，Nyを書
き込み、次いでアーギユメントレジスタ３２（第
８図）の書き込みを行い、次にコマンドレジスタ
２０にLMMMコマンドの書き込みを行う（第１
５図におけるステツプCP1）。なお、モードレジ
スタ３１の書き込みは全表示処理の最初の時点、
すなわちVRAM４書き込みの、前の時点で行わ
れる。コマンドレジスタ２０の書き込み信号Ｗは
同レジスタ２０のロード端子へ供給されると共
に、フラグ制御回路３４および、プログラムカウ
ンタ２５へ供給される。フラグ制御回路３４は書
き込み信号Ｗを受け、フラグレジスタ３３にCE
フラグをセツトする。ここで、CEフラグとは、
CPU２へコマンド処理中を知らせるためのフラ
グである。また、プログラムカウンタ２５へ書き
込み信号Ｗが供給されると、プログラムカウンタ
２５がリセツトされる。以後、プログラムカウン
タ２５がクロツクパルスφをカウントし、このカ
ウントに伴いカウント出力OT１，OT２が逐次
変化する。そして、カウント出力OT２の変化に
伴い、μプログラムROM２２からLMMMコマ
ンド処理のためのμプログラムが順次読み出さ
れ、μID２６へ供給される。μID２６は、供給さ
れたμプログラムを順次解読し、この解読結果に
基づいて各種の制御信号CONT，VAS，JMP
１，JMP２を順次出力する。この制御信号に基
づいて以下の各処理が行われる。すなわち、まず
第１５図のステツプSP1においては、レジスタ
DX，SX，NSの内容が各々レジスタDXA，
SXA，NXAへ転送される。次にステツプSP2に
おいては、まずμID２６から信号VASがVRAM
アクセスコントローラ２８へ供給される。
VRAMアクセスコントローラ２８は、この信号
VASを受け、画像データ処理回路１０から信号
Ｓ１が供給されている場合（同回路１０が
VRAM４をアクセス中の場合）はプログラムカ
ウンタ２５のカウントを停止させる。この結果、
μID２６のプログラム解読が停止し、したがつて
コマンド処理が停止する。次いで、信号Ｓ１がオ
フとなり、VRAM４のアクセスが可能になると、
プログラムカウンタ２５が再びカウントを開始
し、これによりコマンド処理が再開され、ステツ
プSP2における次の処理が行われる。すなわち、
レジスタSXAおよび、SYの内容（ｘ座標データ
xaおよびｙ座標データya）がアドレスシフタ４
３を介してVABUS４９へ出力される。なお、ア
ドレスシフタにおいて座標データ（xa，ya）の
シフト処理が行われ、これによりドツトＰ１の座
標データ（xa，ya）がドツトＰ１のカラーコー
ドのアドレスに変換されるのは前述した通りであ
る。そして、ドツトＰ１のカラーコードのアドレ
スがVABUS４９へ出力されると、このアドレス
がインターフエイス１１（第３図）を介して
VRAM４へ供給される。これにより、ドツトＰ
１のカラーコードがVRAM４から読み出され、
VDBUS４８へ出力される。次にステツプSP３
では、VDBUS４８のデータ（この場合、ドツト
Ｐ１のカラーコード）がレジスタLORに転送さ
れる。次にステツプSP４では、上記レジスタ
LORの内容が、データシフタ４５へ転送され、
次いでレジスタLORに戻される。この時、デー
タシフタ４５において前述したデータシフト（カ
ラーコードの位置合わせ）が行われる。 次に、ステツプSP5では、μID２６から信号
VASが出力され、VRAM４のアクセスが可能な
場合は、次にレジスタDXA，DYの内容（この場
合ドツトＱ１のｘ座標データxbおよびｙ座標デ
ータyb）がアドレスシフタ４３を介してVABUS
４９へ出力される。これにより、VRAMからド
ツトＱ１のカラーコードが読み出され、VDBUS
４８へ供給される次にステツプSP6では、
VDBUS４８のデータ、レジスタLOR内のデータ
が各々LOPユニツト４０へ供給され、次いで
LOPユニツト４０の出力がレジスタLORに転送
される。この時、LOPユニツト４０において透
明処理、論理演算処理、カラーコード選択処理が
行われる。次にステツプSP7では、まず信号
VASがμID２６から出力され、VRAM４のアク
セスが可能であれば、次いでレジスタDXA，DY
の内容（ドツトＱ１のｘ，ｙ座標データ）がアド
レスシフタ４３を介してVABUS４９へ出力さ
れ、次いでレジスタLORの内容がVDBUS４８へ
出力される。これによりレジスタLORの内容が
ドツトＱ１のカラーコードが格納されている
VRAM４のアドレス内に書き込まれる。 以上でドツトＰ１のカラーコードの転送が終了
する。次に、ステツプSP8では、レジスタNXA
の内容（ｘ方向の転送ドツト数）から「１」が減
算され、この減算結果がレジスタNXAに書き込
まれる。すなわち、レジスタNXAの内容が加減
算回路４４へ転送され、ここで「１」が減算さ
れ、この減算結果が再びレジスタNXAへ転送さ
れる。また、この減算結果は演算結果判別回路４
１へも送出される。次にステツプSP9では、μID
２６から信号JMP１がジヤンプコントローラ２
３へ出力される。ジヤンプコントローラ２３はこ
の信号JMP１を受け演算結果判別回路４１から
信号〈０〉が出力されているか否かをチエツクす
る。そして、出力されている場合（YES）はス
テツプSP10へ進み、フリツプフロツプFF１をセ
ツトする。また、出力されていない場合（NO）
は，ステツプSP11へ進む。ステツプSP11では、
加減算回路４４においてレジスタSXAの内容に
「１」が加算され、この加算結果がレジスタSXA
に転送されると共に、演算結果判別回路４１へ出
力される。この処理により、レジスタSXAの内
容がドツトＰ２のｘ座標データとなる。なお、ア
ーギユメントデータARDのデータDIRXが“１”
の場合は、ステツプSP11の処理が、 SXA−１→SXA となる。SXAの内容を＋１するか、−１するか
は、アーギユメントデータARDに基づいて加減
算回路４４が判断する。次にステツプSP12では、
μID２６から再び信号JMP１が出力される。ジヤ
ンプコントローラ２３はこの信号JMP１を受け。
演算結果判別回路４１から信号＜256＞が出力さ
れているか否かをチエツクする。そして、出力さ
れていた場合（YES）は、ステツプSP13へ進み
フリツプフロツプFF１のリセツトを行い、出力
されていない場合（NO）は、ステツプSP14へ進
む。 このステツプSP12の処理の意味は次の通りで
ある。すなわち、転送ドツト数Nxが間違つて指
定されると、第１６図に示すように画面外の領域
の転送が指示される場合がある。このような場合
にそのまま処理を進めると、結果的に転送の必要
のないカラーコードまで転送してしまい、データ
の一部を破壊してしまうことになる。そこで、Ｇ
モードにおいては、レジスタSXAの内容（転
送すべきドツトのｘ座標データ）が「256」とな
つた時、フリツプフロツプFF１をセツトし、こ
れにより、その行の転送を終了させるようにして
いる。したがつてＧモードの場合の判断は、
SXA＝512？となり、また、データDIRX＝“１”
の場合はSXA＝負？となる。 次に、ステツプSP14では、レジスタDXAの内
容に「１」が加算され、この加算結果（ドツトＱ
２のｘ座標データ）がレジスタDXAに格納され
る。また、この加算結果は演算結果判別回路４１
へ供給される。次にステツプSP15では、信号
JMP１がジヤンプコントローラ２３へ出力され
る。ジヤンプコントローラ２３はこの信号JMP
１を受け、演算結果判別回路４１から信号〈256〉
が出力されているか否かをチエツクし、「YES」
の場合はステツプSP16においてフリツプフロツ
プFF１のセツトを行い、「NO」の場合はステツ
プSP17へ進む。なお、このステツプSP15の処理
の意味はステツプSP12の処理の意味と略同じで
ある。次にステツプSP17では、ジヤンプコント
ローラ２３がフリツプフロツプFF１がセツトさ
れているか否かをチエツクする。そして、セツト
されていない場合（NO）は、コマンドデコーダ
２１の出力およびプログラムカウンタ２５のカウ
ント出力OT２の値によつて決まるアドレスデー
タ（以下、アドレスデータADJと称す）をプロ
グラムカウンタ２５にプリセツトする。これによ
り、コマンド処理がステツプSP2へ戻る。以下、
ステツプSP2〜ステツプSP17の処理が繰返され、
これにより、ドツトＰ２，Ｐ３……のカラーコー
ドの転送が行われる。 次にNx個のドツトのカラーコード転送が終了
すると、すなわち、領域Ｓの第１行目の全ドツト
のカラーコード転送が終了すると、ステツプSP9
の判断結果が「YES」となり、ステツプSP10に
おいてフリツプフロツプFF１のセツトが行われ
る。これにより、ステツプSP17の判断結果が
「YES」となり、ステツプSP18へ進む。ステツプ
SP18では、レジスタDX，SX，NXの内容が再
びレジスタDXA，SXA，NXAへ各々転送され
る。次にステツプSP19では、加減算回路４４に
おいてレジスタNYの内容から「１」が減算さ
れ、この減算結果がレジスタに格納されると共
に、演算結果判別回路４１へ出力される。次にス
テツプSP20では、μID２６から信号JMP２がジ
ヤンプコントローラ２３へ出力される。ジヤンプ
コントローラ２３は、この信号JMP２を受け、
演算結果判別回路４１から信号〈０〉が出力され
ているか否かをチエツクする。そして、出力され
ていた場合（YES）はステツプSP21へ進み、フ
リツプフロツプFF２をセツトし、また、出力さ
れてない場合（NO）はステツプSP22へ進む。ス
テツプSP22では、レジスタSYの内容（ドツトＰ
１のｙ座標データ）に「１」が加算され、この加
算結果（第１１図に示すドツトPmのｙ座標デー
タ）がレジスタSYに格納されると共に、演算結
果判別回路４１へ出力される。なお、アーギユメ
ントデータARDのデータDIRYが“１”の場合
は、このステツプSP22の処理が、 SY−１→SY となる。次にステツプSP23では、μID２６から信
号JMP２が出力される。ジヤンプコントローラ
２３はこの信号JMP２を受け、演算結果判別回
路４１から信号＜−＞が出力されているか否かを
チエツクする。そして、出力されていた場合
（YES）はステツプSP24へ進み、フリツプフロツ
プFF２をセツトする。また、出力されていない
場合（NO）はステツプSP25へ進む。なお、この
ステツプ23の処理は、データDIRYが“１”の場
合にのみ意味を持つ。また、この処理の意味はス
テツプSP12の処理の意味と略同様であり、誤つ
て画面の上方へはみ出した領域を領域Ｓとして指
定した場合を考慮した処理である。 次にステツプSP25では、レジスタDYの内容に
「１」が加算され、この加算結果（第１１図に示
すドツトQmのｙ座標データ）がレジスタDYに
格納されると共に、演算結果判別回路４１へ出力
される。なお、データDIRYが“１”の場合は、
この処理が、 DY−１→DY となる。次にステツプSP26では、信号JMP２が
ジヤンプコントローラ２３へ出力される。ジヤン
プコントローラ２３はこの信号を受け、演算結果
判別回路４１から信号＜−＞が出力されているか
否かを判断し、「YES」の場合はステツプSP27に
おいてフリツプフロツプFF２をセツトし、また、
「NO」の場合はステツプSP28へ進む。ステツプ
SP28では、ジヤンプコントローラ２３が、FF２
がセツトされているか否かを判断する。そして、
この判断結果が「NO」の場合はステツプSP29へ
進み、FF１をリセツトし、次いで前述したアド
レスデータADJをプログラムカウンタ２５にプ
リセツトする。これにより、処理が再びステツプ
SP2へ戻る。 以下、ステツプSP2〜SP17の処理が再び繰返
し行われ、これにより、領域Ｓの第２行目の各ド
ツトのカラーコード転送が行われる。そして、第
２行面の転送が終了すると、再びステツプSP18
〜SP29の処理が行われる。次いで、ステツプ
SP2へ戻り、第３行目の転送処理が行われ、以下
上記過程が繰返される。 次に、領域Ｓの全ドツトの転送が終了すると、
ステツプSP20の判断結果が「YES」となり、ス
テツプSP21においてフリツプフロツプFF２がセ
ツトされる。これにより、ステツプSP28の判断
結果が「YES」となりステツプSP30へ進む。ス
テツプSP30では、ジヤンプコントローラ２３が
μプログラムの最終アドレスをプログラムカウン
タ２５にセツトする。次いで、ステツプSP31で
は、フラグ制御回路３４がフラグレジスタ３３の
CEフラグをリセツトする。以上でLMMMコマ
ンドの全ての処理が終了する。 □ HMMMコマンド このコマンドの処理過程は、第１５図における
ステツプSP4〜SP6がなく、ステツプSP3からス
テツプSP7へ進む点を除くと、LMMMコマンド
の処理過程と全く同じである。また、CPU２に
よるレジスタのセツト（ステツプCP1）も同じで
ある。但し、各ステツプ個々の処理においては、
以下の相違がある。 ステツプSP8 LMMMコマンド処理においては、 NXA−１→NXA であるが、HMMMコマンド処理においては、 NXA−１→NXA（Ｇモード） NXA−２→NXA（Ｇ、Ｇモード） NXA−４→NXA（Ｇモード） の３通りがある。この理由は、LMMMの場合、
ドツト単位の転送であるが、HMMMの場合はバ
イト単位の転送であるため、１回の転送で、Ｇ
。Ｇモードの場合は２ドツト、Ｇモードの
場合は４ドツト、Ｇモードの場合は１ドツト転
送されるからである。以下の相違の理由も上記理
由と同じである。 ステツプSP11 LMMMコマンドの場合は、 SXA±１→SXA であるが、HMMMコマンドの場合は、 SXA±１→SXA（Ｇモード） SXA±２→SXA（Ｇ、Ｇモード） SXA±４→SXA（Ｇモード） の６通りがある。 ステツプSP14 LMMMコマンドの場合は、、 DXA±１→DXA であるが、HMMMコマンドの場合は、 DXA±１→DXA（Ｇモード） DXA±２→DXA（Ｇ、Ｇモード） DXA±４→DXA（Ｇモード） の６通りがある。 以上がこの発明の一実施例の詳細である。上述
したように、この実施例によればカラーコードの
転送の際、論理演算処理を行うことができ、この
処理により静止画の表示を従来以上に多様に変化
させることができる。例えばいま、第１９図に示
すように、表示画面の領域Ｓが青で表示されてお
り、また、この領域Ｓと同一面積の領域Ｄに、白
地に赤丸の表示がされているとする。この場合領
域Ｓのカラーコードを単に領域Ｄへ転送すれば、
領域Ｄが全て青となるだけである。しかし、領域
Ｓのカラーコードと領域Ｄのカラーコードとの論
理演算（例えばAND，EXOR等）を行い、この
演算結果を領域Ｄへ転送すれば、領域Ｄの模様を
変えずに、その色相だけを変えることができる。 また、上述した説明においては、表示画面内に
おける画像の移動について説明したが、上記実施
例は表示画面外と表示画面内との間の画像の移動
も可能である。この意味は次の通りである。例え
ばＧモードの場合、第４図ロに示すVRAM４
の予備エリア４ｂとして、データエリア４ａと同
一容量のエリアを用意する。このような予備エリ
ア４ｂを用意するということは、第１７図に示す
ように、表示画面DISの下に仮想画面（表示され
ない画面）DISaを用意することを意味する。し
かして、前述したLMMM，HMMMコマンドに
よれば、この仮想画面DISa上の画像を表示画面
DIS上に移動させ、あるいは、表示画面DIS上の
画像を仮想画面DISa上に移動させることが可能
である。したがつて、例えば仮想画面DISaの領
域KSに予めある画像を用意しておけば（すなわ
ち、領域KSに対応する予備エリア４ｂのアドレ
ス内に予めカラーコードを書き込んでおけば）、
LMMMあるいはHMMMコマンドにより、同画
像を自在に画面DIS上に表示することができる。
また逆に、画面DIS上の画像を、上記コマンドに
より仮想画面DISa上に一時的に移すことが可能
になる。そして、LMMM，HMMMコマンドの
このような利用法により、静止画表示の自由度を
飛躍的に増大させることができる。また、前述し
た透明処理も上述した場合に特に有効である。例
えば仮想画面DISaの領域KS内に飛行機の画像を
用意し、また領域KSの飛行機以外の部分を透明
としておけば、領域KSを表示画面DIS上に移し
た場合に、飛行機のみを画面DISに表示させるこ
とができる。 以上説明したように、本願発明のデイスプレイ
コントローラによれば、何れかのドツトに係る書
込みアドレスがメモリのアドレス範囲外に指定さ
れた場合、その書込みアドレスに係るドツトにつ
いて、転送阻止手段が転送手段の動作を停止させ
るから、データが破壊されるような不具合を未然
に防止することが可能である。

【図面の簡単な説明】

第１図は従来のデイスプレイコントローラを用
いたデイスプレイ装置の構成を示すブロツク図、
第２図は画像の移動を説明するための図、第３図
はこの発明の一実施例によるデイスプレイコント
ローラを用いたカラーデイスプレイ装置の概略構
成を示すブロツク図、第４図〜第７図は各々同デ
イスプレイ装置における静止画の表示モードを説
明するための図、第８図は第３図におけるコマン
ド処理回路１５の構成を示すブロツク図、第９図
は第８図における演算およびレジスタ回路
（ARC）２７の構成を示すブロツク図、第１０図
は第８図におけるアーギユメントレジスタ３２の
構成を示す図、第１１図〜第１４図および第１６
図、第１７図はいずれも第８図に示すコマンド処
理回路１５の動作を説明するための説明図、第１
５図はコマンド処理回路１５の動作フローチヤー
ト、第１８図は第９図におけるLOPユニツト４
０の詳細を示すブロツク図、第１９図は論理演算
処理の効果を説明するための図である。 １……デイスプレイコントローラ、４……
VRAM、５……CRT表示装置、２０……コマン
ドレジスタ、２１……コマンドデコーダ、２２…
…μプログラムROM、２３……ジヤンプコント
ローラ、２５……プログラムカウンタ、２６……
μインストラクシヨンデコーダ（転送阻止手段）、
２７……演算およびレジスタ回路（転送手段）、
５２−０〜５２−７……論理演算回路。

Claims (1)

1. 【特許請求の範囲】 １ メモリに記憶された画像情報を読出し、表示
   画面にドツト表示を行い、また、前記メモリ内の
   第１の記憶領域に記憶された画像情報を前記メモ
   リ内の第２の記憶領域へ転送することにより、前
   記表示画面に表示されている画像の移動を行うデ
   イスプレイコントローラにおいて、 前記第１の記憶領域に記憶された画像情報を、
   ドツト毎に書込みアドレスを指定しつつ、前記第
   ２の記憶領域に転送する転送手段と、 前記書込みアドレスが前記メモリのアドレス範
   囲外に指定された場合、その書込みアドレスに係
   るドツトについて前記転送手段の動作を停止させ
   る転送阻止手段と を具備してなるデイスプレイコントローラ。