JPH0455319B2

JPH0455319B2 -

Info

Publication number: JPH0455319B2
Application number: JP58135623A
Authority: JP
Inventors: Narimitsu Yamaoka
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1983-07-25
Filing date: 1983-07-25
Publication date: 1992-09-02
Also published as: JPS6026988A

Description

【発明の詳細な説明】この発明は、動画表示機能を有するデイスプレ
イに関する。

近年、テレビゲームをはじめ教育機器その他各
種のグラフイツク処理において動画表示機能が要
求され、この機能を有するデイスプレイ装置が
種々開発されている。第１図は、この動画表示機
能を有するデイスプレイ装置の構成例を示すブロ
ツク図であり、この図において１はCPU（中央処
理装置）、２はROM（リードオンリメモリ）およ
びRAM（ランダムアクセスメモリ）からなるメ
モリ、３はビデオデイスプレイコントローラ（以
下、VDCと称す）、４はビデオRAM（以下、
VRAMと称す）、５はCRT表示装置である。こ
の場合、VDC３は、例えば32種類の動画パター
ン（８×８ドツト）をCPU１の制御の下にテレ
ビ画面上において自在に動かすことができる。

ところで、上述した従来のデイスプレイ装置に
おいては、画像（動画パターン）の形、色、大き
さ、位置等を変化させる場合、全てCPU１から
の指令（ソフトウエア）により行われるようにな
つており、このため、次の様な問題があつた。

動画表示の際のソフトウエアの負担が非常に
大きい。

動画処理に時間がかかるため、画像の滑らか
な動きが失われる。

動画処理に時間がかかるため、全ての動画パ
ターン（例えば32種類）を同時に動かすことが
不可能となる。

テレビ画面の走査とソフトウエアとの同期が
とりにくいため、１つの動画パターンの上半分
が先に動き、下半分が後に動くという状態が発
生する。すなわち、画像にチラツキが発生す
る。

この発明は上述した事情に鑑み、ソフトウエア
の負担を軽減することができ、また、画像を滑ら
かに動かすことができ、さらに、多数の動画パタ
ーンを同時に動かすことができるデイスプレイ装
置を提供するもので、記憶手段に書込まれた移動
時間データに対応する時間を計測し、この時間が
経過した時点で記憶手段に書込まれている目的地
データと動画パターンのＹ座標およびＸ座標とを
比較し、この比較結果に基づいて動画パターンの
Ｙ座標およびＸ座標を各々書き変えるハードウエ
アによる制御手段を設けたことを特徴としてい
る。

以下、図面を参照してこの発明の一実施例につ
いて説明する。第２図はこの発明によるデイスプ
レイ装置の構成を示す図であり、この図において
１１はCPU、１２はCPU１１において用いられ
るプログラムが記憶されたROMおよびデータ記
憶用のRAMからなるメモリ、１３はインターフ
エイス回路、１４はハードウエアによつて構成さ
れたVDC、１５はVRAM（記憶手段）、１６は
CRT（ブラウン管）表示装置である。また、
VDC１４において、制御レジスタ１８はCPU１
１からバスライン１９を介して供給されるモード
データが記憶されるレジスタである。シーケンス
コントローラ２０は予め複数系統の制御命令が記
憶されているROMであり、制御レジスタ１８か
ら供給されるモードデータによつて複数系統の内
の１系統の制御命令が選択され、この選択された
系統の各制御命令がクロツクパルスCPに基づい
て順次読出される。ALU（アリスマテイツクロジ
ツクユニツト）２１はシーケンスコントローラ２
０から出力される各制御命令を順次解読し、この
解読結果にしたがつてアドレス演算、時間計測そ
の他各種の処理を行うもので、このALU２１に
はデーター時記憶用のレジスタ２１ａが付属して
設けられている。表示データレジスタ２２は
CRT表示装置１６に表示すべき表示データ（ド
ツトデータ）が記憶されるレジスタであり、
VRAM１５からデータライン２３を介して供給
される表示データを一時記憶し、この記憶した表
示データをRGBエンコーダ２４へ出力する。
RGBエンコーダ２４は、上記表示データをシー
ケンスコントローラ２０からの制御命令に基づい
て映像信号に変換し、CRT表示装置１６へ出力
する。データレジスタ２６は、CPU１１からバ
スライン１９を介して供給されるVRAM書込用
のデータを一時記憶し、また、VRAM１５から
CPU１１へ転送されるデータを一時記憶するレ
ジスタである。アドレスレジスタ２７は、CPU
１１から出力されるVRAM書込／読出し用のア
ドレスデータが一時記憶されるレジスタであり、
記憶されたアドレスデータはVRAM１５のアド
レスライン２８へ出力される。なお、これらのレ
ジスタ２６，２７は各々、CPU１１からインタ
ーフエイス回路１３を介して供給されるロード信
号L₁，L₂に基づいてデータが書込まれる。

第３図はVRAM１５に記憶される動画テーブ
ルATの構成を示す図であり、この実施例におい
ては、VRAM１５にこのような動画テーブル
ATが32組（AT₀〜AT₃₁：第４図参照）記憶さ
れる。また、この動画テーブルATの書込みは
CPU１１によつて行われる。

この動画テーブルATは、第３図に示すように
〈17〉バイト（〈〉は16進数を示す）から構成され
ている。そして、その相対アドレス〈０〉および
〈１〉には各々CPU１によつてＹ座標およびＸ座
標が書込まれ、相対アドレス〈２〉，〈３〉には
各々Ｙ軸方向の目的地を示す目的地座標DYおよ
びＸ軸方向の目的地を示す目的地座標DXが書込
まれ、相対アドレス〈４〉，〈５〉には各々移動時
間ΔTyおよびΔTxが書込まれ、相対アドレス
〈６〉，〈７〉には各々タイムカウントTIM・Ｙお
よびTIM・Ｘが書込まれ、相対アドレス〈８〉
には移動指令MS（１ビツト）が書込まれ、相対
アドレス〈９〉にはジヨイントデータMy，MX
およびジヨインフラグJF（１ビツト）が書込ま
れ、相対アドレス〈Ａ〉にはリーダナンバRNが
書込まれ相対アドレス〈Ｂ〉にはカラーコード
CCが書込まれ、また、相対アドレス〈10〉〜
〈17〉には動画パターンＰ（８バイト）が書込まれ
る。

次に、第２図に示すデイスプレイ装置のVDC
１４によつて行われる処理を説明する。

(1) 基本処理 VDC１４は、動画テーブルATの相対アドレス
〈０〉，〈１〉内のＹ座標およびＸ座標によつて指
示されるCRT表示装置１６の表示画面上の位置
に、相対アドレス〈10〉〜〈17〉内の動画パター
ンＰを表示させる。この場合、動画パターンＰの
“１”に対応するドツトが相対アドレス〈Ｂ〉内
のカラーコードCCに対応する色で表示され、一
方、パターンＰの“０”（第３図においては記入
を省略している）に対応するドツトは透明とな
る。例えば、CPU１１が動画テーブルAT₀に、
Ｙ座標、Ｘ座標、カラーコードとしてY₀，X₀，
CC₀を各々書込み、また、動画テーブルAT₁に、
Ｙ座標、Ｘ座標、カラーコードとしてY₁，X₁，
CC₁を各々書込んだ場合、第５図に示すように、
CRT表示装置１６の表示画面１６ａの座標（X₀，
Y₀）の位置および座標（X₁，Y₁）の位置に
各々、動画テーブルAT₀およびAT₁に記憶され
ている動画パターンP₀，P₁がカラーコードCC₀，
CC₁に対応する色で表示される。他の動画テーブ
ルAT₂〜AT₃₁についても同様である。そして、
CPU１１により動画テーブルATのＹ座標、Ｘ座
標を書変えることにより、動画パターンＰを自在
に移動させることができる（ソフトウエアによる
移動）。なお、上述した処理は第１図に示す従来
のデイスプレイ装置においても行われる動作であ
り、したがつて、詳細な説明は省略する。また、
この処理は以下に述べる処理と全く独立に行われ
る。

(2) パターン移動処理 VDC１４は動画テーブルATの相対アドレス
〈４〉に書込まれている移動時間ΔTyを繰返し計
測し、この時間が経過する毎に、相対アドレス
〈２〉内の目的地座標DYに応じてアドレス〈０〉
内のＹ座標に＋１または−１を加算する。これに
よつてＹ座標が変化すると、前述した基本処理に
より動画パターンＰが表示画面上を移動する。そ
して、VDC１４は、Ｙ座標が目的地座標DYに一
致した時点で、CPU１１へ割込信号を出力する。
また、Ｘ座標についても同様の処理を行う。以上
の処理により、動画パターンＰをソフトウエアの
関与なしに、ハードウエアによつて目的地座標
DY，DXに対応する目的地まで自動的に移動さ
せることができる。

(3) パターン連動処理この処理は、32種類の動画パターンＰの内の１
つの動画パターン（以下、リーダパターンとい
う）の動作に、他の１つまたは複数の動画パター
ン（以下、従属パターンという）の動作を一致さ
せる処理である。この処理によつて、例えば第６
図に示す動画パターンP₀をリーダパターンとし、
動画パターンP₅を従属パターンとした場合、パ
ターンP₀がP₀′の位置まで移動した時、同時にパ
ターンP₅がパターンP₀の移動と同方向へ同量だ
け移動する。

なおこの処理は、１つの動く画像を複数の動画
パターンによつて形成する場合、あるいは、物体
とその影を同時に移動させる場合等において極め
て有効である。

この「パターン連動処理」を行う場合は、予め
CPU１１によつて、リーダパターンが記憶され
ている動画テーブルATの番号を、同リーダパタ
ーンの動画テーブルATおよび従属パターンの動
画テーブルATの各相対アドレス〈Ａ〉に各々書
込み、また、従属パターンの動画テーブルATの
相対アドレス〈９〉内にジヨイントフラグJFと
して“１”を書込み、さらに、リーダパターンお
よび連動させない動画パターンの各動画テーブル
ATの相対アドレス〈９〉内に、ジヨイントフラ
グJFとして“０”を書込んでおく。なお、この
パターン連動処理においては、従属パターンの動
画テーブルの番号がリーダパターンの動画テーブ
ルの番号より大であることが必要である。

次に、前述した「(2)パターン移動処理」および
上述した「(3)パターン連動処理」の詳細を第７図
に示すフローチヤートを参照して説明する。な
お、以下の処理はCRT表示装置１６の垂直帰線
期間において行われる。

まず、第７図に示すステツプS₁へ進むと、動画
テーブルAT₀が指定される。これにより、以後
動画テーブルAT₀の処理が行われる。すなわち、
まず、ステツプS₂へ進むと、動画テーブルAT₀
の相対アドレス〈０〉〜〈Ａ〉の内容がレジスタ
２１ａに書込まれる。次いでステツプS₃へ進む
と、ジヨイントフラグJFが“１”であるか否か
が判断される。そして、この判断結果が「NO」
の場合、すなわち、現在処理中の動画テーブル
ATの動画パターンＰが従属パターンでない場合
は、ステツプS₄以下の処理へ進む、一方、判断結
果が「YES」の場合、すなわち、動画パターン
Ｐが従属パターンの場合は、ステツプS₂₇以下の
処理へ進む。まず、判断結果が「NO」の場合に
ついて説明する。ステツプS₄へ進むと、移動指令
MSが“１”であるか否かが判断される。ここ
で、移動指令MSとは「(2)パターン移動処理」を
行うか否かに応じて書込まれる１ビツトの信号で
あり、パターン移動処理を行う場合は、予め
CPU１１によつて“１”が書込まれ、行わない
場合は“０”が書込まれる。そして、ステツプS₄
における判断結果が「ON」（パターン移動せず）
の場合は、パターン移動処理の各ステツプをジヤ
ンプしてステツプS₂₅へ進み、「YES」の場合はス
テツプS₅へ進む。ステツプS₅では、Ｙ座標と目的
地座標DYとが比較される。そして、目的地座標
DYがＹ座標より大であるかあるいは等しい場合
は、ステツプS₆へ進み、小の場合はステツプS₇へ
進む。ステツプS₆では、レジスタ２１ａ内にデー
タΔYとして「１」が書込まれ、また、ステツプ
S₇では、データΔYとして「−１」が書込まれ
る。次いで、ステツプS₈へ進むと、目的地座標
DXとＸ座標とが比較される。そして、目的地座
標DXがＸ座標より大あるいは等しい場合はステ
ツプS₉へ進み、レジスタ２１ａ内にデータΔXと
して「１」が書込まれ、一方、目的地座標DXが
Ｘ座標より小の場合はステツプS₁₀へ進み、デー
タΔXとして「−１」が書込まれる。次いでステ
ツプS₁₂へ進むと、目的地座標DYとＹ座標、目的
地座標DXとＸ座標のいずれかが一致しているか
否かが判断される。そして、この判断結果
「YES」の場合、ステツプS₁₃へ進み、CPU１１
へ割込信号を出力するための割込処理が行われ、
次いでステツプS₂₄へ進む。なお、CPU１１への
割込信号は出力される場合とされない場合とがあ
る。一方、ステツプS₁₂における判断結果が
「NO」の場合はステツプS₁₄へ進む。ステツプS₁₄
では、タイムカウントTIM・Ｙから「１」が減
算され、この減算結果がタイムカウントTIM・
Ｙとしてレジスタ２１ａに書込まれる。次いでス
テツプS₁₅へ進むと、タイムカウントTIM・Ｙが
「０」か否かが判断される。そして、この判断結
果が「NO」の場合はステツプS₁₉へ進み、また
「YES」の場合はステツプS₁₆へ進む。ステツプ
S₁₆では、Ｙ座標にデータΔY（ステツプS₆，₇参照）
が加算され、この加算結果がＹ座標としてレジス
タ２１ａに書込まれる。また、移動時間データ
ΔTyが、タイムカウントTIM・Ｙとしてレジス
タ２１ａに書込まれる。次にステツプS₁₇へ進む
と、現在処理中の動画テーブルAT内の動画パタ
ーンＰがリーダパターンか否かが判断される。こ
の判断は、現在処理中の動画テーブルATのテー
ブル番号が同テーブルAT内のリーダナンバRN
と一致しているか否かに基づいて行う。そして、
判断結果が「YES」の場合はステツプS₁₈へ進み、
データΔYがジヨイントデータMyとしてレジス
タ２１ａに書込まれ、次いでステツプS₁₉へ進む。
また、判断結果が「NO」の場合は、ステツプ
S₁₈をジヤンプしてステツプS₁₉へ進む。以下、ス
テツプS₁₉〜S₂₃において、上述したステツプS₁₄
〜S₁₈と全く同様の処理がＸ座標に関して行われ
る。なお、上述したステツプS₁₇，S₁₈，S₂₂，S₂₃
は、「(3)パターン連動処理」のための処理である。

次にステツプS₂₄へ進むと、レジスタ２１ａ内
の各データ（但し、データΔY，ΔXを除く）が
動画テーブルATに書込まれる。次いでステツプ
S₂₅へ進むと、動画テーブル番号に「１」が加算
される。次いで、ステツプS₂₆へ進むと、動画テ
ーブル番号が「32」か否かが判断される。そし
て、この判断結果が「NO」の場合は、再びステ
ツプS₂へ戻り、以後動画テーブルAT₁について
の処理が行われる。

一方、前述したステツプS₃における判断結果が
「YES」の場合、すなわち、現在処理中の動画テ
ーブルAT内の動画パターンＰが従属パターンの
場合は、以後「(3)パターン連動処理」が行われ
る。すなわち、まずステツプS₂₇へ進むと、リー
ダナンバRNによつて指示される動画テーブル
ATのジヨイントデータMy，MxがVRAM１５
から読出され、レジスタ２１ａに書込まれる。次
いでステツプS₂₈へ進むと、現在処理中の動画テ
ーブルATのＹ座標、Ｘ座標に各々、上記ジヨイ
ントデータMy，Mxが加算される。これにより、
リーダパターンのＹ座標が例えば、「＋１」変わ
つた場合は、従属パターンのＹ座標も「＋１」変
わり、リーダパターンのＸ座標が例えば「−１」
変わつた場合は従属パターンのＸ座標も「−１」
変わる。すなわち、表示画面上において従属パタ
ーンがリーダパターンと全く同じ動きをする。そ
して、ステツプS₂₄へ進む。

以下、前述した「(2)パターン移動処理」あるい
は上述した「(3)パターン連動処理」が各動画テー
ブルATについて行われる。そして、最後の動画
テーブルAT₃₁の処理が終了すると、ステツプS₂₆
における判断結果が「YES」となり、ステツプ
S₂₉へ進む。ステツプS₂₉では、リーダパターンの
動画テーブルAT内のジヨイントデータMy，Mx
が共に「０」とされる。しかして、全処理過程が
終了する。なお、上述した一連の処理は、前述し
たように、CRT表示装置の垂直帰線期間におい
て行われ、したがつて、画像にちらつきが表われ
ることがない。

以上説明したように、この発明によれば記憶手
段に書込まれた移動時間データに対応する時間を
計測し、この時間が経過した時点で記憶手段に書
込まれている目的地データと動画パターンのＹ座
標およびＸ座標とを比較し、この比較結果に基づ
いて動画パターンのＹ座標およびＸ座標を各々書
き変えるハードウエアによる制御手段を設けたの
で、動画表示処理の一部をソフトウエアの介入な
しに行うことができ、したがつて、動画表示処理
におけるソフトウエアの負担を大幅に軽減するこ
とができる。また、この発明によれば動画表示処
理をハードウエアにより高速で行うことがでくの
で、画像を滑らかに動かすことができると共に、
多数の動画パターンを同時に動かすことが可能と
なる。

【図面の簡単な説明】

第１図は従来のデイスプレイ装置の構成を示す
ブロツク図、第２図はこの発明の一実施例の構成
を示すブロツク図、第３図は同実施例における
VRAM１５内に記憶される動画テーブルATの
構成を示す図、第４図はVRAM１５内に動画テ
ーブルAT₀〜AT₃₁が記憶されている状態を示す
図、第５図は同実施例におけるCRT表示装置１
６の表示画面１６ａに動画パターンが表示される
状態を示す図、第６図は同実施例における「パー
タン連動処理」を説明するための図、第７図は同
実施例におけるVDC１４によつて行われる処理
の過程を示すフローチヤートである。１１……中央処理装置、１４……制御手段
（VDC）、１５……記憶手段（VRAM）、１６…
…表示装置（CRT表示装置）。

Claims

【特許請求の範囲】

１ドツト表示により画像を表示する表示装置
と、記憶手段と、この記憶手段に各種データを書
込むプログラムコントロールによる中央処理装置
と、前記記憶手段に書込まれたＹ座標、Ｘ座標に
対応する前記表示装置の表示画面上の位置に、前
記記憶手段に書込まれた動画パターンを表示させ
る手段とを具備するデイスプレイ装置において、
前記記憶手段に書込まれた移動時間データに対応
する時間を計測し、この時間が経過した時点で、
前記記憶手段に書込まれた目的地データと前記Ｙ
座標およびＸ座標とを比較し、この比較結果に基
づいて前記記憶手段内のＹ座標およびＸ座標を
各々変化させる制御手段を設けてなるデイスプレ
イ装置。