JPS6026988A - デイスプレイ装置 - Google Patents

デイスプレイ装置

Info

Publication number
JPS6026988A
JPS6026988A JP58135623A JP13562383A JPS6026988A JP S6026988 A JPS6026988 A JP S6026988A JP 58135623 A JP58135623 A JP 58135623A JP 13562383 A JP13562383 A JP 13562383A JP S6026988 A JPS6026988 A JP S6026988A
Authority
JP
Japan
Prior art keywords
coordinate
pattern
written
moving image
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58135623A
Other languages
English (en)
Other versions
JPH0455319B2 (ja
Inventor
成光 山岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP58135623A priority Critical patent/JPS6026988A/ja
Publication of JPS6026988A publication Critical patent/JPS6026988A/ja
Publication of JPH0455319B2 publication Critical patent/JPH0455319B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、動画表示機能を有するディスプレイ装置に
関する。
近年、テレビゲームをはじめ教有機器その他各種のグラ
フィック処理において動画表示機能が要求され、この機
能を有するディスプレイ装置が種々開発されている。第
1図は、この動画表示機能を有するディスプレイ装置の
構成例を示すブロック図であゆ、この図においてlはC
PU (中央処理装置)、2はROM (リードオンリ
メモリ)およびRAM (ランダムアクセスメモリ)か
らなるメモリ、3はビデオディスプレイコントローラ(
以下、vDCと称す)、4はビデオRAM (以下、V
RAM と称す)、5はCRT 表示装置である。この
場合、VDC3は、例えば32種類の動画パターン(8
×8ドツト)をCPU lの制御の下にテレビ画面上に
おいて自在に動かすことができる。
ところで、上述した従来のディスプレイ装置においては
、画像(動画パターン)の形、色、大きさ、位置等を変
化させる場合、全てCPU lからの指令(ソフトウェ
ア)によシ行われるようになつており、このため、次の
様な問題があった。
■ 動画表示の際のソフトウェアの負担が非常に大きい
■ 動画処理に時間がかかるため、画像の滑らかな動き
が失われる。
■ 動画処理に時間がかかるため、全ての動画パターン
(例えば32種類)を同時に動かすことが不可能となる
■ テレビ画面の走査とソフトウェアとの同期がとりに
くいため、1つの動画パターンの上半分が先に動き、下
半分が後に動くという状態が発生する。すなわち、画像
にチラッキが発生する。
この発明は上述した事情に鑑み、ソフトウェアの負担を
軽減することができ、また、画像を滑らかに動かすこと
ができ、さらに、多数の動画パターンを同時に動かすこ
とができるディスプレイ装置を提供するもので、記憶手
段に書込まれた移動時間データに対応する時間を計測し
、この時間が経過した時点で記憶手段に書込まれている
目的地データと動画パターンのX座標およびX座標とを
比較し、この比較結果に基づいて動画パターンのX座標
およびX座標を各に書き変えるハードウェアによる制御
手段を設けたことを特命としている。
以下、図面を参照しこの発明の一実施例について説明す
る。第2図はこの発明によるディスプレイ装置の構成を
示す図であり、この図において11はCPU、12はC
PU11において甲いられるプログラムが記憶されたR
OM およびデータ記憶用のRAMからなるメモリ、1
3はインターフェイス回路、14はハードウェアによっ
て構成さレタvDC1l 5 td、 VRAM (記
憶手段)、16はCRT (ブラウン管)表示装置であ
る。また、VDCi4において、制御レジスタ18はC
PU11からパスライン19を介して供給されるモード
データが記憶されるレジスタである。シーケンスコント
ローラ20は予め複数系統の制御命令が記憶されている
ROMであり、制御レジスタ18から供給されるモード
データによって複数系統の内の1系統の制御命令が選択
され、この選択された系統の各制御命令がクロックパル
スCPに基づいて順次読出される。ALU (アリスマ
テイツクロジックユニット) 21i1ニジ−ケンスコ
ントローラ20から出力される各制御命令を順次解読し
、この解読結果にしたがってアドレス演算、時間計測そ
の他各種の処理を行うもので、とのALU21にはデー
タ一時記憶用のレジスタ21aが付属して設けられてい
る。表示データレジスタ22けCRT 表示装置16に
表示すべき表示データ(ドツトデータ)が記憶されるレ
ジスタであり、VRAM 15からデータライン23を
介して供給される表示データを一時記憶し、この記憶し
た表示ブータラR<l)B エンコーダ24へ出力する
RGB エンコーダ24は、上記表示データをシーケン
スコントローラ20からの制御命令に基づいて映像信号
に変換し、 CRT 表示装置16へ出力する。データ
レジスタ26は、CPU11からパスライン19を介し
て供給されるVRAM 書込用のデータを一時記憶し、
また、 VRAM l 5からCPUIIへ転送される
データを一時記憶するレジスタである。アドレスレジス
タ27は、CPU11から出力されるVRAI■ 書込
/読出し用のアドレスデータが一時記憶されるレジスタ
であり、記憶されたアドレスデータはVRAM15のア
ドレスライン28へ出力される。なお、これらのレジス
タ26.27は各々、CPU1lからインターフェイス
回路13を介して供給されるロード信号L1.L2 に
基づいてデータが書込まれる。
第3図はVRAM15に記憶される動画テーブルATの
構成を示す図であり、この実施例においては、VRAM
15にこのような動画テーブルATが32組(ATo−
AT3□]第3□]照)記憶される。また、この動画テ
ーブルATの書込みはCPU11によって行われる。
この動画テーブルATは、第3図に示すように〈17〉
バイト(<〉は16進数を示す)から構成されている。
そして、その相対アドレス〈0〉および<1>には各、
bcPUlによってX座標およびX座標が書込まれ、相
対アト°レス〈2〉。
〈3〉には各々Y軸方向の目的地を示す目的地座標DY
およびX軸方向の目的地を示す目的地座標DXが書込ま
れ、相対アドレス<4〉、<5.>には各々移動時間Δ
TyおよびΔTxが書込まれ、相対アドレス<6>、<
7>には各々タイムカラン) TIM−YおよびTIM
、Xが書込まれ、相対アドレス〈8〉には移動指令MS
(lビット)が書込まれ、相対アドレスく9〉にはジヨ
イントデータMy、Mx およびジョインフラグJF(
lビット)が書込まれ、相対アドレス<A)にはり−ダ
ナンバRNが書込まれ相対アドレス<B>にはカラーコ
ードCCが書込まれ、また、相対アドレス〈10〉〜く
17〉には動画パターンP(8バイト)が書込まれる。
次に、第2図に示すディスプレイ装置のVDC14によ
って行われる処理を説明する。
(1)基本処理 VDC14は、動画テーブルATの相対アドレス<O>
、<1>内のX座標およびX座標によって指示されるC
RT 表示装置16の表示画面上の位置に、相対アドレ
ス〈10〉〜く17〉(7) 内の動画パターンPを表示させる。この場合、動画パタ
ーンPの111に対応するドツトが相対アドレス〈B〉
内のカラーコードCCに対応する色で表示され、一方、
パターンPの101(第3図においては記入を省略して
いる)に対応するト°ットは透明となる。例えば、CP
UIIが動画テーブルATo に、X座標、X座標、カ
ラーコードとしてY。、 Xo、 CCoを各々書込み
、また、動画テーブルAT、に、X座標、X座標、カラ
ーコードとしてY□、 xl、 cclを各々書込んだ
場合、第5図に示すように、CRT表示装置16の表示
画面16aの座標(Xo、Yo)の位置および座標(x
、 、 y、 ) の位置に各々、動画テーブルATo
 およびAT1! に記憶されている動画パターンP。
、Pl がカラーコードCCo 、CC1に対応する色
で表示される。他の動画テーブルAT2〜AT3.につ
いても同様である。そして、CPU 11により動画テ
ーブルA’rのX座標、X座標を書変えることによシ、
動画パターンPを自在に移動させることができ(8) る(ソフトウェアによる移動)。なお、上述した処理は
第1図に示す従来のディスプレイ装置においても行われ
る動作であり、したがって、詳細な説明は省略する。ま
た、この処理は以下に述べる処理と全く独立に行われる
(2)パターン移動処理 VDC14は動画テーブルATの相対アドレス〈4〉に
書込まれている移動時間ΔTy を繰返し計測し、この
時間が経過する毎に、相対アドレスく2〉内の目的地座
[DYに応じてアドレス<0)内のX座標に+1tたは
−1を加算する。これによってX座標が変化すると、前
述した基本処理により動画パターンPが表示画面上を移
動する。そして、VDC14は、X座標が目的地座標D
Yに一致した時点で、CPU 11へ割込信号を出力す
る。また、X座標についても同様の処理を行う。以上の
処理により、動画パターンPをソフトウェアの関与なし
に、ハードウェアによって目的地座標DY 、DX に
対応する目的地まで自動的に移動させることができる。
1つの動画パターン(以下、リーダパターンという)の
動作に、他の1つまたは複数の動画パターン(以下、従
属パターンという)の動作を一致させる処理である。こ
の処理によって、例えば第6図に示す動画パターンP。
をリーダパターンとし、動画パターンP5 を従属パタ
ーンとした場合、パターンP。がP。′の位置まで移動
した時、同時にパターンP5 がパターンP。
の移動と同方向へ同鳳だけ移動する。
々おこの処理は、1つの動く画像を複数の動画パターン
によって形成する場合、あるいは、物体とその影を同時
に移動させる場合等において極めて有効である。
この「パターン連動処理」を行う場合は、予めCPUI
Iによって、リーダパターンが記憶されている動画テー
ブルATの番号を、同リーダパターンの動画テーブルA
Tおよび従属パターンの動画テーブルATの各相対アド
レス<A>に各々書込み、また、従属パターンの動画テ
ーブルATの相対アドレスく9〉内にジヨイントフラグ
JFとしてwI″を書込み、さらに、リーダパターンお
よび連動させない動画パターンの各動画テーブルATの
相対アドレスく9〉内に、ジヨイントフラグJPとして
l □ lを書込んでおく。7’J::l−?\このパ
ターン連動処理においては、従属パターンの動画テーブ
ルの番号かり−ダパターンの動画テーブルの番号より大
であることが必要である。
次に、前述した「(2)パターン移動処理]および上述
した[(31パターン連動処理」の詳細を第7図に示す
フローチャートを参照して説明する。
なお、以下の処理はCRT 表示装置16の垂直帰線期
間において行われる。
まず、第7図に示すステップS1 へ進むと、動画テー
ブルATo が指定される。これにより、以後動画テー
ブルATo の処理が行われる。すなわち、まず、ステ
ップS2 へ進むと、動画テーブルATo の相対アド
レス<0>〜<A>の内容がレジスタ21aに書込まれ
る。次いでステップS3へ進むと、ジヨイントフラグJ
Fが111であるか否かが判断される。そして、この判
断結果が「NO」の場合、すなわち、現在処理中の動画
テーブルATの動画パターンPが従属パターンでない場
合は、ステップ84 以下の処理へ進み、一方、判断結
果が[YES J の場合、すなわち、動画パターンP
が従属パターンの場合は、ステップ”27以下の処理へ
進む。
まず、判断結果が「NO」の場合について説明する。ス
テップS4 へ進むと、移動指令MSが111であるか
否かが判断される。ここで、移動指令MSとは「(2)
パターン移動処理」を行うか否かに応じて書込まれる1
ビツトの信号であり、パターン移動処理を行う場合は、
予めCPU11によって111が書込まれ、行わない場
合はIQIが書込まれる。そして、ステップS4におけ
る判断結果がrNOJ (、パターン移動せず)の場合
は、パターン移動処理の各ステップをジャンプしてステ
ップS25へ進み、rYEsJの場合はステップS5 
へ進む。ステップS5では、X座標と目的地座標DYと
が比較される。そして、目的地座標DYがX座標より大
であるかあるいは等しい場合は、ステップS6 へ進み
、小の場合はステップS7 へ進む。ステップS6では
、レジスタ21a内にデータΔYとして「1」が書込ま
れ、また、ステップS7では、データΔYとして「−1
」が書込まれる。次いで、ステップS8 へ進むと、目
的地座標DXとX座標とが比較される。そして、目的地
座標DXがX座標より大あるいは等しい場合はステップ
S、へ進み、レジスタ21a内にデータΔXとして「1
」が書込まれ、一方、目的地座標DXがX座標より小の
場合はステップS1oへ進み、データΔXとして「−1
」が書込まれる。次いでステップS1□へ進むと、目的
地座標DYとX座標、目的地座標DXとX座標のいずれ
かが一致しているか否かが判断される。そして、この判
断結果が「YES」の場合は、ステップS13へ進み、
CPUIIへ割込信号を出力するための割込処理が行わ
れ、次いでステップS24へ進む。なお、CPUIIへ
の割込信号は出力される場合とされない場合とがある。
一方、ステップS1□における判断結果が「NO」の場
合はステップS14へ進む。ステップS14では、タイ
ムカウントTIM、Yから「1」が減算され、この減算
結果がタイムカウントTIM、Yとしてレジスタ21a
に書込まれる。次いでステップ$15へ進むと、タイム
カウントTIM−Yが「O」か否かが判断される。そし
て、この判断結果が「NO」の場合はステップ”19へ
進み、ま[「YESJの場合はステップS へ進む。ス
テップS16では、6 X座標にデータΔY(ステップS6.87 参照)が加
算され、この加算結果がX座標としてレジスタ21aに
書込まれる。また、移動時間データΔTy が、タイム
カウントTIM、Yとしてレジスタ21aに書込まれる
。次にステップS17へ進むと、現在処理中の動画テー
ブルAT内の動画パターンPがリーダパターンか否かが
判断される。この判断は、現在処理中の動画テーブルA
Tのテーブル番号が同テーブルAT内のり−ダナンバR
Nと一致しているか否かに基づいで行う。そして、判断
結果が[’1lil:S Jの場合ハステップS18へ
進み、データΔYがジヨイントデータMyとしてレジス
タ21aに書込まれ、次いでステップ819へ進む。ま
だ、判断結果が「NO」の場合は、ステップS18をジ
ャンプしてステップS へ進む。以下、ステップ819
〜9 S において、上述[7たステップ814〜S183 と全く同様の処理がX座標に関して行われる。
なお、上述したステップ8□718181 ”2□。
S23ハ、r(31パターン連動処理」のための処理で
ある。
次にステップS24 へ進むと、レジスタ21a内の各
データ(但し、データΔY、ΔXを除く)が動画テーブ
ルATに書込まれる。次いでステップS25へ進むと、
動画テーブル番号に「1」が加算される。次いで、ステ
ップS26へ進むと、動画テーブル番号が「32」か否
かが判断される。そして、この判断結果が「NO」の場
合は、再びステップS2へ戻抄、以後動画テーブルAT
1 についての処理が行われる。
一方、前述したステップS3 における判断結果がrY
ES Jの場合、すなわち、現在処理中の動画テーブル
AT内の動画パターンPが従属パターンの場合は、以後
1f31ハターン連動処理」が行われる。すなわち、ま
ずステップS27へ進むと、リーダナンバRNによって
指示される動画テーブルATのジヨイントデータMy、
MxがVRAM15から読出され、レジスタ21aに書
込まれる。次いで、ステップ”28へ進むと、現在処理
中の動画テーブルATのX座標、X座標に各々、上記ジ
ヨイントデータM)r、Mxが加算される。これにより
、リーダパターンのX座標が例えば、「+1」変わった
場合は、従属パターンのX座標も「+1」変わり、リー
ダパターンのX座標が例えば「−1」変わった場合は従
属パターンのX座標も「−1」変わる。すなわち、表示
画面上において従属パターンがり−ダパターンと全く同
じ動きをする。そして、ステップS24へ進む。
以下、前述した「(2)パターン移動処理」あるいは上
述した「(3)パターン連動処理」が各動画テーブルA
Tについて行われる。そして、最後の動画テーブルAT
31の処理が終了すると、ステップS26における判断
結果がrYEs Jとなり、ステップS2.へ進む。ス
テップS2.では、リーダパターンの動画テーブルAT
内のジョインデータMy、Mxが共に「0」とされる。
しかして、全処理過程が終了する。なお、上述した一連
の処理は、前述したように、CRT 表示装置の垂直帰
線期間において行われ、したがって、画像にちらつきが
表われることがない。
以上説明したように、この発明によれば記憶手段に書込
まれた移動時間データに対応する時間を計測し、この時
間が経過した時点で記憶手段に書込まれている目的地デ
ータと動画パターンのX座標およびX座標とを比較し、
この比較結果に基づいて動画パターンのX座標およびX
座標を各々書き変えるハードウェアによる制御手段を設
けたので、動画表示処理の一部をソフトウェアの介入な
しに行うことができ、したがって、動画表示処理におけ
るソフトウェアの負担を大幅に軽減するととができる。
マタ、この発明によれば動画表示処理をハードウェアに
より高速で行うことができるので、画像を滑らかに動か
すととができると共に、多数の動画パターンを同時に動
かすことが可能となる。
【図面の簡単な説明】
第1図は従来のディスプレイ装置の構成を示すブロック
図、第2図はこの発明の一実施例の構成を示すブロック
図、第3図は同実施例におけるVRAM15内に記憶さ
れる動画テーブルATの構成を示す図、第4図はVRA
M15内に動画テーブルATo−Ar1、が記憶されて
いる状態を示す図、第5図は同実施例におけるC4T 
表示装置16の表示画面16aに動画パターンが表示さ
れる状態を示す図、第6図は同実施例における「パター
ン連動処理」を説明するための図、第7図は同実施例に
おけるVDC14によって行われる処理の過程を示すフ
ローチャートである。 11・・・・・・中央処理装置、14・・・・・・制御
手段(VDC)、15・・・・・・記憶手段(VR,に
M)、16・・・・・・表示装置(CRT 表示装置)
。 第1図 1 3 第3図 i寸くY了Yレーk OY 1 x 2 DY 3 DX 4 6丁 5 △Tx 6 TIM Y 7 TIM × E3 MS MMx A RN 8 CC 特開昭GO−2G988(7) 第4図 ■罷1 RAM

Claims (1)

    【特許請求の範囲】
  1. ドツト表示により画像を表示する表示装置と、記憶手段
    と、この記憶手段に各種データを書込むプログラムコン
    トロールによる中央処理装置と、前記記憶手段に書込ま
    れたX座標、X座標に対応する前記表示装置の表示画面
    上の位置に、前記記憶手段に書込まれた動画パターンを
    表示させる手段とを具備するディスプレイ装置において
    、前記記憶手段に書込まれた移動時間データに対応する
    時間を計測し、この時間が経過した時点で、前記記憶手
    段に書込まれた目的地データと前記X座標およびX座標
    とを比較し、この比較結果に基づいて前記記憶手段内の
    X座標およびX座標を各々変化させる制御手段を設けて
    なるディスプレイ装置。
JP58135623A 1983-07-25 1983-07-25 デイスプレイ装置 Granted JPS6026988A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58135623A JPS6026988A (ja) 1983-07-25 1983-07-25 デイスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58135623A JPS6026988A (ja) 1983-07-25 1983-07-25 デイスプレイ装置

Publications (2)

Publication Number Publication Date
JPS6026988A true JPS6026988A (ja) 1985-02-09
JPH0455319B2 JPH0455319B2 (ja) 1992-09-02

Family

ID=15156130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58135623A Granted JPS6026988A (ja) 1983-07-25 1983-07-25 デイスプレイ装置

Country Status (1)

Country Link
JP (1) JPS6026988A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011008182A (ja) * 2009-06-29 2011-01-13 Yamaha Corp 画像表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011008182A (ja) * 2009-06-29 2011-01-13 Yamaha Corp 画像表示装置

Also Published As

Publication number Publication date
JPH0455319B2 (ja) 1992-09-02

Similar Documents

Publication Publication Date Title
EP0095618B1 (en) Memory system
US4812828A (en) Video display processor
EP0149188B1 (en) Display control system
KR100281949B1 (ko) 영상 드로잉 장치
EP0312720A2 (en) Double buffered graphics design system
JP3477666B2 (ja) 画像表示制御装置
JPS6026988A (ja) デイスプレイ装置
JPS6026987A (ja) デイスプレイ装置
JPS60101637A (ja) テキスト表示システム
JP3312699B2 (ja) 仮想vramによる画面表示方法
JP2898482B2 (ja) コンピュータゲーム装置
JP3861463B2 (ja) 画像表示制御方法および装置
JP3846142B2 (ja) 画像データ転送装置及び画像表示処理システム
JPH0253797B2 (ja)
JP2689246B2 (ja) 表示制御装置
JPS6114690A (ja) 画像表示方式
JPS60217386A (ja) デイスプレイコントロ−ラ
JPH0364079B2 (ja)
JPS60249188A (ja) デイスプレイコントロ−ラ
JPS6079475A (ja) 図形処理装置
JPS6026989A (ja) 表示回路
JPS61217098A (ja) グラフイツクデイスプレイ装置
JPS6234190A (ja) 表示制御装置
JPS6338984A (ja) 図形編集装置
JPH0230513B2 (ja) Crthyojisochi