JPS60249188A - デイスプレイコントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は電子計算機の端末機あるいはテレビゲーム等
に用いられるディスプレイ　コントローラに関する。

［従来技術］ 近年、ＣＰＵ　（中央処理装＠）の制御の下に、ＣＲＴ
　（ブラウン管）表゛示装置の画面に動画およ′び静止
画の表示を行うディスプレイ　コントローラが種々開発
されている。第１図はこの種のディスプレイ　コントロ
ーラａを用いたカラーデ゛イスプレイ装置の構成を示す
ブロック図であり、この図においてｂはＣＰＵ、ｃはＣ
ＰＵ−ｂにおいて用いられるプログラムが記憶されたＲ
ＯＭ（リードオンリメモリ）およびデータ記憶用のＲＡ
Ｍ（ランダムアクセスメモリ）からなるメモリ、ｄはＶ
ＲＡＭ　（ビデオＲＡＭ）　、ｅはＣＲＴ表示装置であ
る。このカラーディスプレイ装置において、ｃｐｕ−ｂ
は、まずＣＲＴ表示装置装置表示画面に表示させるべき
静止画データおよび動画データをディスプレイ　コント
ローラａへ順次出力する。

ディスプレイ　コントローラａは供給されたデータを順
次Ｖ　ＲＡ　Ｍ　−ｄへ書き込む。

次に、ｃｐｕ−ｂが表示指令をディスプレイコントロー
ラａへ出力すると、ディスプレイ　コントローラａがこ
の指令を受け、ＶＲＡＭ−ｄ内の静止画データおよび動
画データを読出し、ＣＲＴ表示装置装置表示画面に表示
させる。

ところで、この種のディスプレイ装置においては、例え
ば第２図に示す表示画面の領域Ｒ１に表示されている静
止画を領域Ｒ２へ移動したいという場合や、表示領域以
外に格納されている静止画を表示領域に転送させたい場
合Ｉｃｒどがしばしば生じる。このような場合に、通常
使用するＶＲＡＭに加えて拡張用の外部メモリを設ける
と、表示領域内と非表示領域とで画像データのやり取り
を行う際に、非表示領域の空間が拡大されるために、非
表示領域に多くの画像データを格納することができ、極
めて有効である。しかしながら、上述の場合は、ＶＲＡ
Ｍと外部メモリのいずれをソースもしくはディスティネ
イションとするか、あるいは、ＶＲＡＭ内にソースとデ
ィスティネイションを設定するか、外部メモリ内にソー
スとディスティネイションを設定するか等を、データ転
送の態様に応じて、その都度切換制御する必要が生じる
。

そして、このような切換制御をＣＰＵ側のプログラムで
処理するとすれば、プログラムが極めて煩雑になってし
まうという問題が発生ずる。また、ディスプレイコント
ローラがソースもしくはディステイネイションエリアと
してアクセスづることか可能な外部メモリに対し、ＣＰ
Ｕが直接アクセスすることができると、データ転送や表
示制御の態様が増えるため、各種の表示上の効果を奏し
得て便利である。例えば、外部メモリ内のデータをＣＰ
Ｕによって書き換えておき、この占き換え後に外部メモ
リからＶＲＡＭへデータ転送すると、表示面の画像を一
瞬に変えることができる。

［発明の目的］ この発明は上記事情に鑑みてなされたもので、その目的
とするところは、ＶＲＡＭと外部メモリとをソース、デ
イスティネイションエリアに適宜容易に指定し得るとと
もに、ＣＰＵが前記外部メモリに対し適宜アクセスし得
るディスプレイ　コントローラを提供するところにある
。

し発明の特徴」 この発明は上述した目的を達成するために、表示メモリ
用のアドレスバスにアドレス入力端が接続される拡張メ
モリと、前記中央処理装置によってソースエリア、デイ
ステイネイションエリアが指定され、この指定されたエ
リア相互間もしくＩよ指定されたエリアと前記中央処理
装置との間でカラーコードの転送を行うコマンド処理回
路と、前記ソースエリアを拡張メモリもしくは表示用メ
モリのいずれに設定するか、および前記デイステイネイ
ションエリアを拡張メモリもしくは表示メモリのいずれ
に設定するか、および前記中央処理装置がディスプレイ
コントローラを介して行うアクセスを表示メモリもしく
は拡張メモリのいずれに設定するかを各々指定する情報
が書き込まれるメモリ選択データ記憶手段と、このメモ
リ選択データ記憶手段の内容に基づき、ソースエリアア
クセス時およびデイステイネイションエリアサクセス時
の各々において前記表示メモリもしくは前記拡張メモリ
のいずれか一方にメモリアドレスストローブ信号を切換
えて供給するストローブ信号切換手段とを具漏すること
を特徴としている。

し実施例］ 第３図はこの発明の一実施例によるディスプレイ　コン
トローラ（以下ＶＤＰと略称する）１を適用したカラー
ディスプレイ装置の概略構成を示す１０ツク図であり、
この図において２はＣｐｕ。

３はメモリ、４はＶＲＡＭ、５はＣＲＴ表示装置である
。ＶＤＰｌにおいて、画像データ処理回路１０は、ＣＲ
１表示装置５の画面の走査スピードに対応して、ＶＲＡ
Ｍ４内の静止画データおよび動画データをインターフェ
イス１１を介して読み出づとともに、ＣＲＴ表示装＠５
へ画面の走査に必要な同期信号５ＹＮＣを出力する。こ
の場合、静止画データＪ３よび動画データは各々表示面
一トのドラ１−の色を指定するカラーコード（２，４あ
るいは８ピッ１−）から成っており、画像データ処理回
路１０は、読み出したカラーコードをカラーパレット１
２へ出力する。カラーパレット１２は供給されたカラー
」−ドをＲＧ８　（レッド、グリーン、ブルー）信号に
変換してＣＲ１表示装置５へ供給する。また、画像デー
タ処理回路１０はＣＰＵ２からインターフェイス１３を
介して供給される画像データを、画面の非表示期間（垂
直帰線期間等）においてＶＲＡＭ４へ書き込み、さらに
、ＶＲＡＭ４をアクセスしている時、およびＣＰＵ２が
直接ＶＲＡＭ４あるいは拡張用の外部ＲＡＭ（ＤＲＡＭ
）１７をアクセスしている時は、信号Ｓ　１をコマンド
処理回路１５へ供給して、アクセス中であることを知ら
せる。この場合、ＶＲＡＭ４（あるいはＤＲＡＭｌ７）
へのアクセスには、画像データ処理回路１０、ＣＰＵ２
、コマンド処理回路１５なる順で優先順位が設定されて
おり、画像データ処理回路１０は自らがアクセスを行な
わない所定のタイミングにおいて、Ｃ’ＰＵ２のアクセ
スを許可する信号ＴＡＣを出力する。また、画像データ
処理回路１０はＶＲＡＭ４のみにアクセス可能であり、
ＣＰＵ２とコマンド処理回路１５とはＶＲＡＭ４とＤＲ
ＡＭｌ　７の双方にアクセス可能である。そして、ＣＰ
Ｕ２がＶＲＡＭ４もしくはＤＲＡＭｌ７に直接アクセス
を行う場合は、インターフェイス１３内に設けられてい
るアクセス制御部１３ａにロウアドレスとカラムアドレ
スを順次書き込み、次いで、これらのアドレスデータと
ロウアドレスストローブとカラムアドレスローブＣＡＳ
を出力して、アクセスアドレスを確定し、その後に、イ
ンターフェイス１３を介してデータ転送を行う。なお、
第３図では、アクセス制御部１３ａから出力されるロウ
アドレスストローブは図示を省略したが、このロウアド
レスストローブはＶＲＡＭ４およびＤＲＡＭＩ　７に直
接供給されている。これは、画像データ処理回路１０お
よびコマンド処理回路１５においても同様であるので、
これらのロウアドレスストローブは図示省略した。また
、第３図に示すＣＤＢは共通データバスであり、ＣＡＢ
は共通アドレスバスである。

また、コマンド処理回路１５は、ＣＰｔＪ２から、イン
ターフェイス１３を介して供給される各種のコマンドに
対応する処理を行う回路であり、その詳細を第８図およ
び第９図に示す。

次に、この実施例における静止画表示について説明する
。この実施例においては、静止画表示のモードが複数設
定されており、大別すると８×８または８×６画素のパ
ターンを適宜選択して表示面上に表示するパターンモー
ドと、画面を構成する全ドラ１〜を個々に色指定するド
ツトマツプモードとに分かれる。この場合、パターンモ
ードは従来のディスプレイ　コントローラの処理と略同
様であるのでその説明を省略し、トラ１−マラプモード
についてのみ説明を行う。

この実施例におけるドツトマツプモードには、ＧＩＶ、
ＧＶ、ＧＶＩ、■■の４種のモードがあり、各モードに
おけるＶＲＡＭ４内の静止画データと表示位置との対応
関係は次の通りである。

■　Ｇ　ＩＶモード このＧ　ＴＶモードは第４図（イ）に示すように、２５
６Ｘ１９２ドツトの画面構成になっており、この画面を
構成覆る全ドツトのカラーコードが同図（ロ）に示すＶ
ＲＡＭ４の静止画デ〜タエリア４ａ内に格納されている
。またＧ　ＩＶモードにおけるカラーコードは、４ピツ
１へで構成されており、このカラーコードが同図（ハ）
に示す順序で静止画データエリア４ａ内に格納されてい
る。すなわち、ＶＲＡＭ４のＯ番地には表示画面の（×
座標。

■座標）が（０，０）のドツトのノｊラーコードおよび
゛（Ｘ　、　Ｖ　）が（１，Ｏ）のドツトのカラーコー
ドが各々記憶され、１番地には、（２，Ｏ）のカラーコ
ードおよび（３，０）のカラーコートカ（各々記憶され
ている。以下同様である。また、このＧ　ＩＶモードで
はカラーコードが４ピツトで・あるから、１ドツトにつ
き１６色まで指定することができる。また、静止画デー
タエリア４ａの容量（ま図示のように２４５７６バイト
必要になる。ＶＲＡＭ４内のエリア４Ｃは動画表示に必
要な各種データが記憶されるエリアであり、■リア４１
）は予備エリアである。この場合、予備エリア４ｂは静
止画ｉ′−タ］−リア４ａの続き番地に割り当てられて
おり、必要に応して静止画表示用のカラーコードを格納
し得るようになっている。

■　Ｇ　Ｖ　［−一ト このＧＶ七−トは第５図くイ）に示１ように、５１２Ｘ
１９２ドツ１〜の画面構成になっており、全ドツトのカ
ラーコートがＧ　ＩＶモードと同様に静止画データエリ
ア４ａに格納される。また、Ｇ■■−ドにお１プるカラ
ーコードは、２ピッ１−で構成されており、このカラー
コードが同図（ハ〉に示す順序で静止画データエリア４
ａの１アドレスに４個づつ格納されている。また、静止
画データエリア４ａの容量はＧ　ＩＶモードと同様に２
４５７６バイト必要になる。これは、ＧＶモードではＸ
軸方向のドツト数かＧ　ＩＶモードの２倍となっている
が、カラーコードのヒツト数がＧ　ＩＶモードの１／２
となっているからである。そして、カラーコードが２ビ
ツトであるから、１ドツトに対し４色まで指定すること
ができる。なお、ＶＲＡＭ４内のエリア４ｂ、４ｃにつ
いては、Ｇ　ＩＶモードと同様である。

■　Ｇ　Ｖｌモード このＧ　Ｖｌモードは第６図（イ）に示すように、５１
２Ｘ１９２ドツトの画面構成になっており、カラーコー
ドはＧ　ＩＶモードと同様に４ビツトで構成されている
。この結果、静止画データエリア４ａの容量はＧ　ＩＶ
モードの２倍の４９１５２パイ１−となってあり（同図
（ロ））、また、同静止画データエリア４ａ内のカラー
コードの並び順は同図（ハ）に示づようになっている。

（■　Ｇ　ＶＮモード このＧ■〔−ドｔＪｃ＋；いては、カラーコードが８ビ
ツト・で構成されてＪ５す、この結果、表示面上の１ド
ッ１−に対し、２５６色の色指定を行うことができる。

また、両面構成は第７図（イ）に示づように、２５６ｘ
１９２ドツトどなっており、静止画データエリア／Ｉａ
の容量はＧ　Ｖｌモードと同様に４９１５２バイトとな
っている。そして、同静止画データエリア４ａ内のカラ
ーコードの並び順は、第７図（ハ）に示すように１アド
レスに１個づつ格納されている。

次に、コマンド処理回路１５の詳細を説明する。

このコマンド処理回路１５はＣＰＩＪ２から供給される
各種コマンドを解読し、この解読結果に対応するデータ
処理を行う回路である。ＣＰｔＪ２から供給されるコマ
ンドは、ハイスピードムーブコマンド群と、ロジカルム
ーブコマンド群とに大別される。ハイスピードムーブコ
マンドは、カラーコードの転送をバイト単位で行うよう
指示するコマンドであり、ロジカルムーブコマンドはカ
ラーコードの転送をドツト単位で行うよう指示するコマ
ンドである。また、各コマン１〜は各々８ビツト構成で
あり、上位４ビツトがデータ処理命令、′下位４ビット
がロジカルオペレーション（以下１．０　Ｐと略称する
）命令となっている。この場合、データ処理命令はデー
タ処理の種類を指示する命令であり、また、ＬＯＰ命令
はカラーコード転送の際に後述する透明処理および論理
演算を行うよう指示する命令である。なお、ハイスピー
ドムーブコマンドにはＬＯＰ命令が含まれない（下位４
ピツトが「０」どなる）。

第８図はコマンド処理回路１５の構成を示すブロック図
である。この図において１９はＣＰＵバスく以下ＣＢＵ
Ｓと称ツ゛）であり、インターフェイス１３（ｍ３図）
を介してＣＰＵ２に接続されている。２０はＣＰ　Ｕ　
２から供給されるコマンドが格納されるコマンドレジス
タであり、このコマンドレジスタ２０の上位４ビツト（
データ処理命令）はコマンドデコーダ２１によってｆコ
ードされた後、マイクロプログラムＲＯＭ　Ｃ以下μプ
ログラムＲＯＭと称す）２２．ジャンプコントローラ２
３Ｊ５よびハイスピードムーブ検出回路２４に供給され
る。μプログラムＲＯＭ２２には、各種コマンドに対応
するマイクロプログラムが複数記憶されており、コマン
ドデコーダ２１の出ノ〕信号によって選択されたマイク
ロプログラムが、ブ［］グラムカウンタ２５のカウント
出力ＯＴ２のカウントアツプに対応して順次読み出され
てμインストラクションデコーダ（以下μＩＤと略称す
る）２６に供給される。μＩＤ２６はμプログラムＲＯ
Ｍ２２から読み出された命令に基づいて３ステツプの命
令を作成し、これらの各命令をプログラムカウンタ２５
のカウント出力ＯＴ１のカウントアツプに応じて順次デ
コードし、出力する。出力された信号は制御信号？！￥
Ｃ０ＮＴとして演算およびレジスタ回路（以下ＡＲＣと
略称する）２７へ供給される。また、μＴＤ２６はμプ
ログラムＲＯＭ２２から読み出された命令に基づいて制
御信号ＶＡＳ、ＪＭＰ１．ＪＭＰ２．ＴＳ、ＴＤを作成
し、出力する。

プログラムカウンタ２５は、そのカウント出力ＯＴ１が
３進、ＯＨ２が１８進どなつＣおり、また、カウント出
力ＯＴ２はカウント出力ＯＴ１が一巡する旬に１インク
リメントされる。また、プログラムカウンタ２５の端子
ＣＫはクロック入力端子、Ｒはリセット端子、ＰＳはプ
リセット端子であり、Ｃはカウント中断端子である。２
８はＶＲＡＭアクセスコントローラであり、以下に述べ
る処理を行う。今、μプログラムＲＯＭ２２から出力さ
れる命令が、ＶＲＡＭ４のアクセスを必要とする命令で
あった場合、μｍ０２６は信＠ＶＡＳをＶＲＡＭアクセ
スコントローラ２８へ供給する。ＶＲＡＭアクセスコン
トローラ２８は、信号ＶＡＳが供給された時に信号Ｓ１
が出力されているかどうか、（すなわち、画像データ処
理回路１０がＶＲＡＭ４をアクセス中であるかあるいは
ＣＰＵ２がアクセス中であるかどうか）を調べ、信号Ｓ
１が出力されていれば、信号Ｓ３をプログラムカウンタ
２５の端子Ｃに供給して、プログラムカウンタ２５のカ
ウント動作を中断させる。この結果、μＩＤ２６は命令
の解析処理に移ることかできず、アクセス待機状態とな
る。一方、信号Ｓ１が出力されていなりれば、ＶＲＡＭ
アクセスコントローラ２８は信号Ｓ３を出力せず、この
結果、μＩＤ２６は直ちに命令の解析処理に移ることが
でき、ＶＲＡＭ４へのアクセスが実行される。このよう
に、ＶＲＡＭアクセスコントローラ２８は、コマンド処
理回路１５と画像データ処理回路１０とが共にＶＲＡＭ
４のアクセスを必要とした場合に、画像データ処理回路
１０のアクセスを優先させ、コマンド処理回路１５の処
理を一時中断させる回路である。

次にジャンプコントローラ２３は、マイクロプログラム
中の各種ジャンプ命令に対するジャンプ先アドレスをコ
ントロールするものであり、内部にジャン１先選択用の
ノリツブフロップＦＦ１゜ＦＦ２を有している。この場
合、フリップ７０ツブＦＦＩは、ＡＲＣ２７内の演算結
果判別回路４１（第９図参照）から出力される信号〈−
〉、〈０〉、＜２５６＞、＜５１２＞（これらの検出信
号−の意味については後述する）のいずれかの信号と、
信号ＪＭＰ１とによってセットされ、また、フリップフ
ロップＦＦ２は信号〈−〉、〈０〉のいずれかの信号と
、信号Ｊ　Ｍ　Ｐ２とによってセットされる（ＦＦ１，
２のリセット信号系路は説明の煩雑を避けるために図示
省略する）。ぞして、ジャンプコントローラ２３は、フ
リップ７０ツブＦＦ１．２の状態、カウント出力ＯＴ２
の値およびコマンドデコーダ２１の出力信号に基づいＣ
ジャンプ先アドレスを作成し、このジャンプ先アドレス
をプログラムカウンタ２５のプリセット端子ＰＳへ出力
する。プログラムカウンタ２５は端子ＰＳにジャンプ先
アドレスが供給されると、このアドレスをカウント出力
ＯＴ２どして出力し、この結果、実行中のマイクロプロ
グラムの処理が、ジャンプ先アドレスの命令へ移る。

ハイスピードムーブ検出回路２４は、コマンドデコーダ
２１の出力信号に基づいて、現峙点において処理するコ
マンドがハイスビードムーブコマン１：群に屈するコマ
ンドであるかどうかを検出し、ハイスピードｌ＼−ブコ
マンドであることが検出されると、信ｊＭ　Ｓ　２を画
像データ処理回路１０へ出力づる。両像フ゛−タ処理回
路１０は、信号＄２が供給されている間は、動画表示処
理を禁止状態にする。すなわち、ハイスピードｌ＼−ブ
コマンドにおいしは、コマンド処理回路１５が画像デー
タ処理回路１０の動画処理に割り当てられているタイム
スロットをも使用してＶＲＡＭ４のアクセスを行うこと
ができる。

次にＬＯＰデコーダ３０は、コマンドレジスタ２０の下
位４ヒツト内のデータ（ＬＯＰ命令）をデコードし、こ
のデコード結果を信号しＯＰＳとしてＡＲＣ２７へ供給
する。

３１はモードレジスタであり、前述したドツトマツプモ
ードＧ　ＴＶ　−Ｇ　Ｖｌのいずれかを指定するデータ
がＣＰＵ４によって書き込まれる。このレジスタ３１の
出力はデータＭＯＤとしてＡＲＣ２７へ供給される。３
２４Ｊアーギユメントレジスタである。このアーギュメ
ント１ノジスタ３２は第１０図に示ずように８ビツトの
レジスタであり、その第２．第３ビツトに各々ＣＰ　Ｕ
　２によって１ビツトのデータＤＩＲＸおよびＤＩＲＹ
が書き込まれ、第４．第５．第Ｇビットに各々ＣＰ　ｔ
Ｊ　２によって１ピツト（１）　チー　’）　Ｍ　Ｘ　
Ｓ　、　Ｍ　Ｘ　Ｄ　、　ｌｖｌ　Ｘ　Ｃが書す込まれ
る。このレジスタ３２の第２．第３ヒツトの出力はデー
タＡＲＤとしてＡ　ＲＣ２７へ供給され、また第４〜第
６ビツ１〜の出力は各々第３図に示すようにアントゲ−
１−ＡＮｌ、ＡＮ２およびスイッチ手段ＳＷ２の制御端
子ｄに供給される。この場合のスイッチ手段ＳＷ２は制
御端子ｄに’　ｉ　”　−信号が供給されると出力端子
ａを選択し、ｌｌ　ＯＩＩ信号が供給されると出力端子
１）を選択り−る。なお、データＭＸＳ、ＭＸＤ、ＭＸ
ＣおよびＤＩＲＹの機能については後に説明づ−る。３
３は各種のフラグがセットされるフラグレジスタであり
、各フラグのセットおよびリセットはフラグ制御回路３
４によって行われ、また、このフラグレジスタ３３の内
容はＣＢＵＳ１９へ出ツノされる。

次に、Ａ　１３　Ｇ　２７について説明づる。このＡＲ
Ｃ２７は、第９図に示すように１０個のレジスタｓｘ、
ｓｙ・・・・・・ＬＯＲと、アドレスシフタ４３と、加
減算回路４４と、データシフタ４５と、Ｌ　ＯＰユニッ
ト４０と、演算結果判別回路４１と、ＣＢｔＪｓ１９と
、ＩＢＬＩＳ（内部バス）４７と、Ｖｌ’）Ｂｕｓ　（
ＶＲＡＭデータバス）４８と、ＶへＢＬＩＳ　（ＶＲＡ
Ｍアドレスバス）４９とから構成されている。レジスタ
ＳＸ・・・・・・ＬＯＲは各々、ロード端子と、出力バ
ッファと出力バッファのエネーブル、ディエーブルを制
御する出力制御端子とを有し、上記ロード端子および出
力制御端子へ各々制御信号群Ｃ０ＮＴ　（第８図〉の中
の特定の制御信号が供給される。そして、例えばレジス
タＳＸ内のデータをレジスタＳＸＡへ転送する場合は、
まずレジスタＳｘの出力制御端子へ出力バッファをエネ
ーブルとする制御信号が供給され、同時に、レジスタＳ
ＸＡのロード端子へデータロードを指示する制御信号が
供給される。これにより、レジスタＳＸ内のデータがＩ
ＢＵＳ４７を介してレジスタＳＸ内に転送される。演算
結果判別回路４１は、加減算回路４４における演幹結宋
を判別する回路であり、演Ｗ結果が負＋’　ｒＯＪ、ｒ
２５６Ｊ、ｒ５１２Ｊの場合に各々信号＜−７，＞、　
＜Ｑ＞。

＜２５６＞、＝、５１２〉を出力する。なお、構成要素
４０および４３〜４５については後述する。

次に、上述したコマンド処理回路１５の動作を説明する
。このコマンド処理回路１５は１２種類のコマンドを処
理し得るようになっているが、以下にＬＭＭＭ　（Ｌｏ
ｇｉｃａｌ　Ｍｏｖｅ　Ｍｃｍｏｒｙ　ｔｏ　Ｍｅｌｌ
ｌｏｒＶ　）　ｍｌ　マントおよびＨＭＭＭ　（Ｈｉｇ
ｈ　ＳｐｅｅｄＭｏｖｅ　Ｍｅｍｏｒｙ　ｔｏ　Ｍｅｍ
ｏｒｙ　）　］？ンドの処理　４過程について説明する
。これらのコマンドは共に第１１図（イ）に示す表示画
面の領域Ｓ（ソース）の画像を領域Ｄ（デステイネイシ
ョン）へ移動させたり、あるいは、同図（ロ）、（ハ）
、（ニ）に示すように、ＶＲＡＭ２とＤＲＡＭｌ　７の
相互間やＤＲＡＭｌ７の内部において、ソースエリア内
のデータをデステイネイションエリアへ転送させる］マ
ントである。この場合、同図（イ）に示す転送はアーギ
ュメントレジスタ３２内のＭＸＳとＭＸＤを共に０″と
した場合の転送であり、また、同図（ロ）、（ハ）、（
ニ）は各々ＭＸＳ。

ＭＸＤを各々（”Ｏ”、”１”）、（”１”。

’：ｏ’）、（“（１１１、１１１Ｉ＋　）とした場合
の転送である（詳細は後述）。

また、Ｌ　Ｍ　Ｍ　Ｍコマンドと８ＭＭＭコマンドとの
相違は次の３点にある。（詳細は後述する。）第１点：
　１ＭＭＭコマンドにおいては、カラーコードの転送が
ドツト単位で行われる。これに対し、８ＭＭＭコマンド
においてはバイ１へ単位で行われる。

第２点：１ＭＭＭコマンドにおいては、透明処理および
論理演算処理が可能である。これに対し、１１ＭＭＭコ
マンドにおいては、これらの処理が不可能である。

第３点：１ＭＭＩｖｌコマンドにおいては、画像データ
処理回路１０（第３図）における表示処理がコマンド処
理Ｊ、り優先づ−る。こｔｌに対し、１１ＭＭＭコマン
ドにおいては、画像データ処理回路１０におｔノる動画
の表示処理を一峙中止し−Ｃコマンド処理が行われる。

次に、ＬＭＭＭ、８ＭＭＭコマンドの処理過程の概略は
次の通りである。

口ＬＭＭＭＩマント 例えば第１１図の移動の場合、まずドラｌ−Ｐ　１のカ
ラーコードをＶＲＡＭ４から読み出し、次いでドツトＱ
１のカラーコードをＶＲＡＭ＝１から読み出す。次に、
ドツトＰ１．Ｑ１の各カラーコードの透明処理および論
理演算処理を行い、この処理結果をドツトＱ１に対応す
るＶＲＡＭ４の記憶エリアに書き込む。以下、ドツトＰ
２．Ｑ２．ドツトＰ３．ｏ３・・・・・・について同様
の処理を繰返す。

口８ＭＭＭコマンド モードＧ　ＴＶの場合を例にとり説明する。いま例えば
第１２図に示すように、ドツトＰｉ、Ｐ２のカラーコー
ドがＶＲＡＭ、４のアドレス〈８５〉に、ドツトＰ３．
Ｐ４のカラーコードがＶＲＡＭ４のアドレス〈８６〉に
、・・・・・・、各々記憶されており、また、ドツトＱ
１．Ｑ２のカラーコートがＶＲＡＭ４のアドレス＜２１
５＞に、ドツトＱ３．Ｑ４のカラーコードがＶＲＡＭ４
のアドレス〈２１６〉に、・・・・・・、各々記憶され
ているとする。この場塔、ｌ−Ｉ　Ｍ　Ｍ　Ｍコマンド
処理においては、まず、アドレス〈８５〉内のカラーコ
ードを読み出し、この読み出しｔこカラーコードをアド
レス〈２１５〉内に書ぎ込み、次いで、アドレス〈８６
〉内のカラーコードを読み出してアドレス＜２１６＞内
に書き込み、以下、この処理を繰返す。

次に、」−記コマント処理の際に必要な各種の処理につ
いて説明する。

（１）透明処理 領１ｐｌｊｓのカラーコードが透明を示す）ｊラーコー
ド（この実施例ではＡＬＬ“”Ｏ”）の場合に、このノ
Ｊラーコード（ＡＬＬ”Ｏ”）を領域りへ移さず、領域
りのカラーコードをそのまま残す方が都合がよい場合が
ある。この処理を透明処理といい、この実施例では、Ｃ
ＰＵ２が透明処理を行うか行わないかを、ＬＯＰ命令（
］マントの下位４ビツト）によって指定し得るようにな
っている。

（２）論理演算処理 この処理は領域Ｓのドツトのカラーコードの各ピッ１〜
と領域りのドツトのカラーコードの各ビットとの間の論
理演算を行う処理である。この実施例においてはＡＮＤ
、ＯＲ，ＥＸＯＲ（イクスクルーシブオア）、ＮＯＨの
各演算を行い得るようになっており、また、ｃＰｕ２が
論理演算の種類および論理演算を行うか否かをＬＯＰ命
令によって指定し得るようになっている。

第１表に、この実施例におけるＬＯＰ命令の種類を示す
。この表において、ＳＣはソースカラーコード（領域Ｓ
のドツトのカラーコード）、ＤＣはデスティネイション
力う−コード、ＤはＤ領域を示す。

〔以下余白〕

第１表 しかして、前述した透明処理および１述した論理演算処
理を行うのがり、　ＯＰユニット４０（第９図）である
。すなわら、ｌ　Ｏ’Ｐユニツ１〜４０　ｔｉ　ＬＯＰ
デコーダ３０（第８図）から出力される信号ＬＯ・ＰＳ
に応じ−Ｃ第１表に示す各処理を行い、この処理結果を
ＩＢＵＳ４７へ出力覆る。

（３）アドレスシフト 例えば第１１図に示す移動を行う場合、ＣＰＵ２はドツ
トＰ１の座標（ｘａ、ｙａ　）ど、ドツトＱ１の座標（
ｘｉ、ｙｂ　）と、Ｘ方向およびｙ方向の転送ドツト数
Ｎｘ、Ｎｙを各々コマンド処理回路１５に指示する。し
たがって、コマンド処理回路１５はドツトの座標（Ｘ　
、　ｖ　）を、ドラ１〜のカラーコードが格納されてい
るＶＲＡＭ４のアドレスに変換しなければならない。こ
の座標をアドレスに変換する際に行われる処理がアドレ
スシフトである。

以下、各表示モード別にこのシフト処理を説明する。

（イ）ＧＩＶモード（第４図参照） 第４図（イ）に示すドツトＰ　（ｘ　、　ｙ　）のカラ
ーコードが格納されているＶＲＡＭ４のアドレスＡＤは
、同図くハ）に示すカラーコードの格納状態から明らか
なように、 ＡＤ＝　（２５６ｙ　十ｘ　）／２・・・・・・・・・
（１）なる式によりめられる。ところで、２進数データ
を２５６倍するには、同データを８ビツト上位方向ヘシ
フトすればよく、ま／ｊ、２進数データを２で割るには
、同データを１ビツト下位方向ヘシフｌ−７１ればよい
。すなわち、上記（１）式のアドレスＡＤを得るには、
Ｘ座標データを８ビツト上位方向ヘシフトし、このシフ
トによって得られたデータの下位８ビツトにＸ座標γ−
夕を挿入し、そして、このデータの全ビットを１ピツ１
へ下位方向ヘシフトすればよい。

（ロ）ＧＶモード（第５図参照） 第５図（イ）に示すドツトＰ（ｘ、ｙ）のカラーコート
が格納されているＶＲＡＭ／ＩのアドレスＡＤは、 △ｌ）　＝　（５１２Ｖ　−１−Ｘ　）　／４・・・・
・・・・・（２）なる式に、１、りめられる。したがっ
て上記（２）式のアドレスＡＤを得るには、Ｘ座標デー
タを９ビツト下位方向ｌ＼シフトし、このシフトによっ
て得られたデータの下位９ビツトにＸ座標データを挿入
し、そして、このデータの全ビットを２ビツト下位方向
ヘシフトすればよい。

（ハ）ＧＶＩモード（第６図参照） ドツトＰ　（ｘ　、　ｙ　）のカラーコードのアドレス
ＡＤは、 ΔＤ＝　（５１２ｙ　＋ｘ　）　／２−　（３）なる式
によりめらる。したがって、Ｘ座標データを９ビツト下
位方向ヘシフトし、このデータの下位９ビツトにＸ座標
データを挿入し、このデータの全ビットを１ビツト下位
方向へジットすることによりアドレスＡＤが得られる。

（ニ）Ｇ■モート（第７図参照） ドツトＰ　（ｘ　、　ｙ　）のカラーコードのアドレス
ＡＤは、 ＡＤ＝２５６Ｖ＋ｘ・・・・・・・・・・・・・・・・
・・・・・（４）なる式によりめられ、したがって、Ｘ
座標データを８ピッ１〜上位方向ヘシフトし、このデー
タのＴ位８ピッｌ〜にＸ座標データを挿入することによ
りアドレスＡＤか得られる。

しかして、上述したアドレスシフトを行うのが第９図に
示すアドレスシフタ４３て゛ある。すなわち、このアド
レスシフタ４３はモードレジスタ３１（第８図）から１
１町給されるモードデータＭＯＤに基づいＣ表示−し−
ドを検知し、この検知結果に応じて、供給される座標デ
ータのシフトを行う。

く４）データシフト この処理（、Ｉ、Ｌ、　Ｍ　ｆｖｌ　Ｍコマンドの処理
の場合にのみ行われ、Ｉｎ　Ｍ　Ｍ　Ｍ　］マントの処
理の場合は行われない。以下、ＧＶ′Ｔニード（第５図
参照）の場合を例にどり説明づる。

例えば第１１図に示づ移動の場合にＪ３いて、ドラ１−
Ｐ１のカラーコードが、第１３図に示すようにＶＲＡＭ
４のアドレスＡＤＳの第２，３ビツトに格納されており
、また、ドツトＱ１のカラーコードがＶＲＡＭ４のアド
レスＡＤＤの第４．５ビツトに格納されていたどする。

この場合、ドツトＰ１のカラーコードをドツトＱ１のカ
ラーコードの位置へ移し、あるいは、ドツトＰ１のカラ
ーコードとドラ１〜Ｑ１のカラーコードとの論理演算を
行い、この演算結果をドツトＱ１のカラーコートの位置
へ移すには、ドラ１〜Ｐ１のノノラーコードを２ピツ１
〜左へシフトさせ、ドツトＱ１のカラーコードとの位置
合わせを行う必要がある。この位置合わせを行うのがデ
ータシフト処理であり、次の様にしで行う。

まず、ドツトＰ１．Ｑ１のカラーコードがアドレス内の
どの位置にあるかは、前述したアドレスシフト処理にお
（プる余りピッ１〜（ＡＭＡど称す）が示している。こ
こで、余りビット△ＭＡどは、前記第（２）式において
４で割った時の余りＣあり、具体的にはデータの全ピッ
（〜を２ピッ１〜下位方向へシフ１〜した場合にはみ出
す２ビツトである。

すなわち、Ｘ座標データの下位２ヒッ１へである。

そして、この余りビットＡＭＡが第１３図に示４ように
「０」の場合は、カラーコードが第６，７ビツトに格納
されており、「１」の場合は第４゜５ビツトに、「２」
の場合は第２．３ピッ１−に、「３」の場合は第０．１
ビツトに格納されている。

そこで、ドラＩ−１”　１のカラーコードをドツトＱ１
のカラー７」−ドの位置へ移す場合は、まずドツト１〕
１のカラーコードを、ドラ１〜Ｐ１のカラーコードアド
レスの余りビットＡＭＡの２倍、すなわち第１３図の場
合、 ２Ｘ２＝４ビツト・・・・・・・・・・・・・・・・・
・・・・・・・（５）上位方向へシフト（シフトアップ
）することにより、第６，７ビツトへ移し、次いで、ド
ツトＱ１のカラーコードアドレスの余りビットＡＭＡの
２倍、すなわち第１３図の場合、 ｌＸ２＝２ビツト・・・・・・・・・・・・・・・・・
・・・・・・・（６）下位方向へシフト（シフトダウン
）する。なお、ＧＩＶ、ＧＶＩモードの場合のデータシ
フト処理も、余りビットＡＭＡが１ビツトとなるだけで
、処理過程は全く同じである。またＧ　Ｗモードは１ア
ドレスに１つのカラーコードしかなく、したがってデー
タシフトの必要はない。

しかして、上述したデータシフト処理を行うのが第９図
におけるデータシフタ４５である。すなわちこのデータ
シフタ４５はモードレジスタ３１から出力されるモード
データＭ　ＯＤ　Ｊｙよび、ソース側のドツトのＸ座標
データの下位２ビツト（あるいは１ビツト・）、デステ
イネイション側のドツトのＸ座標データの下位２ビツト
くあるいは１ビツト）に基づいて、ＶＲＡＭ／Ｉから読
み出されたカラーコードデータ（８ビツト）のシフ１−
アップおよびシフトダウンを行う。

（５）カラーコード選択処理 この処理も１ＭＭＭコマンドの処理の場合にのみ行われ
る処理である。例えばＧＶモードにおいて、第１３図に
示づドツトＰ１のカラーコードを、ドツトＱ１のカラー
コードの位置へ転送する場合、まず、アドレスＡ、ＤＳ
の内容を読み出し、上述したデータシフトを行う。次に
、アドレスＡＤＤの内容を読み出し、この読み出したデ
ータにおけるドツトＱ１のカラーコート（２ヒツト）の
みをドツトＰ１のカラーコードに交換してアドレスＡＤ
Ｄへ書き込む。ここで、カラーコードの交換を行うため
には、第１３図の場合、第Ｏ〜第３ビットおよび第６．
第７ビツトについてはアドレスＡＤＤから読み出したデ
ータを選択し、第４．第５ビツトについてはドツトＰ１
のカラーコードを選択し、そして、この選択結果をアド
レスＡＤＤへ書き込む処理が必要となる。この処理がカ
ラーヨー１選択処理であり、第９図に示ずＬＯＰユニッ
ト４０によって行われる。ずなわち、ＬＯＰユニット４
０は前述した論理演算処理を行った後、モードデータＭ
ＯＤ、ソース側のドツトのＸ座標データの下位２ビツト
（あるいは１ビツト）およびデスティネイション側のＸ
座標データの下位２ビツト（あるいは１ビツト）に基づ
いて上述した選択処理を行い、この処理結果をＴＢＵＳ
４７へ出力する。

（６）アーギュメントデータＡＲＤに基づく処理この実
施例においては、カラーコードの転送を４通りの方法に
よって行うことができるようになっている。以下、これ
らの方法を、１ＭＭＭコマンド処理の場合を例にとり説
明する。

第１の方法は、第１４図（イ）に示すように、まず＋Ｘ
方向へ１ドツ［・ずつ順次転送し、次に処理を＋ｙ力方
向１行ずらし、再び＋Ｘ方向へ１ドツトずつ転送し、こ
の過程を繰返す方法、第２の方法は、同図（ロ）に示す
ように、まず＋Ｘ方向へ１ドツトずつ転送し、次いで−
ｙ力方向１行ずらし、再び＋×方向へ１ドツトずつ転送
する方法、第３の方法は、同図（ハ）に示すように、ま
ず−Ｘ方向へ転送し、次いで＋ｙ力方向１行ずらし、再
び−Ｘ方向へ転送する方法、また、第４の方法は同図（
ニ）に示すように、まず−Ｘ方向へ転送し、次いで一■
方向へ１行ずらし、再び一×方向へ転送する方法である
。

アーギュメントデータＡＲＤは、これら４通りの方法の
いずれか１つを指定するデータであり、ＣＰＵ２がアー
ギュメントレジスタ３２（第１０図参照ンにデータ［）
ＩＲＸ、ＤＩＲＹとして各々ＩＩ　Ｑ　ＩＩ　、ＩＩ　
Ｑ　ＩＩを書き込んだ場合は、第１４図（イ）の方法が
指定され、１１　Ｑ　ＩＩ、′１゛′を書き込んだ場合
は（ロ）の方法が、”１　”　、”Ｏ”を書き込んだ場
合は（ハ）の方法が、また、１１　ｉ　１１゜”　１　
”を書ぎ込んだ場合は（ニ）の方法が各々指定される。

（ロ）ＭＸＳ、ＭＸＤおよびＭＸＣによる処理。

まず、第８図に示すμＩＤ２６は、μプログラムＲＯＭ
２２の命令を解読しｌｃ際に、その命令がソースエリア
Ｓをアクセスする命令であれば信号ＴＳを、デスティネ
イションエリアＤをアクセスする命令であれば信号ＴＤ
を各々出力して、アンドゲートＡ　Ｎ　１７３よびＡＮ
２に供給する。アントゲ−１−Ａ　Ｎ　１およびΔＮ２
には前述のようにＭＸＳ、ＭＸｌ）の出力信号が供給さ
れているから、′これらの出力ｆｆｆｉ　Ｍが１″であ
る場合には、ソースエリアアクセス時、あるいはデステ
ィネーシ」ンエリアアクセス時において、アンドゲート
△Ｎ１゜ＡＮ２の出力信号が１“になり、この″１°′
信号がオアゲートＯＲ４を介してスイッチ手段ＳＷ１の
制御端子ｄに供給される。スイッチ手段Ｓｗ１は制御端
子ｄにＩＩ　１１１信号か供給されると、出力端子ａを
選択し、″０゛信号が供給されると、出力端子すを選択
する。したがって、仮りに、ソースエリアアクセス時に
ＭＸＳがｉｔ　１　ｕであると、コマンド処理回路１５
から出力されるカラムアドレスストローブ信号ＣＡＳは
、スイッチ手段ＳＷ１の出力端子ａ、オアゲートＯＲ２
を介してＤＲＡＭ１７用のストローブ信号ＥＣＡＳとし
て出力され、また、ＭＸＳが０″であると、コマンド処
理回路１５から出力されるストローブ信号ＣＡＳはスイ
ッチ手段ＳＷ１　、オアゲートＯＲ１およびオアゲート
ＯＲ３を順次介して、ＶＲＡＭ４用のストローブ信号Ｃ
ＡＳＯとして出力される。°そして、上ｊホした動作は
デスティネイションエリアアクセス時においても同様に
行わね、づなわち、ＭＸＤが′１°′であれば信号ＥＣ
ＡＳが出力され、Ｍ　Ｘ　Ｄ　ｈＸＯ”であれば信号Ｃ
ＡＳＯが出力される。

したがって、第１１図（イ）、（＋］）、（ハ）。

（ニ）に示すデータ転送が、各々（ＭＸＳ＝”Ｏ”、Ｍ
ＸＤ−“’Ｏ”　”）、（ＭＸＳ＝　”Ｏ°’、ＭＸＤ
−“’１　”　）、（ＭＸＳ＝　”１　”　、ＭＸｆ）
＝　”Ｏ”　）、（ＭＸＳ−”１　”　、ＭＸＤ＝　”
１　”　）（ＤＩＦｉに行なわれることが理解できよう
。

次に、ＭＸＣの機能について説明する。

このＭＸＣの内容（“’　１”　／　”　Ｏ”　）は、
ＣＰＵ　２　カＶ　ＲＡ　Ｍ　４　マタＬＬ　Ｄ　ＲＡ
　Ｍ　１７　全直接７１）セスする場合に機能し、コマ
ンドの実行とは関係がない。ブなわら、画像データ処理
回路１ｏが所定のタイミングにおいて、ＣＰｔＪ２のア
クセスを許可する信号ＴＡＣを出ノ〕するど、アンドゲ
ートＡＮ３が開状態となるから、この状態においてアク
セス制御部１３ａから出力されるストローブ信号ＣＡＳ
は、アンドゲートＡＮ３を介してスイッチ手段ＳＷ２に
供給される。そして、この時において、ＭＸＣにパ１”
書き込まれていれば、信号ＣＡＳはスイッチ手段ＳＷ２
の出力端子ａ、オアゲートＯＲ２を順次介しＵＥＣＡＳ
としてＤＲＡＭｌ　７に供給サレ、マタ、ＭＸＣに”Ｏ
”が書き込まれていれば、信号ＣＡＳはスイッチ手段Ｓ
Ｗ２の出力端子ｂ　、オアゲートＯＲ１およびオアゲー
１〜ＯＲ３を介してＣＡＳＯとしてＶＲＡＭ４に供給さ
れる。このように、ＭＸＣの内容によってＣＰＵ２が直
接アクセスするメモリを、ＶＲＡＭ４とＤＲＡＭｌのい
ずれか一方に切換えることかできる。

次にＬ　Ｍ　Ｍ　Ｍコマンド、ｌ−１ＭＭＭコマンドの
各処理過程の詳細を第１５図に示すフローヂャートを参
照して説明する。

口１ＭＭＭコマンド 第１１図（イ）の転送（ＭＸＳ＝”Ｏ’”、ＭＸｓ＝”
ｏ”＞を例にどり、また、Ｇ　ＩＶモートがアーギュメ
ントデータＡＲＤ・−”ｏ”　、”ｏ”の場合を基準に
して説明づる。

ＣＰＵ２がこのコマンド処理を指示する場合、まず第９
図に示すレジスタＳＸ、ＳＹに各々×座標データＸａお
よびｙ座標データｙａを書き込み、次いで、レジスタＤ
Ｘ、ＤＹに各々×座標データｘｉおよびｙ座標データｙ
ｂを書き込み、次いで１ノジスタ、ＮＸ、ＮＹに各々転
送ドツト数Ｎｘ　、Ｎｙを書き込み、次いでアーキュメ
ントレジスタ３２（第８図〉の書き込みを行い、次にコ
マンドレジスタ２０に１ＭＭＭコマンドの書き込みを行
う（第１５図におけるステップＣＰ１）。なお、モード
レジスタ３１の悶き込みは全表示処理の最初の時点、す
なわらＶＲＡＭ４書ぎ込みの、前の時点で行われる。コ
マンドレジスタ２ｏの古き込み信号Ｗは同レジスタ２ｏ
のロード端子へ供給されると共に、フラグ制御回路３４
および、プログラムカウンタ２５へ供給される。フラグ
制御回路３４は古き込み信号Ｗを受け、フラグレジスタ
３３にＣＥフラグをセットする。ここで、ＧＥフラグと
は、ＣＰ（Ｊ２へコマンド処理中を知らせるためのフラ
グである。また、プログラムカウンタ２５へ甫き込み信
号Ｗが供給されると、プログラムカウンタ２５がリセッ
トされる。以後、プログラムカウンタ２５がクロックパ
ルスφをカウントし、このカラン１〜に（生いカウント
出力ＯＴ１．ＯＴ２が逐次変化づる。そして、カウント
出力ＯＴ２の変化に伴い、μプログラムＲＯＭ２２がら
ＬＭＭＭ　二＋マント処理のためのμプログラムが順次
読み出され、μＴＤ２６へ供給される。μｍ０２６は、
供給された／ノブログラムを順次解読し、この解読結果
（、二基づいて６秤の制御信号ＴＳ、ＴＤ、Ｃ０ＮＴ、
ＶＡＳ、、］ＭＰ１．ＪＭＩ）２を順次出力する。この
制御信号に基づいて以下の各処理が行われる。

すなわち、まず第１５図のステップＳＰ１においては、
レジスタＤＸ、ＳＸ、ＮＳの内容が各々レジスタＤＸＡ
、ＳＸＡ、ＮＸＡへ転送される。

次にステップＳＰ２においては、まずμＩＤ２６から信
号ＶＡＳがＶＲＡＭアクセス］ン］−ローラ２８へ供給
される。ＶＲＡＭアクセスコントローラ２８は、この信
号ＶＡＳを受け、画像データ処理回路１０から信号Ｓ１
が供給されている場合（同回路１０がＶ　ＲＡ　Ｍ、４
をアクセス中の場合）はプログラムカウンタ２５のカウ
ントを停止させる。この結果、μＩＤ２６のプログラム
解読が停止し、したがってコマンド処理が停止する。次
いで、信号Ｓ１がオフとなり、ＶＲＡＭ４のアクセスが
可能になると、プログラムカウンタ２５が再びカウント
を開始し、これによりコマンド処理が再開され、ステッ
プＳＰ２にあ（）る次の処理が行われる。すなわち、レ
ジスタＳＸＡおよび、ＳＹの内容（×座標データ×ａお
よびｙ座標データｙａ）がアト１ノスシフタ４３を介し
てＶＡＢＵＳ４９へ出力される。なお、アドレスシック
において座標データ（ｘａ、ｙａ　）のシフト処理が行
われ、これによりドツトＰ１の座標データ（ｘａ、ｙａ
　）がドツトＰ１のカラーコードのアドレスに変換され
るのは前述した通りである。そして、ドツトＰ１のカラ
ーコードのアドレスがＶ　Ａ　Ｂ　ＬＪ　Ｓ　４９へ出
力されると、このアドレスがインターフェイス１１く第
３図）を介しくＶＲＡＭ／ｌへ供給される。これにより
、ドラ１〜Ｐ１のカラーコードがＶＲＡＭ４から読み出
され、ＶＤＢＵＳ４８へ出力される。次にステップＳＰ
３では、ＶＤＢＵＳ４８のデータ（この場合、ドツトＰ
１のカラーコード）がレジスタＬＯＲに転送される。次
にステップＳＰ４では、上記レジスタＬ　ＯＲの内容が
、データシフタ４５へ転送され、次いでレジスタＬＯＲ
に戻される。この時、データシフタ４５において前述し
たデータシフト（カラーコードの位置合わせ）が行われ
る。

次に、ステップＳＰ５では、μＩＤ２６から信号ＡＳが
出力され、ＶＲＡＭ４のアクセスが可能な場合は、次に
レジスタＤＸＡ、ＤＹの内容（この場合ドツトＱ１のＸ
座標データｘｂおよびｙ座標データｙｂ）がアドレスシ
フタ４３を介してＶＡＢＵＳ４９へ出力される。これに
より、ＶＲＡＭからドツトＱ１のカラーコードが読み出
され、ＶＤＢｔＪＳ４８へ供給される次にステップＳＰ
６では、Ｖ　Ｄ　Ｂ　Ｕ　Ｓ　４８のデータ、レジスタ
ＬＯＲ内のデータが各々１０Ｐユニツト４０へ供給され
、次いてＬＯＰユニット４０の出力がレジスタＬＯＲに
転送される。この時、ＩＯＰユニット４０において透明
処哩、論理演算処理、カラー］−ド選択処理が行われる
。次にステップＳＰ７では、まず信号ＶＡＳがμＩＤ２
６から出力され、ＶＲＡＭ４のアクセスが可能であれば
、次いでレジスタＤＸ△、ＤＹの内容（ドツトＱ１のｘ
、ｙ座標データ）がアドレスシフタ４３を介し−ＵＶＡ
ＢＵＳ４つへ出力され、次いでレジスタＩＯＲの内容が
ＶＤＢＵＳ４８へ出力される。これによりレジメタＬＯ
Ｒの内容がドツトＱ１のカラーコードが格納されている
ＶＲＡＭ４のアドレス内に古ぎ込まれる。

以」−でドツトＰ１のカラーコードの転送が終了する。

次に、ステップＳＰ８では、レジスタＮＸＡの内容（×
方向の転送ドツト数）から「１」が減算され、この減算
結果がレジスタＮＸΔに書き込まれる。すなわち、レジ
スタＮＸＡの内容が加減算回路４４へ転送され、ここで
「１］が減算され、この減算結果が再びレジスタＮＸＡ
へ転送される。また、この減算結果は演算結果判別回路
４１へも送出される。次にステップＳＰ９では、μＩＤ
２６から信号ＪＭＰＩがジャンプコントローラ２３へ出
力される。ジャンプコントローラ２３はこの信号ＪＭＰ
１を受け演算結果判別回路４１から信号＜　Ｑ　＞が出
力されているか否かをチェックする。そして、出力され
ている場合（ＹＥＳ）はステップ５Ｐ１０へ進み、フリ
ップ７０ツブＦＦ１をセットする。また、出力されてい
ない場合（ＮＯ）は、ステップＳＰＩ　１へ進む。ステ
ップＳＰ１１では、加減４１回路４４においてレジスタ
ＳｘΔの内容に「１」が加算され、この加算結果がレジ
スタＳＸＡに転送されると共に、演算結果判別回路４１
へ出力される。この処理により、レジスタＳＸＡの内容
がドラ１〜Ｐ２の×座標データとなる。なお、アーギュ
メントデータ△ＲＤのデータＤＩＲＸが″１″の場合は
、ステップ５Ｐ１１の処理が、 ５ＸＡ−１→ＳＸＡ となる。ＳＸＡの内容を＋１するか、−１するかは、ア
ーギュメントデータＡＲＤに基づいて加減算回路４Ｉ！
ｌが判断する。次にステップＳＰＩ　２では、μＩＤ２
６から再び信号、Ｊ　Ｍ　Ｐ　１が出力される。ジャン
プコントローラ２３はこの信号ＪＭＰ１を受け。演算結
果判別回路４１がら信号＜２５６〉が出力されているか
否かをチ丁ツクする。そして、出力されていた場合（Ｙ
ＥＳ）は、ステップＳＰ’１３へ進みフリップフロップ
ＦＦＩのリセットを行い、出力されていない場合（ＮＯ
）は、ステップＳＰ１４へ進む。

このステップＳＰＩ　２の処理の意味は次の通りである
。すなわら、転送ドツ］〜数ＮＸが間違って指定される
と、第１６図に示ｔ　Ｊ：うに画面外の領域の転送が指
示される場合がある。このような場合にそのまま処理を
進めると、結果的に転送の必要のないカラーコードまで
転送してしまい、データの一部を破壊してしまうことに
なる。そこで、Ｇ　ＩＶモードにおいては、レジスタＳ
ＸＡの内容（転送ずべきドツトのＸ座標データ）がｒ２
５６Ｊどなった時、フリップフロップＦＦ１をセットし
、これにより、ぞの行の転送を終了させるようにしてい
る。したがってＧＶモードの場合の判断は、５ＸＡ＝５
１２？となり、また、データＤＩＲＸ＝　”　１　”の
場合は５ＸＡ−負？となる。

次に、ステップＳＰ１４では、レジスタＤＸＡの内容に
「１」が加算され、この加算結果（ドラ１−０２のＸ座
標データ）がレジスタＤＸＡに格納される。また、この
加算結果は演算結果判別回路４１へ供給される。次にス
テップ５Ｐ１５では、信号Ｊ　Ｍ　Ｉ）　１がジャンプ
コントローラ２３へ出力される。ジャンプコントローラ
２３はこの信号ＪＭＰ１を受け、演算結果判別回路／′
１１から信号〈２５６〉が出力されているか否かをチェ
ックし、ｒＹＥｓｊの場合はステップ５Ｐ１６において
フリップフロップ「［１０セツトを行い、ｒＮＯｊの場
合はステップＳＰＩ　７へ進む。なお、このステップ５
Ｐ１５の処理の意味はステップＳ　ｌ）　１２の処理の
意味と略同じである。次にステップ５Ｐ１７では、ジャ
ンプコントローラ２３がフリップフロップＦＦＩがセッ
トされているか否かをチェックする。そして、セットさ
れていない場合（ＮＯ）は、コマンドデコーダ２１の出
力およびプログラムカウンタ２５のカウント出力ＯＴ２
の値によって決まるアドレスデータ（以下、アドレスデ
ータＡＤＪと称す）をプログラムカウンタ２５にプリセ
ットする。これにより、コマンド処理がステップＳＰ２
へ戻る。以下、ステップＳＰ２〜ステップＳＰ１７の処
理が繰返され、これにより、ドツトＰ２．Ｐ３・・・・
・・のカラーコードの転送が行われる。

次にＮｘ個のドツトのカラーコード転送が終了すると、
すなわち、領域Ｓの第１行目の全ドツトのカラーコード
転送が終了すると、ステップＳＰ９の判断結果がｒＹＦ
ｓＪとなり、ステップ５Ｐ１０においてフリップフロッ
プＦＦ１のセットが行われる１、これにより、ステップ
ＳＰ１７の判断結果がｒ　Ｙ　Ｅ　Ｓ　Ｊどなり、ステ
ップＳＰ、１８へ進む。ステップ５Ｐ１８では、レジス
タＤＸ、ＳＸ。

ＮＸの内容が再びレジスタ１）ＸＡ、ＳＸＡ、ＮＸＡへ
各々転送される。次にステップ５Ｐ１９では、加減算回
路４４においてレジスタＮＹの内容から「１」が減算さ
れ、この減算結果がレジスタに格納されると共に、演算
結果判別回路４１へ出ツノされる。次にステップ５Ｐ２
０では１、μＩＤ２６から信号ＪＭＰ２がジャンプコン
トローラ２３へ出力される。ジャンプコントローラ２３
は、この信号ＪＭＰ２を受け、演算結果判別回路４１か
ら信号＜Ｑ＞が出力されているか否かをヂエツク覆る。

そして、出力されていた場合＜ＹＥＳ）はステップＳＰ
’２１へ進み、フリップフロップＦＦ２をセットし、ま
た、出力されてない場合（ＮＯ＞はステップ５Ｐ２２へ
進む。ステップ５Ｐ２２では、レジスタＳＹの内容（ド
ツトＰ１の■斥・標データ）に［１Ｊが加算され、この
加算結果（第１１図に示すドツトｐｍのｙ座標データ）
がレジスタＳＹに格納されると其に、演算結果判別回路
４１へ出力される。なお、アーギコメントデータＡＲ，
ＤのデータＤＩＲＹが′１″の場合は、このステップ５
Ｐ２２の処理が、 ５Ｙ−１→ＳＹ となる。次にステップ５Ｐ２３では、μＩＤ２６から信
号ＪＭＰ２が出力される。ジャンプコントローラ２３は
この信号ＪＭ、Ｐ２を受（プ、演算結果判別回路４１か
ら信号・−−〉が出力されているか否かをチェックする
。そして、出ツノされでいた場合（ＹＥＳ）はステップ
ＳＰ２／Ｉへ進み、フリップ７０ツブＦ　Ｆ、２をセッ
トする。また、出力されていない場合（Ｎ　Ｏ＞はステ
ップ５Ｐ２５へ進む。

なお、このステップ２３の処理は、データＤＩＲＹが“
１′′の場合にのみ意味をもつ。また、この処理の意味
はステップＳＰ１２の処理の意味と略同様であり、誤っ
て画面の上方へはみ出した領域を領域Ｓとして指定した
場合を考慮した処理である。

次にステップ５Ｐ２５では、レジスタ（′）Ｙの内容に
「１」が加算され、この加算結果（第１１図に示すドラ
ｈＱｍのｙ座標データ）がレジスタＤＹに格納されると
共に、演算結果判別回路４１へ出力される。なお、デー
タＤＩＲＹが°“１°°の場合は、この処理が、 ＤＹ−１→ＤＹ となる。次にステップ５Ｐ２６では、信号ＪＭＰ２がジ
ャンプコン１ローラ２３へ出力される。ジャンプコン１
〜ローラ２３はこの信号を受（プ、演算結果判別回路４
１から信号〈−〉が出力されているか否かを判断し、ｒ
、　Ｙ　Ｅ　Ｓ　Ｊの場合はステップ５Ｐ２７において
フリップ７０ツブＦＦ２をレットし、また、ｒＮＯＪの
場合はステップ５Ｐ２８へ進む。ステップ５Ｐ２８では
、ジャンプコントローラ２３が、ＦＦ２がセットされて
いるか否かを判断する。そして、この判断結果が１ＮＯ
」の場合はステップ５Ｐ２９へ進め、Ｆ　Ｆ　１をリセ
ットし、次いで前述したアドレスＴ−タＡＤＪをプログ
ラムカウンタ２５にブリレットする。これにより、処理
か再びステップＳＰ２へ戻る。

以下、ステップＳＰ２〜５Ｐ１７の処理が再ひ繰返し行
われ、これにより、領Ｖ５．ｓの第２行目の各ドツトの
）Ｊラーコード転送が行われる。でして、第２行目の転
送が終了すると、再びステップ５Ｐ１８〜５Ｐ２９の処
理が行われる。次いで、ステップＳＰ２へ戻り、第３行
目の転送処理が行われ、以下上記過程が繰返される。

次に、領＋ｔ　Ｓの全ドツトの転送が終了すると、ステ
ップ５Ｐ２０の判断結果がｒＹＥｓＪとなり、ステップ
５Ｐ２１においてフリップ７０ツブＦＦ２がセットされ
る。これにより、ステップＳ　Ｉ−〕２８の判断結果が
ｒＹＥｓＪとなりステップ５Ｐ３０へ進む。ステップ５
Ｐ３０では、ジャンプコントローラ２３がμプログラム
の最終アドレスをプログラムカウンタ２５にセットする
。次いで′、ステップ５Ｐ３１では、フラグ制御回路３
４がフラグレジスタ３３のＣＦフラグをリセットする。

以上で１ＭＭＭコマンドの全ての処理が終了覆る。

口ＨＭＭＭコマンド このコマンドの処理過程は、第１５図におけるステップ
ＳＰ４〜ＳＰ６がなく、ステップＳ　Ｐ　３　ｈｌらス
テップＳＰ７へ進む点を除くと、１ＭＭＭコマンドの処
理過程と全く同じである。また、ＣＰＵ２によるレジス
タのセット（ステップＣＰ１）も同じである。但し、各
ステップ個々の処理においては、以下の相違がある。

■　ステップＳＰ８ １ＭＭＭコマンド処理においては、 ＮＸＡ−１→ＮＸＡ であるが、Ｉ４　Ｍ　Ｍ　Ｍコマンド処理においては、
ＮＸＡ−１→ＮＸＡ（ＧＶＩモード） ＮＸＡ−２−→ＮＸＡ（ＧＩＶ、ＧＶＩモード）ＮＸＡ
−４→ＮＸＡ　（ＧＶｌモード の３通りがある。この理由は、ＬＭＭＭの場合、ドラ１
一単位の転送であるが、ＨＭ　Ｍ　Ｍの場合に１ノ＼イ
ト単位の転送であるため、１回の転送’（１’、ＧＩＶ
。

Ｇ　Ｖｌモードの場合は２ドツト、ＧＶモモ−−″の場
合は４ドツ１〜、ＧＶＩモードの場合にロドツト転送さ
れるからである。以下の相違の埋山も上記理由と同じで
ある。

■　ステップＳＰ１１ ＬＭＭＭＩ］マントの場合は、 ＳＸＡ±１−）Ｓ　Ｘ　Ａ であるが、ＨＭ　Ｍ　Ｍコマンドの場合は、ＳＸＡ±１
→ＳＸＡ　（Ｇ■［−ド） Ｓ×△±２→５ＸＡ（ＧＩＶ、Ｇ　Ｖｌ　モー　ト）Ｓ
ＸＡ±４→ＳＸＡ　（ＧＶｌモード の６通りがある。

■　ステップｓ　’ｐ　１４ １ＭＭＭコマンドの場合は、 ＤＸＡ±１→ＤＸＡ であるが、ｌ−Ｉ　Ｍ　Ｍ　Ｍコマンドの場合は、Ｄ　
Ｘ　Ａ　±１　→Ｄ　Ｘ　Ａ　（Ｇ　Ｖｌｌ　モー　ト
）ＤＸＡ＋２−）ＤＸＡ　（ＧＩＶ、Ｇ　Ｖｌ　−Ｅ　
−ト）ＤＸＡ±４　→ＤＸＡ　（ＧＶ’ｔ−ド）の６通
りがある。

以上がこの発明の一実施例の詳細である。なお、上述し
たコマンド以外にも例えば、ＣＰＵ２から順次供給され
るカラーフードをＶＲＡＭ４もしくはＤＲＡＭｌ７へ供
給するコマンド、ＶＤＰｌ内のカラーコード（レジスタ
６０内のカラーコード）をＶＲＡＭ４もしくはＤＲＡＭ
Ｉ　７へ供給するコマンドあるいは、ＶＲＡＭ４とＤＲ
ＡＭｌ　７のどららか一方からＣＰＵ２へカラーコード
の転送を行うコマンドがある。そして、ＣＰＵ２（ある
いはＶＤＰｌ）からカラーコード転送を行う場合は、Ｖ
ＲＡＭ４とＤＲＡＭｌ７とはいずれもデスティネイショ
ンエリアになるから、ＭＸＤを１１０１＋にすればＶＲ
ＡＭ４ヘカラー］−ドが転送され、“１″にすればＤＲ
ＡＭｌ　７ヘカラーコードが転送される。また、ＶＲＡ
Ｍ４もしくはＤＲＡＭｌ７側からカラーコード転送を行
う場合は、これらはいずれもソースエリアになるから、
ＭＸＳを′Ｏ″にすればＶＲＡＭ４からカラーコードが
転送され、ｉｔ　１　＋＋にすればＤＲＡＭｌ７からカ
ラーコードが転送される。このように、ＭＸＳ。

ＭＸＤの内容を適宜設定することにより、ソースエリア
、デスティネイションエリアをＶＲＡＭ４もしくはＤＲ
ＡＭｌ７のいずれかに任意に設定することができる。

また、ＤＲＡＭｌ　７に代えて、例えば、予めキャラク
タパターン等が記憶されているＲＯＭ（リードオンメモ
リ）や、フロッピーディスク等からヤラクタパターン等
が転送されたＲＡＭを用いると、キャラクタパターンの
扱いを極めて容易に行うことができる。そして、この方
法は、ドツトマツプモードにおいて静止画の描画を行う
場合に効果的である。すなわち、ドツトマツプモードで
はＶＲＡＭ４内の各カラーコードと表示画面上のドツト
とを１対１に対応させて描画を行っているため、平面的
な拡がりを持つキャラクタ（文字など）を表示するには
、キャラクタ自体をドツト単位で設定しなければならな
いが、上述の方法によれば、予め記憶されている各キャ
ラクタパターンを各々ソースエリアとして指定し、必要
に応じてこれらのキャラクタパターンをＶＲＡＭ４内の
表示エリアに転送すればよいからである。

次に、第１８図は同実施例の一応用例を示づブロック図
である。なお、この図におけるアドレスストローブ信号
はすべて負論理になっており、また、この図に示す回路
は１水平ラインが５１２ドツトで、６４色を同時に表示
する場合の回路である。

図に示す６０はＣＰＵ２によって直接アクセスされる３
ビツトのレジスタであり、アドレスバスの第Ｏ〜第２ピ
ット（Ａ　Ｄ　Ｏ−Ａ　Ｄ２）をデータ入力とし、信号
ＥＣＡＳが供給されると、アドレスデータＡＤＯ−ＡＤ
２をラッチする。したがって、ＣＰＵ２がレジスタ６０
内にデータを書き込む場合は、まず、ＭＸＣを１″にし
、その後に出き込むべきデータに対応するアドレスデー
タＡＤｏ〜ＡＤ２をＶＤＰｌを介して出力する。６１は
デコーダであり、レジスタ６０の出力信号に基づいてそ
の出力端のいずれかから゛１″信号を出力する。６２〜
６７は各々１アドレス４ビツトのＤＲＡＭであり、信号
ＲＡＳとＣＡＳＯとが供給されると、各々日つアドレス
とカラムアドレスをラヂする。このＤＲＡＭ６２，６３
．６４・・・６７の各データ出力はデータバスＣＤＢの
−Ｌ位４ビットおよび下位４ビツトに交互に接続されて
おり、アドレス確定後にＶＤＰＩからリード信号Ｒが出
力されると、４ピツトのデータをデータバスＣＤＢ上に
乗せる。７０〜７５は各々４ビツト４ステージのファー
ストイン・ファーストアウトメモリく以下ＦＩＦＯと略
称づる）であり、端子Ｉ−にＩＩ　Ｉ　１１色号が供給
される毎に、ＤＲＡＭ６２〜６７の出力データを取り込
み、端子Ｒｅａｄに″′１″１″供給される毎にデータ
を出力する。８０〜８５は各々パラレル／シリアル変換
器（以下Ｐ／Ｓと略称する）であり、端子しに゛′１″
１″供給されるとデータを取り込み、また、端子ＳＣＫ
に供給されるパルス信号ＤＨＣＬＫに基づいてシリアル
変換したデータを出力する。この場合のパルス信号ＤＨ
ＣＬＫは１水平ラインに５１２ドツトを表示する場合の
各ドツトの表示タイミングに対応するパルスである。８
６は１／４分周器であり、水平同期信号ＨＳ　Ｙ　Ｎ　
Ｃでリセットされるようになっている。また、信号ＶＤ
ＳはＶＤＰが表示のためのアクセスを行っている時にア
クティブとなる信号である。

上述した構成において、６４色同時表示を行う場合は、
まず、ＣＰＵ２がＭＸＣを１″にしてレジスタ６０をア
クセスし、これにより、レジスタ６０にデータを書き込
んでＤＲＡＭ６２〜６７のいずれかを選択する。次に、
ＣＰＵ２がＭＸＣを′０″にして信号ＲＡＳとＣＡＳＯ
とが出力されるモードにし、上述の処理によって選択さ
れたＤＲＡＭへデータを書き込む。この書き込みに際し
ては、ＣＰＵ２から出力されるライト信号がＶＤＰｌを
介して図に示すライト信号ＷとしてＤＲＡＭ６２〜６７
のライトイネーブル端子ＷＥに供給される。そして、上
述した書き込み処理をＤＲＡＭ６２〜６７のすべてにつ
いて行い、この書き込みが終了した後は、画像データ処
理回路１０がＲＡＳとＣＡＳＯとによってＤＲＡＭ６２
〜６７のアクスを行うとともに、信号ＶＤＳ（”Ｏ”信
号）を出力する。この結果、ＤＲＡＭ６２〜６７の同一
アドレス内のデータ（４ヒツト）が同時に読み出され、
この読み出されたデ′−夕がＦＩＦＯ７０〜’７５Ｍ供
給サレル。ソシテ、Ｆ　Ｉ　ＦＯ７０〜７５から出力さ
れる４ビツトのパラレルデータはクロックパルスＤ　）
−Ｉ　ＣＬ　Ｋの１／４の周器でＰ／Ｓ８０〜８５に読
み込まれ、この読み込まれたパラレルデ〜りは、クロッ
クパルスＤ　ＨＣＬ　Ｋ（９３ｎｓ）の速さで順次シリ
アルデータに変換されて出力される。この場合、Ｐ、−
’Ｓ８０．８１がブルーデータＢ０，８１．Ｐ／Ｓ８２
，８３がＬ／ッドデータＲＯ，Ｒ１，Ｐ／３８４．８５
がクリーンデータＧＯ，Ｇ１を出力するようになってお
り、これらのカラーデータは外部に設けられたカラーパ
レット、ＤＡＣを介してＲＧＢ信号に変換される。そし
て、各カラーデータが各々２ビツトで構成されているか
ら、２２Ｘ２２Ｘ２２−６４色の色表現が可能になり、
また、１ドツｌ〜の表示　□タイミングが９３ｎｓであ
るがら１水平ラインに５１２ドツトの表示が可能となる
。

このように、この応用例においては、ＣＰＵ２がＤＲＡ
Ｍ６２〜６７を直接アクセスする場合は、これらのＤＲ
ＡＭのうちいずれか一つを選択してアクセスすることが
でき、また、ＶＤＰＩが表示のためのアクセスを行う場
合は、ＤＲＡＭ６２〜６７の同一アドレスを一斉にアク
セスすることができるのひ、表示色の増加や表示ドツト
数の増加に容易に対処することができる利点を有する。

〔発明の効果〕

以上詳細に説明したように、この発明によれば表示メモ
リ用のアドレスバスにアドレス入力端が接続される拡張
メモリと、前記中央処理装置によってソースエリア、デ
ィスティネイションエリアが指定され、この指定された
エリア相互間もしくは指定されたエリアと前記中央処理
装置との間でカラーコードの転送を行うコマンド処理回
路と、前記ソースエリアを拡張メモリもしくは表示用メ
モリのいずれに設定するか、前記ディスティネイション
エリアを拡張メモリもしくは表示メモリのいずれに設定
するかおよび前記中央処理装置がディスプレイコントロ
ーラを介して行うアクセスを表示メモリもしくは拡張メ
モリのいずれに設定するかを各々指定する情報が書き込
まれるメモリ選択データ記憶手段と、このメモリ選択デ
ータ記憶手段の内容に基づき、ソースエリアアクセス時
およびデイティネイションエリアアクセス時の各々にお
いて前記表示メモリもしくは前記拡張メモリのいずれか
一方にメモリアドレスストローブ信号を切換えて供給づ
るストローブ信号切換手段とを具備したので、ＶＲＡＭ
と外部メモリの各々に対し、ソースエリアとディスティ
ネイションエリアを適宜設定し得るとともに、ＶＲＡＭ
と外部メモリのいずれか任意の方にＣＰＵがＶＤＰを介
してアクセスすることができ、しかも、これらのアクセ
ス切換を極めて簡単に（ＣＰＵ側のプログラム処理を必
要とせずに）行うことができる。したがって、非表示メ
モリ領域に格納し得るデータ量が飛躍的に増え、しかも
、これらのデータの転送態様が多いので種々の表示効果
を奏することができる。

【図面の簡単な説明】

第１図は従来のディスプレイコントローラを用いたディ
スプレイ装置の構成を示すブロック図、第２図は画像の
移動を説明するための図、第３図はこの発明の一実施例
によるディスプレイコントローラを用いたカラーディス
プレイ装置の概略構成を示すブロック図、第４図〜第７
図は各々同ディスプレイ装置における静止画の表示モー
ドを説明するだめの図、第８図は第３図におけるコマン
ド処理回路１５の構成を示すブロック図、第９図は第８
図における演算およびレジスタ回路（ＡＲＣ）２７の構
成を示すブロック図、第１０図は第８図にお【ノるアー
ギュメントレジスタ３２の構成を示す図、第１１図〜第
１４図および第１６図、第１７図はいずれも第８図に示
すコマンド処理回路１５の動作を説明するだめの説明図
、第１５図はコマンド処理回路１５の動作フローチｔ７
−ト、第１８図は同実施例の一応用例の構成を示づブロ
ック図である。 ４・・・・・・ＶＲＡＭ　（拡張メモリ）、１５・・・
・・・コマンド処理回路、３２・・・・・・アーギュメ
ントレジスタ（メモリ選択データ記憶手段）、ＡＮ１〜
ＡＮ３・・・・・・アンドゲート（ストローブ信号切換
手段）、ＯＲＩ〜ＯＲ４・・・・・・オアゲート（スト
ローブ信号切換手段）、ＳＷｌ、ＳＷ２・・・・・・ス
イッチ手段（ストローブ信号切換手段）。 出願人　株式会社　アスキー （４）第 、７１．　囚 （Ａ）　第７ ６・図　（。。

Claims (1)

【特許請求の範囲】
1. 中央処理装置の制御の下に、表示画面の各ドツトに対応
   して表示メモリに記憶されたカラーコードを前記メモリ
   から読み出し、この読み出したカラーコードに基づいて
   前記表示画面にドツト表示を行うディスプレイ　コント
   ローラにおいて、前記表示メモリ用のアドレスバスにア
   ドレス入力端が接続される拡張メモリど、前記中央処理
   装置によってソースエリア、ディスティネイションエリ
   アが指定され、この指定されたエリア相互間もしくは指
   定されたエリアと前記中央処理装置との間でカラーコー
   ドの転送を行うコマンド処理回路と、前記ソースエリア
   を拡張メモリもしくは表示用メモリのいずれに設定する
   か、前記ディスティネイションエリアを拡張メモリもし
   くは表示メモリのいずれに設定するか、および前記中央
   処理装置がディスプレイコントローラを介して行うアク
   セスを表示メモリもしくは拡張メモリのいずれに設定す
   るかを各々指定する情報が書き込まれるメモリ選択デー
   タ記憶手段と、このメモリ選択データ記憶手段の内容に
   基づき、ソースエリアアクセス時およびディステイネイ
   ションエリアサクセス時の各々において前記表示メモリ
   もしくは前記拡張メモリのいずれか一方にメモリアドレ
   スストローブ信号を切換えて供給するストローブ信号切
   換手段とを具備することを特徴とするディスプレイコン
   トローラ。