JPS60216385A - デイスプレイコントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電子計算機の端末機あるいはテレビゲーム等
に用いられるディスプレイコン１ヘローラに関する。

〔従来技術〕

近年、ＣＰＵ　（中央処理装置）の制御の下に、ＣＲＴ
　（ブラウン管）表示装置の画面に動画および静止画の
表示を行うドツト表示によるディスプレイコントローラ
が種々開発されている。第１図はこの種のディスプレイ
コントローラａを用いたカラーディスプレイ装置の構成
を示すブロック図であり、この図においてｂはｃｐｕ、
ｃはＣＰＵ・ｂにおいて用いられるプログラムが記憶さ
れたＲＯＭ（リードオンメモリ）およびデータ記憶用の
ＲＡＭ　（ランダムアクセスメモリ）からなるメモリ、
ｄは＼／ＲＡＭ　（ビデオＲＡＭ）　、ｅはＣＲＴ表示
装置である。このカラーディスプレイ装置において、ｃ
ｐｕ−ｂは、まずＣＲＴ表示表示装置衣示画面に表示さ
せるべき静止画データおよび動画データをディスプレイ
コントローラａへ順次出ノノーリ゛る。ディスプレイコ
ン１ヘローラａは供給されたデータを順次ＶＲＡＭ−ｄ
へ占ぎ込む。次に、ＣＰ　ＬＪ・））が表示指令をディ
スプレイコントローラａへ出力すると、ディスプレイコ
ン［〜ローラａがこの指令を受け、ＶＲＡＭ−（Ｉ内の
静止画データおよび動画データを読出し、ＣＲＴ表示表
示装置衣示画面に表示さＵる。

ところで、従来のこの種のディスプレイ装置においては
、例えば第２図に示す表示画面の領域Ｒ１に表示されて
いる静止画を領域Ｒ２へ移動する場合、ただ１１１に領
域Ｒ１の各ドラ１へに対応するカラーコード（静止画デ
ータ）をＶＲＡＭ−ｄから読出し、この読出したカラー
コードを領域Ｒ２に対応するＶＲＡＭ−ｄの記憶エリア
へ転送するだ（）であった。

〔発明の目的〕

この発明は−１−記事情に鑑みてなされたもので、その
目的は上述した転送の際、論理演算回路を行うことがで
きるディスプレイ装置を提供することにある。ここで、
論理ｆＡ算処理とは、転送すべきドツトのカラーコード
の各ビットと、転送先のドツトのカラーコードの各ピッ
ｉ〜との間の論理演算（ＡＮＤ、ＯＲ等）を行い、この
演算結果を転送先のドツトに対応する記憶エリアへ書込
む処理をいう。

〔発明の構成〕

この発明は、第１の記憶領域（転送ずべき領域）に記憶
されたカラーコードを読出す第１の読出し手段と、前記
第２の記憶領域（転送先領域）に記憶されたカラーコー
ドを読出す第２の読出し手段と、前記第１．第２の読出
し手段によって読出されたカラーコードの各ビット間の
論理演算を行う論理演算回路と、前記論理演算回路にお
ける演算結果を前記第２の記憶領域に書込む書込み手段
とを具備してなるものである。

［実施例］ 第３図はこの発明の一実施例によるディスプレイ　コン
トローラく以下ＶＤＰと略称する）１を適用したカラー
ディスプレイ装置の概略構成を承りブロック図であり、
この図において２はｃｐｕ。

３はメモリ、４はＶＲＡＭ、５はＣＲＴ表示装置である
。ＶＤＰｌにおいて、画像データ処理回路１０は、ＣＲ
７表示装置５の画面の走査スピードに対応して、Ｖ　Ｒ
Ａ　Ｍ　４内の静１に２両データおよび動画データをイ
ンターフェイス１１を介して読み出り゛どどもに、ＣＲ
Ｔ表示装置５へ画面の走査に必要な同期信号５ＹＮＣを
出力ザる。この場合、静止画データおよび動画データは
各々表示面上のドツトの色を指定するカラーコード（２
，４あるいは８ビツト）から成っており、画像データ処
理回路１０は、読み出したカラーコードをカラーパレッ
ト１２へ出力する。カラーパレット１２は供給されたカ
ラーコードをＲＧＢ　（１ノツト、グリーン、ブルー）
信号に変換してＣＲ７表示装置５へ供給する。また、画
像データ処理回路１０はＣＰしノ２からインターフェイ
ス１３を介して供給される画像データを、画面の非表示
期間（垂直帰線期間等）においてＶＲＡＭ４へ害ぎ込み
、さらに、ＶＲＡＭ４をアクセスしている時（書き込み
および読み出し時）は、信号８１．をコマンド処理回路
５− １５へ供給して、アクセス中であることを知らせる。

コマンド処理回路１５は、ＣＰＵ２から、インターフェ
イス１３を介して供給される各種のコマンドに対応する
処理を行う回路であり、その詳細を第８図および第９図
に示す。

茨に、この実施例における静止画表示について説明する
。この実施例においては、静止画表示のモードが複数設
定されており、大別すると８×８または８×６画素のパ
ターンを適宜選択して表示面上に表示するパターンモー
ドと、画面を構成する全ドツトを個々に色指定するドツ
トマツプモードとに分かれる。この場合、パターンモー
ドは従来のディスプレイ　コントローラの処理と略同様
であるのでその説明を省略し、ドツトマツプモードにつ
いてのみ説明を行う。

この実施例におけるドツトマツプモードには、ＧＩＶ、
ＧＶ、ＧＶＩ、■の４種のモードがあり、各モードにお
けるＶＲＡＭ４内の静止画データと表示位置との対応関
係は次の通りである。

６一 ■　Ｇ　ＩＶモード このＧＩＶモードは第４図（イ）に示すように、２５６
Ｘ１９２ドツトの画面構成になっており、この画面を構
成する全ドツトのカラーコードが同図（ロ）に示ずＶＲ
ＡＭ４の静止画データエリア４ａ内に格納されている。

またＧ　ＩＶモードにおけるカラーコードは、４ビツト
で構成されており、このカラーコードが同図（ハ）に示
す順序で静止画データエリア４ａ内に格納されている。

すなわち、ＶＲＡＭ４の０番地には表示画面の（×座標
。

ｙ座標）が（０，０）のドツトのカラーコードおよび（
ｘ　、　ｙ　＞が（１，Ｏ）のドツトのカラーコードが
各々記憶され、１番地には、（２，Ｏ）のカラーコード
および（３，０＞のカラーコードが各々記憶されている
。以下同様である。また、このＧＩＶモードではカラー
コードが４ビツトであるから、１ドツトにつき１６色ま
で指定することができる。また、静止画データエリア４
ａの容量は図示のように２４５７６バイト必要になる。

ＶＲＡＭＪ内のエリア４Ｃは動画表示に必要な各種デー
タが記憶されるエリアであり、■リア４１）は予備エリ
アである。この場合、予備エリア／ｌｂは静止画データ
エリア４ａの続き番地に割り当てられており、必要に応
じて静止画表示用のカラーコードを格納し得るようにな
っている。

■　ＧＶモード このＧＶモードは第５図（イ）に示すように、５１２Ｘ
１９２ドツトの画面構成になっており、全ドツトのカラ
ーコートがＧ　ＩＶモードと同様に静止画データエリア
４ａに格納される。また、ＧＶモードにおけるカラーコ
ードは、２ビツトで構成されており、このカラーコード
が同図（ハ）に示す順序で静止画データエリア４ａの１
アドレスに４個づつ格納されている。また、静止画デー
タエリア４ａの容量はＧＩＶモードと同様に２４５７６
バイト必要になる。これは、ＧＶモードではｘ軸方向の
ドツト数がＧ　ＩＶモードの２倍となっているが、カラ
ーコードのビット数がＧＩＶモードの１／２となってい
るからである。そして、カラーコードが２ビツトである
から、１ドツトに対し４色まで指定することができる。

なお、ＶＲＡＭ４内のＴリア４ｂ、４Ｃについては、Ｇ
ＩＶモードと同様である。

■　Ｇ　Ｖｒモード このＧ　ｖＩモードは第６図（イ）に示すように、５１
２Ｘ１９２ドツトの画面構成になっており、カラーコー
ドはＧ　ＩＶモードと同様に４ビツトで構成されている
。この結果、静止画データエリア４ａの容量はＧ　ＩＶ
モードの２倍の４９１５２バイトとなっており（同図（
ロ））、また、同静止画データエリア４ａ内のカラーコ
ードの並び順は同図（ハ）に示すようになっている。

■　Ｇ■モード このＧ　ＶＮモードにおいては、カラーコードが８ピツ
トで構成されており、この結果、表示面上の１ドツトに
対し、２５６色の色指定を行うことができる。また、画
面構成は第７図（イ）に示すように２５６ｘ１９２ドツ
トとなっており、静止画データエリア４ａの容量ばＧＶ
Ｉモードと同様に４９１５２バイトとなっている。そし
て、同静止画９− データエリア４ａ内のカラーコードの並び順は、第７図
（ハ）に示すように１アドレスに１個づつ格納されてい
る。

次に、コマンド処理回路１５の詳細を説明する。

このコマンド処理回路１５はＣＰＵ２から供給される各
種コマンドを解読し、この解読結果に対応するデータ処
理を行う回路である。ＣＰＵ２から供給されるコマンド
は、ハイスピードムーブコマンド群と、ロジカルムーブ
コマンド群とに大別される。ハイスピードムーブコマン
ドは、カラーコードの転送をバイト単位で行うよう指示
するコマンドであり、ロジカルムーブコマンドはカラー
コードの転送をドツト単位で行うよう指示するコマンド
である。また、各コマンドは各々８ビツト構成であり、
上位４ビツトがデータ処理命令、下位４ビツトがロジカ
ルオペレーション（以下ＬＣ）Ｐと略称する）命令とな
っている。この場合、データ処理命令はデータ処理の種
類を指示する命令であり、また、ＬＯＰ命令はカラーフ
ード転送の際に後述する透明処理および論理演算を行う
よう指１０− 示する命令である。なお、ハイスビードムーブコマンド
にはＬＯＰ命令が含まれない（下位４ビツトが１０」と
なる）。

第８図はコマンド処理回路１５の構成を示すブロック図
である。この図において１９はｃＰＵバス（以下ＣＢＵ
Ｓと称す）であり、インターフェイス１３（第３図）を
介してＣＰＵ２に接続されている。２０はＣＰＵ２から
供給されるコマンドが格納されるコマンドレジスタであ
り、このコマンドレジスタ２０の上位４ビツト（データ
処理命令）はコマンドデコーダ２１によってデコードさ
れた後、マイクロプログラムＲＯＭ（以下μプログラム
ＲＯＭと称す）２２．ジャンプコントローラ２３および
ハイスピードムーブ検出回路２４に供給される。μプロ
グラムＲＯＭ２２には、各種コマンドに対応するマイク
ロプログラムが複数記憶されており、コマンドデコーダ
２１の出力信号によって選択されたマイクロプログラム
が、プログラムカウンタ２５のカウント出力ＯＴ２のカ
ウントアツプに対応して順次読み出されてμインストラ
クションデコーダ（以下μＩＤと略称する）２６に供給
される。μＩＤ２６はμプログラムＲＯＭ２２から読み
出された命令に基づいて３ステツプの命令を作成し、こ
れらの各命令をプログラムカウンタ２５のカウント出力
ＯＴ１のカウントアツプに応じて順次デコードし、出力
する。出力された信号は制御信号群Ｃ０ＮＴとして演算
およびレジスタ回路（以下ＡＲＣと略称する）２７へ供
給される。また、μｍ０２６はμプログラムＲＯＭ２２
から読み出された命令に基づいて制御信号ＶＡＳ、ＪＭ
Ｐ１．ＪＭＰ２を作成し、出カスる。

プログラムカウンタ２５は、そのカウント出力ＯＴ１が
３進、ＯＴ２が１８進となっており、また、カウント出
力ＯＴ２はカウント出力ＯＴ１が一巡する毎に１インク
リメントされる。また、プログラムカウンタ２５の端子
ＣＫはクロック入力端子、Ｒはリセット端子、ＰＳはプ
リセット端子であり、Ｃはカウント中断端子である。２
８はＶＲＡＭアクセスコントローラであり、以下に述べ
る処理を行う。今、μプログラムＲＯＭ２２から出力さ
れる命令が、＼／ＲＡＭ４のアクセスを必要とする命令
であった場合、μｍ　Ｄ　２．６は信号ＶＡＳをＶＲＡ
Ｍアクセスコントローラ２８へ供給する。ＶＲＡ’Ｍア
クセスコントローラ２８は、信号ＶＡＳが供給された時
に信号Ｓ１が出力されているかどうか、（すなわち、画
像データ処理回路１０が＼／ＲＡＭ４をアクセス中・で
あるかどうか）を調べ、信号Ｓ１が出力されていれば、
信号Ｓ３をプログラムカウンタ２５の端子Ｃに供給して
、プログラムカウンタ２５のカウント動作を中断させる
。この結果、μＩＤ２６は命令の解析処理に移ることが
できず、アクセス待機状態となる。一方、信＠Ｓ１が出
力されていなければ、ＶＲＡＭアクセスコントローラ２
８は信号Ｓ３を出力せず、この結果、μＩＤ２６は直ら
に命令の解析処理に移ることができ、ＶＲＡＭ４へのア
クセスが実行される。このように、ＶＲＡＭアクセスコ
ントローラ２８は、コマンド処理回路１５と画像データ
処理回路１０とが共にＶＲＡＭ４のアクセスを必要１３
− とした場合に、画像データ処理回Ｍ１ｏのアクセスを優
先させ、コマンド処理回路１５の処理を一時中断させる
回路である。

次にジャンプコントローラ２３は、マイクロプログラム
中の各種ジャンプ命令に対するジャンプ先アドレスをコ
ントロールするものであり、内部にジャンプ先選択用、
のフリップ７０ツブＦＦ１゜ＦＦ２を有している。この
場合、フリップ７０ツブＦＦ１は、ＡＲＣ２７内の演算
結果判別回路４１（第９図参照）から出力される信号〈
−〉、〈Ｏ〉、＜２５６＞、＜５１２＞　（これらの検
出信号の意味については後述する）のいずれかの信号と
、信号Ｊ　Ｍ　Ｐ　１とによってセットされ、また、フ
リップフロップＦＦ２は信号〈−〉、〈０〉のいずれか
の信号と、信号ＪＭＰ２とによってセットきれる（ＦＦ
１．２のリセット信号系路は説明の煩雑を避けるために
図示省略する）。そして、ジャンプコントローラ２３は
、フリップフロップＦＦ１，２の状態、カウント出力Ｏ
Ｔ２の値およびコマンドデコーダ２１の出力信号に基づ
いてジ１４− ャンプ先アドレスを作成し、このジャンプ先アドレスを
プログラムカウンタ２５のプリセット端子ＰＳへ出力す
る。プログラムカウンタ２５は端子ＰＳにジャンプ先ア
ドレスが供給されると、このアドレスをカウント出力Ｏ
Ｔ２として出力し、この結果、実行中のマイクロプログ
ラムの処理が、ジャンプ先アドレスの命令へ移る。

ハイスピードムーブ検出回路２４は、コマンドデコーダ
２１の出力信号に基づいて、現時点において処理するコ
マンドがハイスピードムーブコマンド群に属するコマン
ドであるかどうかを検出し、ハイスピードムーブコマン
ドであることが検出されると、信号Ｓ２を画像データ処
理回路１０へ出力する。画像データ処理回路１０は、信
号Ｓ２が供給されている間は、動画表示処理を禁止状態
にする。すなわら、ハイスピードムーブコマンドにおい
ては、コマンド処理回路１５が画像データ処理回路１０
の動画処理に割り当てられているタイムスロットをも使
用してＶＲＡＭ４のアクセスを行うことができる。

次にＬＯＰデコーダ３０は、コマンドレジスタ２０の下
位４ビツト内のデータ（ＬＯＰ命令）をデコードし、こ
のデコード結果を信号ＬＯＰＳとしてＡＲＣ２７へ供給
する。

３１はモードレジスタであり、前述したドツトマツプモ
ードＧ　ＩＶ　−Ｇ■のいずれかを指定するデータがＣ
ＰＵ４によって古き込まれる。このレジスタ３１の出力
はデータＭＯＤとしてＡＲＣ２７へ供給される。３２は
アーギュメントレジスタである。このアーギュメントレ
ジスタ３２は第１０図に示すように８ビツトのレジスタ
であり、その第２．第３ビツトに各々ＣＰＵ２によって
１ビツトのデータＤＩＲＸおよびＤＩＲＹが書き込まれ
る。このレジスタ３２の出力は、データＡＲＤとしてＡ
ＲＣ２７へ供給される。なお、データＤＩＲＸおよびＤ
ＩＲＹの機能については後に説明する。３３は各種のフ
ラグがセットされるフラグレジスタであり、各フラグの
セットおよびリセットはフラグ制御回路３４によって行
われ、また、このフラグレジスタ３３の内容はＣＢＵＳ
１９へ出力される。

次に、ＡＲＣ２７について説明する。このＡＲＣ２７は
、第９図に示すように１０個のレジスタＳＸ、ＳＹ・・
・・・・ＬＯＲと、アドレスシフタ４３と、加減算回路
４４と、データシフタ４５と、ＬＯＰユニット４０と、
演算結果判別回路４１と、ＣＢＵＳ１９と、ＩＢＵＳ　
（内部バス）４７と、ＶＤＢｕｓ　（ＶＲＡＭデータバ
ス）４８と、ＶＡＢＬＩＳ　（ＶＲＡＭアドレスバス）
４９とから構成されている。レジスタＳＸ・・・・・・
ＬＯＲは各々、ロード端子と、出力バッファと出力バッ
ファのエネーブル、ディエーブルを制御する出力制御端
子とを有し、上記ロード端子および出力制御端子へ各々
制御信号群Ｃ０ＮＴ　（第８図）の中の特定の制御信号
が供給される。そして、例えばレジスタＳＸ内のデータ
をレジスタＳＸＡへ転送する場合は、まずレジスタＳｘ
の出力制御端子へ出力バッファをエネーブルとする制御
信号が供給され、同時に、レジスタＳＸＡのロード端子
へデータロードを指示する制御信号が供給される。これ
により、レジ１７− メタＳｘ内のデータがＩＢＵＳ４７を介してレジスタＳ
Ｘ内に転送される。演算結果判別回路４１は、加減樟回
路４４における演算結果を判別する回路であり、演算結
果が負、ｒＯＪ、ｒ２５６Ｊ、ｒ５１２Ｊの場合に各々
信号＜−＞、＜Ｑ＞。

＜２５６＞、＜５１２＞を出力する。なお、構成要素４
０および４３〜４５については後述する。

次に、上述したコマンド処理回路１５の動作を説明する
。このコマンド処理回路１５は１２種類のコマンドを処
理し得るようになっているが、以下にＬＭＭＭ　］−ｏ
ｇｉｃａｌ　ｆｖｌｏｖｅ　Ｍｅｍｏｒｙ　ｔｏ　Ｍｅ
ｍｏｒｙ　）　コマンドおよびＩ−ＩＭＭＭ　（１−１
ｉａｈ　ＳｐｅｅｄＭＯｖｅＭｅＩＩｌＯｒｙｔＯＭｅ
ＩＩｌＯｒｙ）コマンドの処理過程について説明する。

これらのコマンドは共に第１１図に示す表示画面の領域
Ｓ（ソース）の画像を領域Ｄ（デスティネイション）へ
移動させるコマンドである。ところで、前述した第４図
〜第７図において説明したように、表示画面の各ドツト
のカラーコードはＶＲＡＭ４のＯ番地から順次記憶され
ている。したがって、領域Ｓの画像を領１８− 域りへ移動さゼるということは、領域Ｓに対応するＶＲ
ＡＭ４のエリア内の各カラーコードを、領ｌ或りに対応
するＶＲＡＭ４のエリアへ転送することを意味する。こ
の転送を行えば、第３図に示す画像データ処理回路１０
が領域りの各ドツトのカラー表示を転送後のカラーコー
ドに基づいて行う。

また、Ｌ　Ｍ　Ｍ　ＭコマンドとＨＭＭＭコマンドとの
相違は次の３点にある。（詳細は後述する。）第１点：
　ｌ　ＭＭＭコマンドにおいては、カラーコードの転送
がドツト単位で行われる。これに対し、ＩＩ　Ｍ　Ｍ　
Ｍコマンドにおいてはバイト単位で行われる。

第２点：　１ＭＭＭコマンドにおいては、透明処理およ
び論理演算処理が可能である。これに対し、１−Ｉ　Ｍ
　Ｍ　Ｍコマンドにおいては、これらの処理が不可能で
ある。

第３点：１ＭＭＭコマンドにおいては、画像データ処理
回路１０（第３図）における表示処理がコマンド処理よ
り優先する。これに対し、１１ＭＭＭコマンドにおいて
は、画像データ処理回路１０にお（プる動画の表示処理
を一時中止してコマンド処理が行われる。

次に、ＬＭＭＭ、ｌ−１ＭＭＭコマンドの処理過程の概
略は次の通りである。

口１ＭＭＭコマンド 例えば第１１図の移動の場合、まずドツトＰ１のカラー
コードをＶＲＡＭ４から読み出し、次いでドツトＱ１の
カラーコードをＶＲＡＭ４から読み出す。次に、ドツト
Ｐ１．Ｑ１の各カラーコードの透明処理および論理演算
処理を行い、この処理結果をドツトＱ１に対応するＶＲ
ＡＭ４の記憶エリアに書き込む。以下、ドツトＰ２．Ｑ
２．ドツトＰ３．Ｑ３・・・・・・について同様の処理
を繰返す。

口ＨＭＭＭコマンド モードＧ　ＩＶの場合を例にとり説明する。いま例えば
第１２図に示ずように、ドツトＰ１．Ｐ２のカラーコー
ドがＶＲＡＭ４のアドレス〈８５〉に、ドツトＰ３．Ｉ
ＩのカラーコードがＶＲＡＭ／！４のアドレス〈８６〉
に、・・・・・・、各々記憶されており、また、ドラ１
へ０１．Ｑ２のカラーコードがＶＲＡＭ／Ｉのアドレス
＜２１５＞に、ドラ１〜Ｑ３．Ｑ４のカラーコードがＶ
ＲＡＭ４のアドレス〈２１６〉に、・・・・・・、各々
記憶されているとする。この場合、ｌ−Ｉ　Ｍ　Ｍ　Ｍ
コマンド処理においては、まず、アドレス〈８５〉内の
カラーコードを読み出し、この読み出したカラーコード
をアドレス＜２１５＞内に書き込み、次いで、アドレス
く８６〉内のカラーコードを読み出してアドレス＜２１
６＞内に書き込み、以下、この処理を繰返す。

次に、上記コマンド処理の際に必要な各種の処理につい
て説明する。

（１）透明処理 領域Ｓのカラーコードが透明を示すカラーコード（この
実施例では八ＬＬ″“０′°）の場合に、このカラーコ
ード（Ａ　Ｌ　Ｌ　”Ｏ”　）を領域りへ移さず、領域
りのカラーコードをそのまま残す方が都合がよい場合が
ある。この処理を透明処理といい、この実施例では、Ｃ
Ｐ（Ｊ２が透明処理を行うか行わないかを、ＬＯＰ命令
〈コマンドの下位４ビツト）によって指定し得るように
なっている。

２ｌ− （２）論理演算処理 この処理は領域Ｓのドツトのカラーコードの各ビットと
領域りのドツトのカラーコードの各ビットとの間の論理
演算を行う処理である。この実施例においてはＡＮＤ、
ＯＲ，ＥＸＯＲ（イクスクルーシブオア）、ＮＯＴの各
演算を行い得るようになっており、また、ＣＰＵ２が論
理演算の種類および論理演算を行うか否かをＬＯＰ命令
によって指定し得るようになっている。

第１表に、この実施例におけるＬＯＰ命令の種類を示す
。この表において、ＳＣはソースカラーコード（領域Ｓ
のドツトのカラーコード）、ＤＣはデスティネイション
力う−コード、ＤはＤ領域を示す。

しかして、前述した透明処理および上述した論理演算処
理を行うのがＬＯＰユニット４０（第９図）である。す
なわち、ＬＯＰユニット４０はＬＯＰデコーダ３０（第
８図）から出力される信号ＬＯＰＳに応じて第１表に示
す各処理を行い、この処理結果をＩ　Ｂ　Ｕ　Ｓ　４．
７へ出力する。

２２− 第１表 （３）アドレスシフト 例えば第１１図に示す移動を行う場合、ＣＰＵ２はドツ
トＰ１の座標（ｘａ、ｙａ　）と、ドラｈ　Ｑ　１の座
標（ｘｂ、ｙｂ　）と、×方向およびｙ方向の転送ドツ
ト数ＮＸ、ＮＹを各々コマンド処理回路１５に指示する
。したがって、コマンド処理回路１５はドツトの座４ｍ
　（ｘ　、　ｙ　）を、ドツトのカラーコードが格納さ
れているＶＲＡＭ４のアドレスに変換しなければならな
い。この座標をアドレスに変換する際に行われる処理が
アドレスシフトである。

以下、各表示モード別にこのシフト処理を説明する。

（イ）Ｇ■モード（第４図参照） 第４図（イ）に示すドツトＰ　（ｘ　、　ｙ　）のカラ
ーコードが格納されているＶＲＡＭ４のアドレスＡＤは
、同図（ハ）に示すカラーコードの格納状態から明らか
なように、 ＡＤ＝　（２５６ｙ　＋ｘ　）／２・・・・・・・・・
（１）なる式によりめられる。ところで、２進数データ
を２５６倍するには、同データを８ピッ１〜上位方向ヘ
シフトすればよく、また、２進数データを２で割るには
、同データを１ビツト下位方向ヘシフトすればにい。す
なわち、上記（１）式のアドレスＡＤを得るには、Ｘ座
標データを８ビツト上位方向ヘシフトし、このシフトに
よって得られたデータの下位８ビツトにＸ座標データを
挿入し、そして、このデータの全ビットを１ビツト下位
方向ヘシフトすればよい。

（ロ）ＧＶモード（第５図参照） 第５図（イ）に示すドツトＰ　（ｘ　、　ｖ　）のカラ
ーコードが格納されているＶＲＡＭ４のアドレスＡＤは
、 ΔＤ＝　（５１２ｙ　＋ｘ　＞／４・・−−−−・−（
２＞なる式によりめられる。したがって上記（２）式の
アドレスΔＤを得るには、Ｘ座標データを９ビツト下位
方向ヘシフトし、このシフトによって得られたデータの
下位９ビツトにＸ座標データを挿入し、そして、このデ
ータの全ビットを２ビツト下位方向ヘシフトすればよい
。

（ハ）ＧＶＩモード（第６図参照） ２５− ドツトＰ　（ｘ　、　ｖ　）のカラーコードのアドレス
八〇は、 ＡＤ＝　（５１２ｙ　＋ｘ　）　／　２−−−−・・−
＜３　＞なる式によりめらる。したがって、Ｘ座標デー
タを９ビツト下位方向ヘシフトし、このデータの下位９
ビツトにＸ座標データを挿入し、このデータの全ヒツト
を１ビツト下位方向ヘシフトすることによりアドレスＡ
Ｄが得られる。

（ニ）ＧＶＩ［モート（第７図参照） ドツトＰ　（Ｘ　、　Ｖ　）のカラーコードのアドレス
ＡＤは、 ＡＤ＝２５６ｙ　＋Ｘ・・・・・・・・・・・・・・・
・・・・・・（４）なる式によりめられ、したがって、
Ｘ座標データを８ビツト上位方向ヘシフトし、このデー
タの下位８ビツトにＸ座標データを挿入することにより
アドレスＡＤが得られる。

しかして、上述したアドレスシフトを行うのが第９図に
示すアドレスシフタ４３である。すなわち、このアドレ
スシフタ４３はモードレジスタ３１（第８図）から供給
されるモードデータＭＯＤ２６一 に基づいて表示モードを検知し、この検知結果に応じて
、供給される座標データのシフトを行う。

（４）データシフト この処理は１ＭＭＭコマンドの処理の場合にのみ行われ
、ＨＭ　Ｍ　Ｍコマンドの処理の場合は行われない。以
下、ＧＶモード（第５図参照）の場合を例にとり説明す
る。

例えば第１１図に示す移動の場合において、ドツトＰ１
のカラーコードが、第１３図に示すようにＶＲＡＭ４の
アドレスＡＤＳの第２．３ビツトに格納されており、ま
た、ドツトＱ１のカラーコードがＶＲＡＭ＝ｌＩのアド
レスＡＤＤの第４，５ビツトに格納されていたとする。

この場合、ドツトＰ１のカラーコードをドラ）−０１の
カラーコードの位置へ移し、あるいは、ドツトＰ１のカ
ラーコードとドツトＱ１のカラーコードとの論理演算を
行い、この演算結果をドツトＱ１のカラーコードの位置
へ移すには、ドツトＰ１のカラーコードを２ビツト左へ
シフトさせ、ドツトＱ１のカラーコードとの位置合わせ
を行う必要がある。この位置合わせを行うのがデータシ
フト処理であり、次の様にして行う。

まず、ドツトＰ１．Ｑ１のカラーコードがアドレス内の
どの位置にあるかは、前述したアドレスシフト処理にお
ける余りビット（ＡＭＡと称す）が示している。ここで
、余りビットＡＭＡとは、前記第（２）式において４で
割った時の余りであり、具体的にはデータの全ビットを
２ビツト下位方向ヘシフトした場合にはみ出す２ビツト
である。

すなわち、Ｘ座標データの下位２ビツトである。

そして、この余りビットＡＭＡが第１３図に示すように
「０」の場合は、カラーコードが第６，７ビツトに格納
されており、「１」の場合は第４゜５ビツトに、「２」
の場合は第２，３ビツトに、「３」の場合は第０，１ビ
ツトに格納されている。

そこで、ドツトＰ１のカラーコードをドツトＱ１のカラ
ーコードの位置へ移す場合は、まずドツトＰ１のカラー
コードを、ドツトＰ１のカラーコードアドレスの余りビ
ットＡＭＡの２倍、すなわち第１３図の場合、 ２Ｘ２＝４ビツト・・・・・・・・・・・・・・・・・
・・・・・・・（５）−Ｌ位方向へシフト（シフトアッ
プ）することにより、第６，７ビツトへ移し、次いで、
ドツトＱ１のカラーコードアドレスの余りビットＡＭＡ
の２４８、すなわち第１３図の場合、 ｌＸ２＝２ビツト・・・・・・・・・・・・・・・・・
・・・・・・・（６）下位方向へシフト（シフトダウン
）する。なお、ＧＩＶ、ＧＶｒモードの場合のデータシ
フト処理も、余りビットＡＭＡが１ピッ１−となるだけ
で、処理過程は全く同じである。またＧ■モードは１ア
ドレスに１つのカラーコードしかなく、したがってデー
タシフトの必要はない。

しかして、上述したデータシフト処理を行うのが第９図
におけるデータシフタ４５である。すなわちこのデータ
シフタ４５はモードレジスタ３１から出力されるモード
データＭＯＤおよび、ソース側のドツトのＸ座標データ
の下位２ビツト（あるいは１ビツト）、デステイネイシ
ョン側のドツトのＸ座標データの下位２ビツト（あるい
は１ビツト）に基づいて、ＶＲＡＭ４から読み出された
２９− カラーコードデータ（８ビツト）のシフトアップおよび
シフトダウンを行う。

（５）カラーコード選択処理 この処理も１ＭＭＭコマンドの処理の場合にのみ行われ
る処理である。例えばＧＶモードにおいて、第１３図に
示すドツトＰ１のカラーコードを、ドツトＱ１のカラー
コードの位置へ転送する場合、まず、アドレスＡＤＳの
内容を読み出し、上述したデータシフトを行う。次に、
アドレスＡＤＤの内容を読み出し、この読み出したデー
タにおけるドツトＱ１のカラーコード（２ビツト）のみ
をドツトＰ１のカラーコードに交換してアドレスＡＤＤ
へ書き込む。ここで、カラーコードの交換を行うために
は、第１３図の場合、第Ｏ〜第３ビットおよび第６．第
７ビツトについてはアドレスＡＤＤから読み出したデー
タを選択し、第４．第５ビツトについてはドツトＰ１の
カラーコードを選択し、そして、この選択結果をアドレ
スＡＤＤへ書き込む処理が必要となる。この処理がカラ
ーコード選択処理であり、第９図に示すＬＯＰユニット
３０− ４０によって行われる。すなわち、ＬＯＰユニット４０
は前述した論理演算処理を行った後、モードデータＭＯ
Ｄ、ソース側のドツトのＸ座標データの下位２ビツト（
あるいは１ビツト）およびデスティネイション側のＸ座
標データの下位２ピッ１−（あるいは１ピツト）に基づ
いて上述した選択処理を行い、この処理結果をＩＢＵＳ
４７へ出力する。

（６）アーギュメントデータＡＲＤに基づく処理この実
施例においては、カラーコードの転送を４通りの方法に
よって行うことができるようになっている。以下、これ
らの方法を、１ＭＭＭコマンド処理の場合を例にとり説
明する。

第１の方法は、第１４図（イ）に示すように、まず＋×
力方向１ドツトずつ順次転送し、次に処理を＋ｙ力方向
１行ずらし、再び＋Ｘ方向へ１ドツトずつ転送し、この
過程を繰返す方法、第２の方法は、同図（ロ）に示すよ
うに、まず＋×力方向１ドツトずつ転送し、次いで−ｙ
力方向１行ずらし、再び＋×力方向１ドツトずつ転送す
る方法、第３の方法は、同図（ハ）に示すように、まず
−×方向へ転送し、次いで＋ｙ力方向１行ずらし、再び
一×方向へ転送する方法、また、第４の方法は同図（ニ
）に示すように、まず−×力方向転送し、次いで−ｙ方
向へ１行ずらし、再び−×力方向転送する方法である。

アーギュメントデータＡＲＤは、これら４通りの方法の
いずれか１つを指定するデータであり、ＣＰＵ２がアー
ギュメントレジスタ３２（第１０図参照）にデータＤＩ
ＲＸ、ＤＩＲＹとして各々１１　Ｑ　１１　、　１１　
Ｑ　ＩＩを書き込んだ場合は、第１４図（イ）の方法が
指定され、ＩＱＴ＋　、ｌｌｉ　ＩＩを書き込んだ場合
は（ロ）の方法が、ＩＩ　１１Ｉ　、ＬＬ　Ｑ　１１を
書き込んだ場合は（ハ）の方法が、また、１１１　Ｔｌ
゛′１″″を書き込んだ場合は（ニ）の方法が各々指定
される。

次に、上述した［（１）透明処理Ｊ、ｒ（２＞論理演算
処理Ｊ、ｒ（５）カラーコード選択処理」を行うＬＯＰ
ユニット４０の詳細を第１８図を参照して説明する。第
１８図はＬＯＰユニット４０の構成を示づブ［１ツク図
であり、この図においてＳＤＯ，ＳＤＩ・・・ＳＤ７は
ソースデータが供給される端子、ＤＤＯ，ＤＤｌ・・・
ＤＤ７はデスティネイションデータが供給される端子で
ある。ここで、ソースデータとは、ＶＲＡＭ４から読出
されたデータであって、転送すべきドツトのカラーコー
ドが含まれている８どツ１へのデータであり、また、デ
ステイネイションデータとは、ＶＲＡＭ４から読出され
たデータであって、転送先のドツトのカラーコードが含
まれている８ビツトのデータである。そして、端子５Ｄ
Ｏ−８Ｄ７は各々バッファを介してＩＢＵＳ４７に接続
され、また、端子ＤＤｏ−ＤＤ７は各々バッファを介し
てＶＤＢＵＳ４８に接続されている。５２−０．５２−
１．・・・。

５２−７は各々同一構成の論理演算回路であり、論理演
算回路５２−Ｏに示すように、アンドゲート５３．オア
ゲート５４−、ＥＸＯＲゲート５５゜インバータ５６お
よびセレクタ５７から構成される。アンドゲート５３．
オアゲート５４．、ＥＸＯＲゲート５５は各々、端子Ｓ
ＤＯのデータ（１ピ３３− ット）と、端子ＤＤＯのデータ（１ピツ１〜）との間（
７）ＡＮＤ、ＯＲ，ＥＸＯＲ演算ヲ行つＤｏ　路、また
インバータ５６は端子ＳＤＯのデータを反転する回路で
ある。セレクタ５７は、ＬＯＰデコーダ３０（第８図）
から供給される信号ＬＯＰＳに基づいて、その入力端へ
供給されるデータのいずれか１つを出力端から出力する
回路である。ここで、信号ＬＯＰＳについて説明する。

この信号ＬＯＰＳは６つの信号ＬＯＰＳ１〜ＬＯＰＳ６
から構成されている。信号ＬＯＰＳ１はＬＯＰＯＲ命令
マンドの下位４ビツト）が前述した第１表におけるＩＭ
Ｐ命令、ＴｒＭＰ命令の時１１１　Ｉ＋倍信号なり、Ｌ
　ＯＰ　Ｓ　２　ハ１０　Ｐ命令カＡ　Ｎ　Ｄ　命令、
ＴＡＮＤ命令の時１１１１１信号となり、信号ＬＯＰＳ
３は１−ＯＲ命令がＯＲ命令、ＴＯＲ命令の時１１１　
Ｉｎ信号となり、信号ＬＯＰＳ４はＬＯＰＯＲ命令ＯＲ
命令、ＴＥＯＲ命令の時１１１　ＩＩ倍信号なり、信号
ＬＯＰ　Ｓ　５　ハＬ　ＯＰ命令がＮＯＴ命令、ＴＮＯ
Ｔ命令の時１１１　Ｉ＋倍信号なり、また、信号ＬＯＰ
Ｓ６はＬＯＰＯＲ命令ＩＭＰ、ＴＡＮＤ、ＴＯＲ，Ｔ＝
３４− ＥＯＲ，ＴＮＯＴ−の命令の時、すなわち、透明処理が
指示された時１１１　Ｉ＋倍信号なる。しかして、セレ
クタ５７は、信号ＬＯＰＳ１が“１″信号の時は第１入
力端のデータ（端子ＳＤＯのデータ）を出力し、信号Ｌ
ＯＰＳ２が“１″信号の時は第２入力端のデータ（アン
ドゲート５３の出力）を出力し、・・・、信号ＬＯＰＳ
５が１１１１＋信号の時は、第５人ノｊ端のデータ（イ
ンバータ５６の出力）を１１力する。そして、各論即演
算回路５２−Ｏ〜５２−７のセレクタ５７から出力され
たデータは各々セレクタ６２の入力端子１０ａ〜１７ａ
へ供給される。

次にゲート回路５９は、ソースデータから、実際に転送
の必要があるカラーコードのみを抽出するために設けら
れたもので、入力端子１０．１１・・・Ｉ７の各データ
をモードデータＭＯＤおよび前述した余りビットＡＭＡ
に基づいて選択し、対応する出力端子Ｑ１．Ｑ２・・・
Ｑｌから出力する。すなわち、このゲート回路５９は、
ＧＶＩＩモードの場合は入力端子ｌ０−Ｉ７の各データ
を各々出ノｊ端子Ｑ　Ｏ−０７カラ出力し、ＧＩＶ、Ｇ
ＶＩモード（７）場合は余りビットＡＭＡ　（この場合
、１ビツト）にＪ二って決まるＩＯ〜■７の上位４デー
タまたは下位４データを各々出力端子ＱＯ〜Ｑ３または
０４〜Ｑ７から出力し、ＧＶモードの場合は余りビット
ＡＭＡ　（この場合、２ビツト）によって決まる■Ｏ〜
■７の内の２データを、対応する出力端子ＱＯ〜Ｑ７か
ら出力する。

オアゲート６０は、ゲート回路５９の各出力端子ＱＯ〜
Ｑ７に得られるデータおよび前述した信号ＬＯＰＳ６を
インバータ６１によって反転した信号のオアをとる回路
である。すなわち、このオアゲート６０の出力信号ＴＳ
は、ゲート回路５つによって抽出されたカラーコードが
ＡＬＬ“０″（透明）であり、かつ、透明処理が指示さ
れている場合にのみ゛′Ｏ″信号となる。そして、この
オアゲート６０の出力信号ＴＳはセレクタ６２へ供給さ
れる。

セレクタ６２は、入力端子ＩＯａ、ＩＯｂのいずれか一
方のデータを出力端子ＱＯから出力し、入力端子１１ａ
、１１ｂのいずれか一方のデータを出力端子Ｑ１から出
力し、・・・、入力端子Ｉ　７ａ　。

ｌ７ｂのいずれか一方のデータを出力端子Ｑ７ｈ）ら出
ノＪする。この場合、いずれの端子のデータを選択する
かは、信号ＴＳ、モードデータＭＯＤ。

余りビットＡＭＡによって決定される。すなわち、まず
信号ＴＳが゛Ｏ″信号の場合は、モードデータＭＯＤ、
余りピッ）−Ａ　Ｍ　Ａの値にかかわらず、入力端子Ｉ
Ｏｂ、１１ｂ・・・ｌ７ｂの各データ（デスティネイシ
ョンデータ）を各々出力端子ＱＯ。

Ｑｌ・・・Ｑｌから出力する。出力端子ＱＯ−０７から
各々出力されたデータは端子０ｔＪＴＯ−ＯＵＴ７へ供
給され、この端子０ＵＴＯ〜０ＵＴ７からバッファを介
してＩＢＵＳ４７へ出力され、このＴ　Ｂ　Ｕ　Ｓ　４
．７を通してレジスタＬＯＲに一旦格納され、そして、
ＶＲＡＭ４のデスティネイションアドレスに書込まれる
（詳細は後述する）。次に、セレクタ６２は、信号ＴＳ
がｄＬ　Ｉ　Ｉ！倍信号場合、モードデータＭＯＤおよ
び余りビットＡＭＡによって決まる選択動作を行う。す
なわち、まずＧ　Ｖｌ３７− モードの場合は入力端子１０ａ、Ｉｌａ・・・Ｉ７ａの
各データを出力端子ＱＯ，Ｑ１・・・Ｑｌから出力する
。ＧＩＶ、ＧＶＩモードの場合は、余りデータＡＭＡ（
この場合、１ビツト）が１″の時入力端子１０ａ　〜１
．３ａ　、１４ｂ　〜１７ｂを選択し、１１０１１の時
は入力端子ＩＯｂ〜■３ｂ、■４ａ〜Ｉ７ａを選択する
。また、ＧＶモードの場合は、余りビット（この場合、
２ビツト）が“Ｉ　Ｑ　、　Ｑ　１１の時ＩＯｂ　〜Ｉ
５ｂ、Ｉ６ａ、Ｉ７ａを選択し、”０．１”の時１０ｂ
　〜１３ｂ、Ｉ　４．ａ　、Ｉ５ａ　。

ｌ６ｂ、ｌ７ｂを選択し、１１　ｌ　、　Ｑ　Ｉ＋の時
ＩＯｂ。

１１ｂ、ｌ２ａＧ、１３ａ、ｌ４ｂ−１７ｂを選択し、
１７＋１の時ＩＯａ、Ｉｌａ、Ｉ２ｂ　〜Ｔ７ｂを選択
する。しかして、上記セレクタ６２の出力データは、前
述したように、端子０ＵＴＯ〜０ＵＴ７およびバッファ
を介してＩＢＵＳ４７へ出力される。

次に、１ＭＭＭコマンド、ｌ−１ＭＭＭコマンドの各処
理過程の詳細を第１５図に示すフローチャートを参照し
て説明する。

３８− 口１ＭＭＭコマンド 第１１図の転送を例にとり、ＧＩｖモードかつアーギュ
メントデータＡＲＤ＝　”Ｏ”　＜　”Ｏ”の場合を基
準にして説明する。

ＣＰＵ２がこのコマンド処理を指示する場合、まず第９
図に示すレジスタｓｘ、ｓｙに各々Ｘ座標データ×ａお
よびｙ座標データｙａを書き込み、次いで、レジスタＤ
Ｘ、ＤＹに各々Ｘ座標データｘｂおよびｙ座標データｙ
ｂを書き込み、次いでレジスタＭＸ、ＸＹに各々転送ド
ツト数ＮＸ　、ＮＶを書き込み、次いでアーギュメント
データ３２（第８図）の書ぎ込みを行い、次にコマンド
レジスタ２０に１ＭＭＭコマンドの書き込みを行う（第
１５図におけるステップＣＰ１）。なお、モードレジス
タ３１の書き込みは全表示処理の最初の時点、すなわち
ＶＲＡＭ４＠き込みの、前の時点で行われる。コマンド
レジスタ２０の古き込み信号Ｗは同レジスタ２０のロー
ド端子へ供給されると共に、フラグ制御回路３４および
、プログラムカウンタ２５へ供給される。フラグ制御回
路３４は書き込み信号Ｗを受け、フラグレジスタ３３に
ＣＥフラグをセットする。ここで、ＣＦフラグとは、ｃ
ＰＵ２ヘコマンド処理中を知らせるためのフラグである
。また、プログラムカウンタ２５へ書き込み信号Ｗが供
給されると、プログラムカウンタ２５がリセッ１へされ
る。以後、プログラムカウンタ２５がクロックパルスφ
をカウントし、このカウントに伴いカウント出力○Ｔ１
．ＯＴ２が逐次変化する。そして、カウント出力ＯＴ２
の変化に伴い、μプログラムＲＯＭ２２から１ＭＭＭコ
マンド処理のためのμプログラムが順次読み出され、μ
■Ｄ２６へ供給される。μＩＤ２６は、供給されたμプ
ログラムを順次解読し、この解読結果に基づいて各種の
制御信号Ｃ０ＮＴ、ＶＡＳ、ＪＭＰＩ。

ＪＭＰ２を順次出力する。この制御信号に基づいて以下
の各処理が行われる。　すなわち、まず第　。

１５図のステップＳＰ１においては、レジスタＤＸ、Ｓ
Ｘ、Ｎ５（Ｄ内容が各々レジスタＤＸＡ、ｓＸＡ、ＮＸ
Ａへ転送される。次にステップＳＰ２においては、まず
μＩＤ２６がら信号ＶＡＳがＶＲＡＭアクセスコントロ
ーラ２８へ供給される。

ＶＲＡＭアクセスコントローラ２８は、この信号ＶＡＳ
を受け、画像データ処理回路１０から信号Ｓ１が供給さ
れている場合（同回路１０がＶＲＡＭ４をアクセス中の
場合）はプログラムカウンタ２５のカウントを停止させ
る。この結果、μＩＤ２６のプログラム解読が停止し、
したがってコマンド処理が停止する。次いで、信号Ｓ１
がオフとなり、ＶＲＡＭ４のアクセスが可能になると、
プログラムカウンタ２５が再びカウントを開始し、これ
ににリコマンド処理が再開され、ステップＳＰ２におけ
る次の処理が行われる。すなわち、レジスタＳＸＡおよ
び、ＳＹの内容（×座標データＸａおよびｙ座標データ
ｙａ）がアドレスシフタ４３を介してＶＡＢ、ＵＳ４９
へ出力される。なお、アドレスシックにおいて座標デー
タ（ｘａ、ｙａ　）のシフト処理が行われ、これにより
ドツトＰ１の座標データ（ｘａ、ｙａ　）がドツトＰ１
のカラーコードのアドレスに変換されるのは前述した通
りである。

そして、ドツトＰ１のカラーコードのアドレスが４ｌ− ＶＡＢｔＪＳ４９へ出力されると、このアドレスがイン
ターフェイス１１（第３図）を介してＶＲＡＭ４へ供給
される。これにより、ドツトＰ１のカラーコードがＶＲ
ＡＭ４から読み出され、ＶＤＢＬＪＳ４８へ出力される
。次にステップＳＰ３では、ｖＤＢＵ８４８のデータ（
この場合、ドツトＰ１のカラーコード）がレジスタＬＯ
Ｒに転送される。

次にステップＳＰ４では、上記レジスタＬＯＲの内容が
、データシフタ４５へ転送され、次いでレジスタＬＯＲ
に戻される。この時、データシフタ４５において前述し
たデータシフト（カラーフードの位置合わせ）が行われ
る。

次に、ステップＳＰ５では、μＩＤ２６から信号ＶＡＳ
が出力され、ＶＲＡＭ４のアクセスが可能な場合は、次
にレジスタＤＸＡ、ＤＹの内容（この場合ドツトＱ１の
Ｘ座標データ×ｂおよびｙ座標データＶｂ）がアドレス
シフタ４３を介してＶＡＢＵＳ４９へ出力される。これ
により、ＶＲＡＭからドツトＱ１のカラーコードが読み
出され、ＶＤＢＵＳ４８へ供給される次にステップＳＰ
６４２− では、ＶＤＢＵＳ４８のデータ、レジスタＬＯＲ内のデ
ータが各々ＬＯＰユニット４０へ供給され、次いでＬＯ
Ｐユニット４０の出力がレジスタＬ○Ｒに転送される。

この時、ＬＯＰユニット４０において透明処理、論理演
算処理、カラーコード選択処理が行われる。次にステッ
プＳＰ７では、まず信号ＶＡＳがμＩＤ２６から出力さ
れ、ＶＲＡＭ４のアクセスが可能であれば、次いでレジ
スタＤＸＡ、ＤＹの内容（ドツトＱ１のｘ、Ｘ座標デー
タ）がアドレスシフタ４３を介してＶＡＢＵＳ４９へ出
力され、次いでレジスタＬＯＲの内容がＶ　Ｄ　Ｂ　Ｕ
　Ｓ　４８へ出ノ〕される。これによりレジスタＬＯＲ
の内容がドツトＱ１のカラーコードが格納されているＶ
ＲＡＭ４のアドレス内に書き込まれる。

以上でドツトＰ１のカラーフードの転送が終了する。次
に、ステップＳＰ８では、レジスタＮＸＡの内容（×方
向の転送ドツト数）から「１」が減算され、この減算結
果がレジスタＮＸＡに書き込まれる。すなわち、レジス
タＮＸＡの内容が加減算回路４４へ転送され、ここで「
１」が減算され、この減算結果が再びレジスタＮＸＡへ
転送される。また、この減算結果は演算結果判別回路４
１へも送出される。次にステップＳＰ９では、μＩＤ２
６から信号ＪＭＰ１がジャンプコントローラ２３へ出力
される。ジャンプコントローラ２３はこの信号ＪＭＰ１
を受け演算結果判別回路４１から信号＜Ｑ＞が出力され
ているか否かをチェックする。そして、出力されている
場合（ＹＥＳ）はステップＳＰ１０へ進み、フリップ７
０ツブＦＦ１をセットする。また、出力されていない場
合（ＮＯ）は、ステップＳＰＩ　１へ進む。ステップＳ
Ｐ１１では、加減算回路４４においてレジスタＳＸＡの
内容に「１」が加算され、この加算結果がレジスタＳＸ
Ａに転送されると共に、演算結果判別回路４１へ出力さ
れる。この処理により、レジスタＳＸＡの内容がドツト
Ｐ２のＸ座標データとなる。なお、アーギュメントデー
タＡＲＤのデータＤＩＲＸが１１１　ＩＴの場合は、ス
テップ５Ｐ１１の処理が、 ５ＸＡ−１→ＳＸＡ となる。ＳＸＡの内容を４−１するか、−１するかは、
アーギュメントデータＡＲＤに基づいて加減算回路４４
が判断する。次にステップＳＰ１２では、μＩＤ２６か
ら再び信号ＪＭＰ１が出力される。ジャンプコントロー
ラ２３はこの信号ＪＭＰ１を受け。演算結果判別回路４
１から信号〈２５６〉が８１力されているか否かをチェ
ックする。そして、出力されていた場合（ＹＥＳ）は、
ステップ５Ｐ１３へ進みフリップフロップＦＦ１のリセ
ットを行い、出力されていない場合（Ｎｏ＞は、ステッ
プＳＰＩ　４へ進む。

このステップＳＰＩ　２の処理の意味は次の通りである
。すなわち、転送ドツト数Ｎｘが間違って指定されると
、第１６図に示すように画面外の領域の転送が指示され
る場合がある。このような場合にそのまま処理を進める
と、結果的に転送の必要のないカラーコードまで転送し
てしまい、データの一部を破壊してしまうことになる。

そこで、ＧＩＶモードにおいては、レジスタＳＸＡの内
容４５− （転送すべきドツトのＸ座標データ）がｒ２５６Ｊとな
った時、フリップフロップＦＦ１をセットし、これによ
り、その行の転送を終了させるようにしている。したが
ってＧＶモードの場合の判断は、５ＸＡ＝５１２？とな
り、また、データＤＩＲＸ＝　１１１　ＩＴの場合は５
ＸＡ−負？どなる。

次に、ステップＳＰＩ　４では、レジスタＤＸＡの内容
に１１」が加算され、この加算結果（ドツトＱ２のＸ座
標データ）がレジスタＤＸＡに格納される。また、この
加算結果は演算結果判別回路４１へ供給される。次にス
テップＳＰ１５では、信号ＪＭＰ１がジャンプコントロ
ーラ２３へ出力される。ジャンプコントローラ２３はこ
の信号ＪＭＰＩを受け、演算結果判別回路４１から信号
〈２５６〉が出力されているか否かをチェックし、ｒＹ
ＥＳＪの場合はステップＳＰ１６においてフリップ７０
ツブＦＦ１のセットを行い、「ＮＯ」の場合はステップ
ＳＰ１７へ進む。なお、このステップＳＰ１５の処理の
意味はステップＳＰ１２の処理の意味と略同じである。

次にステップＳＰ４６一 １７では、ジャンプコントローラ２３がフリップフロッ
プＦＦ１がセットされているか否かをチェックする。そ
して、セットされていない場合（ＮＯ）は、コマンドデ
コーダ２１の出力およびプログラムカウンタ２５のカウ
ント出力ＯＴ２の値によって決まるアドレスデータ（Ｊ
ｙ、下、アドレスデータＡＤＪと称す）をプログラムカ
ウンタ２５にプリセットする。これにより、コマンド処
理がステップＳＰ２へ戻る。以下、ステップＳＰ２〜ス
テップＳＰＩ　７の処理が繰返され、これにより、ドツ
トＰ２．Ｐ３・・・・・・のカラーコードの転送が行わ
れる。

次にＮＸ個のドツトのカラーコード転送が終了すると、
すなわち、領域Ｓの第１行目の全ドツトのカラーコード
転送が終了すると、ステップＳＰ９の判断結果がｒＹＥ
ｓＪとなり、ステップ５Ｐ１０においてフリップ７０ツ
ブＦＦ１のセットが行われる。これにより、ステップＳ
Ｐ１７の判断結果がｌ”ＹＥＳＪとなり、ステップ５Ｐ
１８へ進む。ステップＳＰ１８では、レジスタＤＸ、Ｓ
Ｘ。

ＮＸ（７）内容が再びレジスタＤｘＡ、ＳＸＡ、ＮＸＡ
へ各々転送される。次にステップＳＰ１９では、加減算
回路４４においてレジスタＮＹの内容から「１」が減算
され、この減算結果がレジスタに格納されると共に、演
算結果判別回路４１へ出力される。次にステップ５Ｐ２
０では、μＩＤ２６から信号ＪＭＰ２がジャンプコント
ローラ２３へ出力される。ジャンプコントローラ２３は
、この信号ＪＭＰ２を受け、演算結果判別回路４１から
信号＜Ｑ＞が出力されているか否かをチェックする。

そして、出力されていた場合（ＹＥＳ）はステップ５Ｐ
２１へ進み、フリップ７０ツブＦＦ２をセットし、また
、出力されてない場合（Ｎｏ）はステップ５Ｐ２２へ進
む。ステップ５Ｐ２２では、レジスタＳＹの内容（ドツ
トＰ１のｙ座標データ）に「１」が加算され、この加算
結果（第１１図に　。

示すドツトｐｍのｙ座標データ）がレジスタＳＹに格納
されると共に、演算結果判別回路４１へ出力される。な
お、アーギュメントデータＡＲＤのデータＤＩＲＹが“
１”の場合は、このステップ５Ｐ２２の処理が、 ５Ｙ−１→ＳＹ となる。次にステップ５Ｐ２３では、μＩＤ２６から信
号ＪＭＰ２が出力される。ジャンプコントローラ２３は
この信号ＪＭＰ２を受け、演算結果判別回路４１から信
号〈−〉が出力されているが否かをチェックする。そし
て、出力されていた場合（ＹＥＳ）はステップ５Ｐ２４
へ進み、フリップ７０ツブＦＦ２をセットする。また、
出力されていない場合（Ｎｏ＞はステップ５Ｐ２５へ進
む。

なお、このステップ２３の処理は、データＤＩＲＹが１
１１１＋の場合にのみ意味をもつ。また、この処理の意
味はステップＳＰ１２の処理の意味と略同様であり、誤
って画面の上方へはみ出した領域を領域Ｓとして指定し
た場合を考慮した処理であ、る。

次にステップ５Ｐ２５では、レジスタＤＹの内容に「１
」が加算され、この加算結果（第１１図に示ずドツトＱ
ｍのｙ座標データ）がレジスタＤＹに格納されると共に
、演算結果判別回路４１へ４９− 出力される。なお、データＤＩＲＹがＩＩ　１　ＩＩの
場合は、この処理が、 ＤＹ−１→ＤＹ となる。次にステップ５Ｐ２６では、信号ＪＭＰ２がジ
ャンプコントローラ２３へ出力される。ジャンプコント
ローラ２３はこの信号を受け、演算結果判別回路４１か
ら信号〈−〉が出力されているか否かを判断し、ｒＹＥ
ＳＪの場合はステップ５Ｐ２７においてフリップフロッ
プＦＦ２をセットし、また、ｒＮＯＪの場合はステップ
５Ｐ２８へ進む。ステップ５Ｐ２８では、ジャンプコン
トローラ２３が、ＦＦ２がセットされてい、るか否かを
判断する。そして、この判断結果が「Ｎｏ」の場合はス
テップ５Ｐ２９へ進み、ＦＦ１をリセットし、次いで前
述したアドレスデータＡＤＪをプログラムカウンタ２５
にプリセットする。これにより、処理が再びステップＳ
Ｐ２へ戻る。

以下、ステップＳＰ２〜５Ｐ１７の処理が再び繰返し行
われ、これにより、領域Ｓの第２行目の各ドツトのカラ
ーコード転送が行われる。そして、５０− 第２行目の転送が終了すると、再びステップ５Ｐ１８〜
５Ｐ２９の処理が行われる。次いで、ステップＳＰ２へ
戻り、第３行目の転送処理が行われ、以下上記過程が繰
返される。

次に、領域Ｓの全ドツトの転送が終了すると、ステップ
５Ｐ２０の判断結果がｒＹＥｓＪとなり、ステップ５Ｐ
２１においてフリップフロップＦＦ２がセットされる。

これにより、ステップ５Ｐ２８の判断結果がｒＹＥｓＪ
となりステップ５Ｐ３０へ進む。ステップ５Ｐ３０では
、ジャンプコントローラ２３がμプログラムの最終アド
レスをプログラムカウンタ２５にセットする。次いで、
ステップ５Ｐ３１では、フラグ制御回路３４がフラグレ
ジスタ３３のＣＥフラグをリセットする。以上で１ＭＭ
Ｍコマンドの全ての処理が終了する。

口ＨＭ　Ｍ　Ｍコマンド このコマンドの処理過程は、第１５図におけるステップ
ＳＰ４〜ＳＰ６がなく、ステップＳＰ３からステップＳ
Ｐ７へ進む点を除くと、１ＭＭＭコマンドの処理過程と
全く同じである。また、ＣＰＵ２によるレジスタのセッ
ト（ステップＣＰ１）も同じである。但し、各ステップ
個々の処理においては、以下の相違がある。

■　ステップＳＰ８ １ＭＭＭコマンド処理においては、 ＮＸＡ−１→ＮＸＡ であるが、ｌ−Ｉ　Ｍ　Ｍ　Ｍコマンド処理においては
、ＮＸＡ−１→ＮＸＡ（ＧＶｌ［モード）ＮＸＡ−２→
ＮＸＡ　（ＧＩＶ、ＧＶＩモード）ＮＸＡ−４→ＮＸＡ
　（ＧＶモード） の３通りがある。この理由は、ＬＭＭＭの場合、ドツト
単位の転送であるが、ＨＭ　Ｍ　Ｍの場合はバイト単位
の転送であるため、１回の転送で、Ｇ　ＩＶ。

ＧＶＩモードの場合は２ドツト、ＧＶモードの場合は４
ドツト、ＧＷモードの場合は１ドツト転送されるからで
ある。以下の相違の理由も上記理由と同じである。

■　ステップＳＰ１１ １ＭＭＭコマンドの場合は、 ＳＸＡ±１→ＳＸＡ であるが、ＨＭ　Ｍ　Ｍコマンドの場合は、ＳＸＡ＋１
　→ＳＸＡ　（ＧＶｌｆモード）ＳＸＡ±２　→ＳＸＡ
　（ＧＩＶ、ＧＶＩ−Ｅ−ド）ＳＸＡ＋４−）ＳＸＡ　
（ＧＶモード）の６通りがある。

■　ステップＳＰ１４ １ＭＭＭコマンドの場合は、 ＤＸＡ±１→ＤＸＡ であるが、ＨＭＭＭコマンドの場合は、ＤＸＡ±１　→
ＤＸＡ　（ＧＶＩモー　ド）ＤＸＡ＋２→ＤＸＡ　（Ｇ
ＩＶ、Ｇ　ＶＩ　モード）ＤＸＡ±４→ＤＸＡ　（ＧＶ
モード） の６通りがある。

以上がこの発明の一実施例の詳細である。上述したよう
に、この実施例によればカラーコードの転送の際、論理
演算処理を行うことができ、この処理により静止画の表
示を従来以上に多様に変化させることができる。例えば
いま、第１９図に示すように、表示画面の領域Ｓが青で
表示されており、また、この領域Ｓと同一面積の領域り
に、白５３− 地に赤丸の表示がされているとする。この場合領域Ｓの
カラーコードを単に領域りへ転送すれば、領域りが全て
青となるだけである。しかし、領域Ｓのカラーコードと
領域りのカラーコードとの論理演算（例えばＡＮＤ、Ｅ
ＸＯＲ等）を行い、この演算結果を領域りへ転送すれば
、領域りの模様を変えずに、その色相だけを変えること
ができる。

また、上述した説明においては、表示画面内における画
像の移動について説明したが、上記実施例は表示画面外
と表示画面内との間の画像の移動も可能である。この意
味は次の通りである。例えばＧ　ＩＶモードの場合、第
４図（ロ）に示すＶＲＡＭ４の予備エリア４ｂとして、
データエリア４ａと同一容量のエリアを用意する。この
ような予備エリア４ｂを用意するということは、第１７
図に示すように、表示画面ＤＩＳの下に仮想画面（表示
されない画面）　’Ｄ　Ｉ　Ｓａを用意することを意味
する。しかして、前述したＬＭＭＭ、ＨＭＭＭコマンド
によれば、この仮想画面ＤＩＳａ上の画像を表示画面Ｄ
ＩＳ上に移動させ、あるいは、表示５４− 画面ＤＩＳ上の画像を仮想画面ＤＩＳａ上に移動さじる
ことが可能である。したがって、例えば仮想画面ＤＩＳ
ａの領域ＫＳに予めある画像を用意しておけば（すなわ
ち、領域ＫＳに対応する予備エリア４ｂのアドレス内に
予めカラーコードを書き込んでおけば）、ＬＭＭＭある
いはＨＭ　Ｍ　Ｍコマンドにより、同画像を自在に画面
ＤＩＳ上に表示することができる。また逆に、画面ＤＩ
Ｓ上の画像を、上記コマンドにより仮想画面ＤＩＳａ上
に一時的に移すことが可能になる。そして、ＬＭＭＭ、
ＨＭＭＭコマンドのこのような利用法により、静止画表
示の自由度を飛羅的に増大させることができる。また、
前述した透明処理も上述した場合に特に有効である。例
えば仮想画面ＤＩＳａの領域ＫＳ内に飛行機の画像を用
意し、また領域ＫＳの飛行機以外の部分を透明としてお
Ｃノば、領１或ＫＳを表示画面ＤＩＳ上に移した場合に
、飛行機のみを画面ＤＩＳに表示させることができる。

以上説明したように、この発明によるディスプレイコン
トローラは、画像を移動する際ＣＰ　ＬＪの介入なしに
論理演算処理を行うことができ、この結果、ＣＰＵの負
担を増やすことなく、従来以上に多様な画像表示を行う
ことが可能になる。

【図面の簡単な説明】

第１図は従来のディスプレイコントローラを用いたディ
スプレイ装置の構成を示すブロック図、第２図は画像の
移動を説明するための図、第３図はこの発明の一実施例
によるディスプレイコントローラを用いたカラーディス
プレイ装置の概略構成を示すブロック図、第４図〜第７
図は各々同ディスプレイ装置における静止画の表示モー
ドを説明するための図、第８図は第３図におけるコマン
ド処理回路１５の構成を示すブロック図、第９図は第８
図における演算およびレジスタ回路（ＡＲＣ）２７の構
成を示すブロック図、第１０図は第８図におけるアーギ
ュメントレジスタ３２の構成を示す図、第１１図〜第１
４図および第１６図。 第１７図はいずれも第８図に示すコマンド処理回路１５
の動作を説明するための説明図、第１５図はコマンド処
理回路１５の動作フローチャート、第１８図は第９図に
おけるＬＯＰユニット４０の詳細を示ずブロック図、第
１９図は論理演算処理の効果を説明するだめの図である
。 １・・・・・・ディスプレイコントローラ、４・・・・
・・ＶＲＡＭ、５・・・・・・ＣＲＴ表示装置、２０・
・・・・・コマンドレジスタ、２１・・・・・・コマン
ドデコーダ、２２・・・・・・μプログラムＲＯＭ、２
３・・・・・・ジャンプコントローラ、２５・・・・・
・プログラムカウンタ、２６・・・・・・μインストラ
クションデコーダ、２７・・・・・・演算およびレジス
タ回路、５２−０〜５２−７・・・−・・論理演算回路
。 出願人　株式会社　アスキー 日本楽器製造株式会社 ５７− 第１図 第２図 （Ｃ１） −ＡＩＥｓ− １口）　４ 区　区 −Ｊ’；１７− 区 Ｃり 一 派 ・・・Ｌニ 特開顯６０−２１６３８５　（２０） 第１４図 ＡＤＳ■」♀−一闇拍早甲 第１５図 Ａ ＤＭＡ＋Ｉ−ＤＸＡ ＳＰＩ５　５ｐ１６ ４Ｍ、弓ＪＭＰｌ吹ｆＪ　ＹＥＳ　ＦＦＩＤＸＡ＝２５
６？ａ−プヒ

Claims (1)

【特許請求の範囲】
1. メモリに記憶されたカラーコードを読出し、表示画面に
   カラートッド表示を行い、また、前記メモリ内の第１の
   記憶領域に記憶されたカラーコードを前記メモリ内の第
   ２の記憶領域へ転送することにより、前記表示画面に表
   示されている画像の移動を行うディスプレイコントロー
   ラにおいて、前記第１の記憶領域に記憶されたカラーコ
   ードを読出す第１の読出し手段と、前記第２の記憶領域
   に記憶されたカラーコードを読出す第２の読出し手段と
   、前記第１．第２の読出し手段によって読出されたカラ
   ーコードの各ビット間の論理演算を行う論理演算回路と
   、前記論理演算回路における演算結果を前記第２の記憶
   領域に書込む書込み手段とを具備してなるディスプレイ
   コントローラ。