JPS60216384A - デイスプレイコントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、表示画面上に文字やキャラクタ等のドツト
パターンをカラー表示させるとともに、各種の画像デー
タ処理を行うことができるディスプレイコントローラに
関する。

〔従来技術〕

近年のビデオゲームマシンやその伯のグラフィック表示
装置においては、動画と静止画とを併せて表示すること
ができるディスプレイコントローラが用いられる場合が
多い。しかしながら、従来のディスプレイコントローラ
における静止画表示は予め設定されたいくつかのキャラ
クタパターンを適宜組合せて描画するようにしており、
この結果、複雑な静止画を描画することができないとい
う問題があった。また、静止画表示専用のディスプレイ
コントローラにはドツトマツプモードの静止画表示を行
い得るものがあるが、従来の静止画専用ディスプレイコ
ントローラにおいては、表示面上の任意の閉領域を塗り
つぶす場合に、塗りつぶし時間を多く要したり、ディス
プレイコントローラを制御するＣＰＵのプログラムが複
雑になったりする欠点があった。これは、ぬりつぶしを
行う場合は、閉領域の境界座標を検出しなければならな
いが、従来のディスプレイコントローラには境界座標を
検出する能力がなく、この座標検出をすべてＣＰＵの処
理に依存していたためであり、塗りつぶし時間の多くが
ＣＰＵの境界検出処理に使われていたためである。

〔発明の目的〕

この発明は上述した事情に鑑みてなされたもので、その
目的とするところは、静止画と動画とを併せて表示する
ことができるディスプレイコントローラにおいて、静止
画をドツトマツプモードで表示し得るとともに、静止画
面内の配色が変化する部分（閉領域の境界等）の座標検
出を行い得るディスプレイコントローラを提供するとこ
ろにある。

〔発明の特徴〕

そして、この発明は静止画面上の各ドツトの色を各々指
定するカラーコードが格納される静止画データエリアと
、この静止画データエリア内の各カラーコードに基づい
て表示面上に静止画を表示する画像データ処理回路と、
静止画データエリア内の所望の点の座標およびこの点か
ら＋Ｘ方向もしくは−Ｘ方向のいずれに移動すべきかを
指定するデータが書き込まれるサーチ範囲記憶手段と、
予め任意のカラーコードが記憶されるドツト色記憶手段
と、前記サーチ範囲記憶手段が記憶している移動領域を
順次前記静止画データエリアのカラーコード格納位置に
変換してカラーコード位置データを作成し、このカラー
コード位置データに基づいて前記静止画データエリア内
のカラーコードを読み出し、さらに、この読み出したカ
ラーコードと前記ドツト色記憶手段内に記憶されている
カラーコードとの一致・不一致を判定する判定手段とを
具備することを特徴とし、更にまたこの判定５− 結果から静止画データエリア内の配色変化の境界位置を
検出する境界位置検出手段とを具備することを特徴とし
ている。

〔実　施　例〕

以下図面を参照してこの発明の実施例について説明する
。

第１図はこの発明の一実施例の概略構成を示すブロック
図である。この図において、１はディスプレイコントロ
ーラ（以下ＶＤＰと略称する）であり、ＶＲＡＭ　（ビ
デオラム〉２内の画像データに基づいてＣＲＴ表示装置
３に動画および静止画を表示させる。また、ＶＤＰＩは
ＣＰＵ　（中央処理装置）４から供給される各種コマン
ドや画像データに基づいてＶＲＡＭ２の内容を書き換え
たり、あるいは、ＶＲＡＭ２の内容の一部を外部へ転送
するようになっている。５はＣＰＵ４で用いられるプロ
グラムおよび各種画像データが記憶されているメモリで
ある。

次に、ＶＤＰｌの各構成要素について説明する。

画像データ処理回路１０は、ＣＲＴ表示装置３の６− 画面の走査スピードに対応して、ＶＲＡＭ２内の静止画
データおよび動画データをインターフェイス１１を介し
て読み出すとともに、ＣＲ７表示装置３へ画面の走査に
必要な同期信号５ＹＮＣを出力する。この場合、静止画
データおよび動画データは各々表示面上のドツトの色を
指定するカラーコード（後述するように２．４あるいは
８ビツトのデータ）から成っており、画像データ処理回
路１０は、読み出したカラーコードをカラーパレット１
２へ出力する。カラーパレット１２は供給されたカラー
コードをＲＧＢ信号に変換してＣＲ７表示装置３へ供給
する。また、画像データ処理回路１０はＣＰＵ４からイ
ンターフェイス１３を介して供給される画像データを、
画面の非表示期間（垂直帰線期間等）においてＶＲＡＭ
２へ書き込むようになっており、さらに、ＶＲＡＭ２を
アクセスしている時（書き込みおよび読み出し時）は、
信号Ｓ１をコマンド処理回路１５へ供給して、アクセス
中であることを知らせるようになっている。

コマンド処理回路１５は、ｃｐｃｚからインク−フェイ
ス１３を介して供給される各種のコマンドに基づき、予
め設定されている所定の手続ぎに従って、ＶＲＡＭ２内
の静止画データの書き換えや、外部への静止画データの
転送を行う回路である。このコマンド処理回路１５は画
像データ処理回路１０から信号Ｓ１が供給されている時
は、ＶＲＡＭ２へのアクセスが禁止されるようになって
いる。

ここで、この実施例における静止画表示について説明す
る。この実施例においては、静止画表示のモードが複数
設定されており、大別すると８×８または８×６画素程
度のパターンを適宜選択して表示面上に描画するパター
ンモードと、画面を構成する全ドツトを個々に色指定す
るドツトマツプモードとに分かれる。この場合、パター
ンモードは従来のディスプレイコントローラの処理と略
同様であるのでその説明を省略し、ドツトマツプモード
についてのみ説明を行う。

この実施例におけるドツトマツプモードには、Ｇ　ＩＶ
、ＧＶ、ＧＶＩ、Ｇ　Ｖｌ　ｆ７）　４種（７）−Ｅ−
ドがアリ、ここで、各モードにおけるＶＲＡＭ２内の静
止画データと表示位置の対応関係について説明する。

■ＧＩＶモード このＧＩＶモードは第２図（イ）に示すように、２５６
Ｘ１９２ドツトの画面構成になっており、この画面を構
成する全ドツトのカラーコードが同図（ロ）に示すＶＲ
ＡＭ２の静止画データエリア２ａ内に格納されている。

また、ＧＩＶモードにおけるカラーコードは、４ビツト
で構成されており、このカラーコードが同図（ハ）に示
す順序で静止画データエリア２ａ内に格納されている（
１アドレスに２個づつ〉。このＧｒＶモードではカラー
コードが４ビツトであるから、１ドツトにつき１６色ま
で指定することができる。また、静止画データエリア２
ａの容量は図示のように２４５７６バイト必要になる。

、ＶＲＡＭ２内のエリア２Ｃは動画表示に必要な各種デ
ータが記憶されるエリアであり、エリア２ｂは、通常は
使用されない予備エリアである。この場合、予備エリア
２ｂは静止画データエリア２ａの続き番地に割り当てら
れてお９− リ、必要に応じて静止画表示用のカラーフードを格納し
得るようになっている。

■ＧＶモード このＧＶモードは第３図（イ）に示すように、５１２Ｘ
１９２ドツトの画面構成になっており、全ドツトのカラ
ーコードがＧ　ＩＶモードと同様に静止画データエリア
２ａに格納される。また、ＧＶモードにおけるカラーコ
ードは、２ピツトで構成されており、このカラーコード
が同図（ハ）に示す順序で静止画データエリア２ａの１
アドレスに４個づつ格納されている。また、静止画デー
タエリア２ａの容量はＧＩＶモードと同様に２４５７６
バイト必要になる。これは、ＧＶモードではｘ軸方向の
ドツト数がＧ　ＩＶモードの２倍となっているが、カラ
ーコードのビット数がＧ　ＩＶモードの１／２となって
いるからである。そして、カラーコードが２ビツトであ
るから、１ドツトに対し４色まで指定することができる
。なお、ＶＲＡＭ２内のエリア２ｂ１２Ｃについては、
ＧＩＶモードと同様である。

１０− ■Ｇ　Ｖｌモード このＧ　Ｖｌモードは第４図（イ）に示すように、５１
２Ｘ１９２ドツトの画面構成になっており、カラーコー
ドはＧ　ＩＶモードと同様に４ビツトで構成されている
。この結果、静止画データエリア２ａの容量は、ＧＩＶ
モードの２倍の４９１５２バイトとなっており（同図（
ロ））、また、同静止画データエリア２ａ内のカラーコ
ードの並び順は同図（ハ）に示すようになっている。

■Ｇ　Ｖｌｌモード このＧ　ＶＮモードにおいては、カラーコードが８ビツ
トで構成されており、この結果、表示面上の１ドツトに
対し、２５６色の色指定を行うことができる。また、画
面構成は第５図（イ）に示すように２５６Ｘ１９２ドツ
トとなっており、静止画データエリア２ａの容量はＧ　
Ｖｌモードと同様に４９１５２バイトとなっている。そ
して、同静止画データエリア２ａ内のカラーコードの並
び順は、第５図（ハ）に示すように１アドレスに１個づ
つ格納されている。

前述したコマンド処理回路１５は、上記ドツトマツプモ
ードＧＩＶ〜Ｇ　Ｖｌｌにおいてのみ、静止画データエ
リア２ａ内のカラーコードの転送や書き換えを所定のコ
マンドに従って制御するようになっている。次に、コマ
ンド処理回路１５の詳細について説明する。

第６図はコマンド処理回路１５の構成を示すブロック図
であり、この図において２０はＣＰＵ４が出力する］マ
ントデータを格納するコマンドレジスタである。この実
施例におけるコマンドには、データの転送・書き換えを
高速に行わせるハイスピードムーブ命令のグループと、
データの転送・書ぎ換えを行う際に転送するデータと転
送先にずでに存在するデータとの間で、アンド、オア、
ノットもしくはイクスクルーシブオア等の論理演算を行
うロジカルオペレート命令のグループとに分かれており
、コマンドデータの上位４ビツトがコマンド指定データ
になっている。そして、ロジカルオペレート命令が指定
された場合におけるコマンドデータの下位４ビツトが、
いかなる論理演算（アンド、オア・・・等）を行うかを
指定するようになっている。コマンドレジスタ２０の上
位４ビツトのコマンド指定データは、コマンドデコーダ
２１によってデコードされた後、マイクロプログラムＲ
ＯＭ（以下μプログラムＲＯＭと称す）２２、ジャンプ
コントローラ２３およびハイスピードムーブ検出回路２
４に供給される。μプログラムＲＯＭ２２には、各種コ
マンドに対応するマイクロプログラムが複数記憶されて
おり、コマンドデコーダ２１の出力信号によって選択さ
れ１＝マイクロプログラムが、プログラムカウンタ２５
のカウント出力ＯＴ２のカウントアツプに対応して順次
読み出されてμインストラクションデコーダ（以下μＩ
Ｄという）２６に供給される。このμＩＤ２６はμプロ
グラムＲＯＭ２２から読み出された命令を、プログラム
カウンタ２５のカウント出力ＯＴ１のカウントアツプに
従って解析し、解析結果を演算およびレジスタ回路（以
下ＡＲＣと略称する）２７へ供給するとともに、解析結
果から各種の制御信号ＬＩＭＰ１、ＪＭＰ２およびＶＡ
Ｓ）１３− を適宜作成して出力する。この場合、カウント出力ＯＴ
１は３進、○Ｔ２は１８進となっており、また、カウン
ト出力ＯＴ２はカウント出力ＯＴ１が一巡する毎に１イ
ンクリメントされるようになっている。すなわち、μプ
ログラムＲＯＭ　２２　ｈｔら読み出される１命令に対
し、μＩＤ２６の解析処理は３ステツプを要するように
なっている。また、プログラムカウンタ２５の端子ＣＫ
はクロック入力端子、Ｒはリセット端子、ＰＳはプリセ
ット端子であり、Ｃはカウント中断端子である。２８は
ＶＲＡＭアクセスコントローラであり、以下に述べる処
理を行う。今、μプログラムＲＯＭ２２から出力される
命令が、ＶＲＡＭ２のアクセスを必要とする命令であっ
たとすると、μＩＤ２６は信号ＶＡＳをＶＲＡＭアクセ
スコントローラ２８へ供給する。そして、ＶＲＡＭアク
セスコントローラ２８は、信号ＶＡＳが供給された時に
信号Ｓ１が出力されているかどうか、（すなわち、画像
データ処理回路１０がＶＲＡＭ２をアクセス中であるか
どうか）を調べ、信号Ｓ１が出力されて１４− いれば、信号Ｓ３をプログラムカウンタ２５の端子Ｃに
供給して、プログラム力ウタ２５のカウント動作を中断
させる。この結果、μＩＤ２６は命令の解析処理に移る
ことができず、アクセス待機状態となる。一方、信号Ｓ
１が出力されていなければ、ＶＲＡＭアクセスコントロ
ーラ２８は信号Ｓ３を出力せず、この結果、μ■Ｄ２６
は直ちに命令の解析処理に移ることができ、ＶＲＡＭ２
へのアクセスが実行される。このように、ＶＲＡＭアク
セスコントローラ２８は、コマンド処理回路１５と画像
データ処理回路１０とのアクセス競合を回避する機能を
果たしている。

次に、ジャンプコントローラ２３は、マイクロプログラ
ム中の各種ジャンプ命令に対するジャンプ先アドレスを
コントロールするものであり、内部にジャンプ先選択用
のフリップ７０ツブＦＦＩ、ＦＦ２を有している。この
場合、フリップ７０ツブＦＦ１は、ＡＲＣ２７内の演算
結果判別回路５５（第７図参照）から出力される各検出
信号、〈−〉、＜Ｑ＞、＜２５６＞、＜５１２＞　（こ
れらの検出信号の意味については後述する）のいずれか
の信号と、信号ＪＭＰ１とによってセットされ、また、
フリップ７０ツブＦＦ２は信号〈−〉、〈Ｏ〉のいずれ
かの信号と、信号ＪＭＰ２とによってセットされる（Ｆ
ＦＩ、２のリセット信号経路は説明の煩雑を避けるため
に図示省略する）。そして、ジャンプコントローラ２３
は、フリップフロップＦＦＩ、２の状態、カウント出力
ＯＴ２の値およびコマンドデコーダ２１の出力信号に基
づいてジャンプ先アドレスを作成し、このジャンプ先ア
ドレスをプログラムカウンタ２５のプリセット端子ＰＳ
へ出力する。プログラムカウンタ２５は端子ＰＳにジャ
ンプ先アドレスが供給されると、直ちにカウント出力Ｏ
Ｔ２として出力し、この結果、実行中のマイクロプログ
ラムの処理が、ジャンプ先アドレスの命令へ移る。

ハイスピードムーブ検出回路２４は、コマンドデコーダ
２１の出力信号に基づいて、現時点において処理するコ
マンドがハイスピードムーブ命令のグループに属する命
令であるかどうかを検出し、ハイスビードムーブ命令で
あることが検出されると、信号Ｓ２を画像データ処理回
路１０へ出力する。そして、画像データ処理回路１０は
、信号Ｓ２が供給されている間は、動画表示処理を禁止
状態にする。これは、ハイスビードムーブ命令において
は、コマンド処理回路１５が画像データ処理回路１０の
動画処理に割り当てられているタイムスロットをも使用
して、ＶＲＡＭ２にアクセスする必要があるためである
。

次に、ロジカルオペレーションデコーダ３０は、コマン
ドレジスタ２０の下位４ビツト内のデータ（ロジカルオ
ペレート命令における演算の種類を指定するデータ）を
デコードし、このデコード結果をＡＲＣ２７内（７）Ｌ
ＯＰ−Ｌニット４０　（第７図参照）に供給する。ＬＯ
Ｐユニット４０はＬＯＰデコーダ３０から供給される信
号によって指定された論理演算を行うが、その動作の詳
細については後述する。

３１はモードレジスタであり、前述したドツトマツプモ
ードＧＩＶ〜Ｇ　ＶＩのいずれかを指定するデー１フー ータがＣＰＵ４によって書き込まれ、書き込まれたデー
タがＡＲＣ２７に供給される。３２はアーギュメントレ
ジスタであり、第８図（イ）に示すように８ビツトのレ
ジスタである。このレジスタの第２、第３ビツトには、
ＶＲＡＭ２内のカラーコードを転送する場合や、書き換
える場合における方向（この方向については後述する）
を指定するデータが書き込まれる。３３はコマンド処理
回路１５の処理状態等をＣＰＵ４に示す各種のフラグか
ら成るフラグレジスタであり、第８図（ロ）に示すよう
にＴＲ，ＢＤ、ＣＥフラグ等から成っている。３４はフ
ラグ制御回路であり、カウント出力ＯＴ２、ＡＲＣ２７
の出力信号およびＣＰＵ４からのライト信号Ｗに基づい
て、フラグレジスタ３３内の各フラグのセット、リセッ
トを制御する回路である。

次いで、ＡＲＣ２７について説明する。

ＡＲＣ２７は第７図に示すように、多数のレジスタ４０
〜５１（これらのレジスタには図示のような名称が付さ
れており、以下の説明においては、１８− この名称によって指示する）と、アドレスデータをシフ
トするアドレスシフタ５２と、各種データの加減算を行
う加減算回路５３と、カラーコードデータのビットシフ
トを行うデータシフタ５４と、加減算回路５３の演算結
果が負か、０か、２５６か、５１２かを各々検出し、こ
の検出結果をジャンプコントローラ２３へ供給する演算
結果判別回路５５と、前述したＬＯＰユニット４０とか
ら成っている。そして、ＡＲＣ２７はＣＢＵＳ５６を介
してコマンド処理回路１５内の他の構成要素およびＣＰ
Ｕ４とデータの授受を行い、ＩＢＵＳ５７を介して内部
のデータ授受を行う。また、ＶＤＢＵＳ５８はＶＲＡＭ
用データバスであり、ＶＡＢＵＳ５９はＶＲＡＭ用アド
レスバスである。

次に、上述した構成によるこの実施例の動作について説
明する。なお、この実施例には種々の動作モードおよび
コマンドが設定されているが、説明の煩雑を避けるため
に、この発明の要旨に係わるモードおよびコマンドにつ
いてのみ説明する。

第９図はＧＩＶモード〜Ｇ■モードの各々において、配
色の変り目の座標を検出するコマンド（以下このコマン
ドを５ＲＣＨという）の処理過程を示すフローチャート
であり、以下このフローチャートに基づいてコマンド５
ＲＣＨについて説明する。

まず、ＣＰＵ４はステップＣＰＩにおいて、座標検出を
行う位置を指定する。ここで、ステップＣＰＩにおける
検出位置指定動作について説明する。

この実施例における境界座標の検出は、第１２図に示す
ように、静止画面上の特定の始点ｐｏから＋−もしくは
−Ｘ方向に順次スキャンしてサーチするようにしており
、ステップＣＰ１では、まず始点ＰＯの（Ｘ　、　Ｖ　
）座標をコマンド処理回路１５内のレジスタｓｘ、ｓｙ
に各々書き込む。次に、サーチする方向が＋×方向の場
合はアーギュメントレジスタ３２のＤＩＲＸビットを１
１　Ｑ　１１゜−×方向の場合はＤＩＲＸビットを′１
″にする。

また、アーギュメントレジスタ３２のＮＥビットは、順
次サーチしてゆく各ドツトの色が、予め指定した色と同
じになった場合にそのドツトの位置を配色の境界点とす
るか、あるいは、予め指定した色と異なった場合にその
ドツトの位置を境界点とするかのいずれかを選択するビ
ットであり、４４０　ＩＩの時は同色の場合に境界点と
し、１１１　ＩＩの時は異色の場合に境界点とする。ま
た、予め指定する色は、レジスタＣＬＲに書き込まれる
。この場合、ＣＰＵ４からレジスタＣＬＲに書き込まれ
るデータは、Ｇ　ＩＶモード〜Ｇ■モードの各々によっ
て異なり、第１０図（イ）、（ロ）、（ハ）のいずれか
に示すようになっている。この図に示す斜線を付した部
分は、カラーコードが格納されている部分であり、同図
（イ）はＧｒＶ　（ＧＶＩ）モード、（ロ）はＧＶモー
ド、（ハ）はＧＶＩモードの場合を各々示している。こ
のように、ＣＰＵ４から出力されるデータが第１０図（
イ）〜（ハ）に示すようになっているのは、前述したよ
うに、ＧＩＶ　（ＧＶＩ）　モー１’、　ＧＶモート、
　ＧＶＩ−Ｅ−ト（７）各々においてカラーコードが４
ビツト、２ビツト。

８ビツトで構成されているからである。また、参２１− 考のために、第１１図（イ）〜（ハ）に各々Ｇ　ＩＶ（
Ｇ　Ｖｌ　）モード、ＧＶモード、ＧＷモードにおける
表示面上のドツトの座標と各ドツトの色を指定する静止
画データエリア２ａ内のカラーコードの対応関係を示す
。なお、図中実線で囲まれたブロックが静止画データエ
リア２ａの１バイトに対応している。

今、例えば第１２図に示すように閉領域Ｑ１が赤で、周
囲の領域Ｑ２が青の時に、点ＰＯから十×方向にサーチ
を行った場合について考えてみる。

この場合、ＮＥピットを“０゛にしてレジスタＣＬＲに
書き込む指定色を青とすると、同図に示す点Ｐ１が境界
点として検出され、また、ＮＥビットを１″にして指定
色を赤とすると前述と同様に点Ｐ１が境界点として検出
される。しかし、閉領域Ｑ１内に黄色の閉領域Ｑ３が存
在していたとするとく同図破線参照）、前者の場合は依
然点Ｐ１を境界点として検出するが、後者の場合は点Ｐ
２を新たな境界点として検出する。これは前述したＮＥ
ビットの説明から容易に理解できる。この２２− ように、ＮＥビットとレジスタＣＬＲの内容によってサ
ーチの態様を変えることができる。

また、始点ＰＯの座標を適宜変えて同様のサーチを行う
ことにより、閉領域Ｑｌ（あるいはＱ３）の輪郭全体を
検出することができる。

次に、ＣＰＵ４はレジスタＳＸ、ＳＹ、ＣＬＲおよびＡ
ＲＧへの所定事項の書き込みが終了すると、コマンドレ
ジスタ２０にコマンド５ＲＣＩ−１を書き込む。そして
、コマンドレジスタ２０にコマンド５ＲＣＨが書き込ま
れると、第９図に示すフローチャートが起動され（ステ
ップ５Ｐ１）、また、フラグ制御回路３４がフラグレジ
スタ３３内のＣＥフラグをセットして、コマンドの実行
が開始されたことをＣＰＵ４に知らせる（ステップ５Ｐ
２）。次いで、ステップＳＰ３においては、レジスタＳ
Ｘの内容がレジスタＳＸＡに転送され、そして、ステッ
プＳＰ４に移ると、レジスタＳＸＡ、ＳＹによって指定
された座標のカラーコードを読み出す処理を行う。

ここで、ステップＳＰ４におけるＶＲＡＭアクセス処理
について説明する。

今、仮りにＧ　ＩＶモードが選択されているとし、表示
画面上の座標（Ｘ　、　Ｖ　）からカラーコードを読み
出す場合について考えてみる。

この場合は、まず座標（ｘ　、　ｙ　）に対応する静止
画データエリア２ａ内のアドレスを算出する。

このＧ　ＩＶモードにおいては、第２図（ハ）に示すよ
うな順序で、４ビツトのカラーコードが静止画データエ
リア２ａのアドレスＯから順に格納されているから、座
標（ｘ　、　ｙ　）に対応するアドレスは、 ｙ　ｘ　１２８＋Ｘ　／　２・・・・・・・・・・・・
・・・（１）なる式によってめられる。したがって、レ
ジスタＳＹ内のデータ（ｙ座標に対応）を７ビツト下位
側ヘシフトするとともにレジスタＳＸＡ内のデータ（Ｘ
座標に対応）を１ビツト下位側ヘシフトして２−１のビ
ットを無視し、これらのシフト後のデータを合成すれば
座標（ｘ　、　ｙ　）に対応するアドレスを作成するこ
とができる。

また、同様にしてＧＶモード〜Ｇ■モードにおけるアド
レス算出は、各々次式によってめることができる。

ｙ　ｘ　１２８＋ｘ　／４・・・・・・・・・・・・・
・・（２）（ＧＶモード） ｙ　ｘ　２５６＋Ｘ　／２・・・・・・・・・・・・・
・・（３）（Ｇ　Ｖｌモード） ｙ　ｘ　２５６＋ｘ　・・・・・・・・・・・・・・・
（４）（Ｇ■モード） そして、（２）式から分るようにＧＶモードにおいては
、レジスタＳＹ内のデータを７ビツト下位側ヘシフトす
るとともに、レジスタＳＸＡ内のデータを２ビツト下位
側ヘシフトして２−’、２４のビットを無視し、これに
より、アドレスデータを作成する。同様にＧ　Ｖｌモー
ドにおいては、（３）式から判るようにレジスタＳＹ内
のデータを８ビツト上位側ヘシフトするとともに、レジ
スタＳＸＡ内のデータを１ビツト下位側ヘシフトして２
−１のビットを無視し、これによってアドレスデータを
作成する。また、Ｇ■モードにおいては、（４）式から
判るように、レジスタＳＹ内のデータを８２５− ビット上位側ヘシフトし、このシフト後のデータにレジ
スタＳＸＡ内のデータをそのまま合成してアドレスデー
タを作成する。

そして、この実施例においては、上述したアドレスデー
タの作成を第７図に示すアドレスシフタ５２が行ってい
る。すなわち、アドレスシフタ５２は、モードレジスタ
３１内のモード指定データに基づいて、レジスタＳＸＡ
内のデータのシフト数を決め、このシフト数分だけデー
タをシフトダウンした後、ＶＡＢＵＳ５９（７）下位側
Ａｍ　（８ビツト）に出力する。また、アドレスシフタ
５２はＧＶＩモード、Ｇ■モードの時にはレジスタｓＹ
内のデータをそのままＶＡＢＵＳ５９の上゛位側Ａ１１
（８ビツト）に出力しく結果的に８ビツトシフトアツプ
したことになる）、ＧＩＶ、ＧＶモードの時にはレジス
タＳＹ内のデータを１ビツトシフトダウンして最下位ビ
ットをＶＡＢＬＩＳ５９の下位側ＡＬの最上位ビットに
出力するとともに、その他のビットをＶＡＢＵＳ５９の
上位側ＡＨに出力する（結果的に７ピツトシフトアツプ
したことにな２６− る）。

一方、第６図に示ずμＩＤ２６は、ステップＳＰ４にお
ける処理がＶＲＡＭ２をアクセスする処理であることを
検出すると、ＶＲＡＭアクセスコントローラ２８へ信号
ＶＡＳを出力する。この結果、ＶＲＡＭアクセスコント
ローラ２８は信号Ｓ１が出力されているかどうかを調べ
、コマンド処理回路１５と画像データ処理回路１０との
アクセス競合を回避する。そして、信号Ｓ１が出力され
ていなければ（あるいは信号Ｓ１が停止すると）ＡＲＣ
２７は上述した処理によって得られたアドレスデータに
基づいてＶＲＡＭ２をアクセスし、アクセスしたアドレ
ス内のカラーコード（１バイト分）をＶＤＢＵＳ５８上
に読み出す。

以上がステップＳＰ４における処理である。

次に、ステップＳＰ５では、ステップＳＰ４においてＶ
ＤＢＵＳ５８上に読み出したカラーコードをレジスタＬ
ＯＲに転送する。そして、ステップＳＰ６ではレジスタ
ＬＯＲ内のカラーコードを、データシフタ５４へ転送し
、このデータシフタ５４によって前記カラーコードをシ
フトダウンする。

そして、この場合のシフトダウン数は、選択されている
モードＧ　ＩＶ　−Ｇ　ＶＩ［とレジスタＳＸΔの内容
によって決まる。以下に、このシフトダウン動作および
シフトダウンの機能について述べる。

今、仮りにＧＴＶ（ＧＶＩ）モードにおいてカラーコー
ドの読み出しを行った場合について考えてみる。このモ
ードにおける静止画データエリア２ａ内には、第２図（
ハ）に示すような順序でカラーコードが格納されている
から、例えば静止画データエリア２ａの各アドレス内の
上位側４ビツトのカラーコードを読み出す場合において
も、下位側４ビツトも同時に読み出してしまう。一方、
レジスタＣＬＲ内に格納されているカラーコードは第１
０図（イ）に示すように、レジスタＩＯＲの下位４ビツ
ト内に格納されている。したがって、読み出したカラー
コードと、レジスタＬＯＲ内のカラーコードとを比較す
る場合は、これらのカラーコードのビット位置を合せな
ければならない。そこで、この実施例においては、読み
出したカラーコードを４ビツトシフトダウンした後に、
レジスタＬＯＲ内のカラーコードと比較するようにして
いる。そして、シフトダウンを行うか否かの判断は読み
出すカラーコードの×座標によって決まり、×座標が偶
数のときはシフトダウンを行い、奇数のときはシフトダ
ウンを行わないようにしている。

また、偶数、奇数の判断はレジスタＳＸＡの最下位ビッ
トによって判断することができる。したがって、第７図
に示すデータシフタ５４はモードレジスタ３１内のモー
ド指定データに基づいてシフト数を決定し、また、レジ
スタＳＸＡの最下位ビットの内容に基づいてシフトする
か否かを決定する。

また、ＧＶモードにおける静止画データエリア２ａ内に
は第３図（ハ）に示すような順序でカラーコードが格納
されており、１アドレスに４個のカラーコードが格納さ
れている。この場合、１アドレス内のカラーコードの格
納位置を第１３図に示すようにａ、ｂ、ｃ、ｄ　とする
と、位置ａからカラーコードの読み出しを行う場合は、
６ビ２９− ットシフトダウンする必要があり、また位置す。

Ｃから読み出しを行う場合は、各々４ビツト。

２ピツ１〜のシフトダウンを行う必要がある。そして、
読み出すカラーコードの位置がａ　〜ｄ　のいずれに対
応するかは、レジスタＳＸＡの下位２ビツトの内容によ
って判断することができる。すなわち、レジスタＳＸＡ
の下位２ビツト（Ｄｌ、ＤＯ）が、（０，０）　、（０
，１）　、（１，０）　、（１，１）の時は、各々位置
ａ　、　ｂ、、　ｃ　、　ｄ　に対応する。

したがって、データシフタ５４はモードレジスタ３１内
のモード指定データと、レジスタＳＸＡの下位２ビツト
の内容に基づいてシフト数を決定する。

一方、Ｇ　ＶＮモードにおいては、カラーコードが８ビ
ツトで構成されているから、静止画データエリア２ａか
ら出力されるデータには、シフトダウンの必要はない。

そして、上述のようにしてシフト処理がなされたカラー
コードは、再びレジスタＬＯＲに代入され、これにより
、ステップＳＰ６における処理が３０− 終了する。

次に、ステップＳＰ７に移ると、加減算回路５３はレジ
スタＬＯＲの内容からレジスタＣＬＲの内容を減算する
。この場合、レジスタＬＯＲのビットのうち、減算に必
要のないビット、すなわち、ＧＩｖ（ＧｖＩ）モードで
は上位４ビツト、ＧＶモードでは上位６ビツトが各々マ
スクされ、減算結果には影響を与えないようになってい
る。

次いで、ステップＳＰ８に移ると、μＩＤ２６が信号Ｊ
ＭＰＩを出力し、また、ジャンプコントローラ２３が演
算結果判別回路５５から＜Ｑ＞信号が出力されているか
、すなわち、レジスタＬＯＲとレジスタＣＬＲの内容が
等しいかを判定する。

ただし、この判定はＮＥビットが′０″の場合の判定で
あり、ＮＥビットが１″の場合は、〈０〉信号が出力さ
れていないか、すなわち、レジスタＬＯＲとレジスタＣ
ＬＲの内容が異っているかを判定する。そして、この判
定がｒＹＥ’ｓＪの場合は、ジャンプコントローラ２３
は内部の７リツプフロツプＦＦＩをセットする（ステッ
プ５Ｐ９）。このステップＳＰ８での判定がｒＹＥｓＪ
となる場合は、ＮＥビットが′０″の場合においては、
静止画データエリア２ａ内から読み出したカラーコード
とレジスタＣＬＲ内のカラーフードとの一致が検出され
た場合であり、また、ＮＥビットが′１″′の場合にお
いては、読み出したカラーコードとレジスタＣＬＲ内の
カラーコードとの不一致が検出された場合である。すな
わち、配色の境界が検出された場合である。そして、ス
テップＳＰ８での判定がｒＹＥｓＪとなると、ステップ
５Ｐ１０での判定もｒＹＥｓＪとなり、この結果、ステ
ップＳＰＩ　１へ移ってＢＤフラグをセットし、その後
にＧＥフラグをリセットして（ステップ５Ｐ１６）、動
作を終了する（ステップＳＰ１７）。

この場合、ステップ５Ｐ１０における分岐処理はジャン
プコントローラ２３によって行われる。すなわち、ジャ
ンプコントローラ２３は内部のフリップフロップＦＦ１
がセットされているかどうかを判定し、セットされてい
ない場合はジャンプ先アドレスを出力しない。この結果
、カウント出力ＯＴ２がそのままインクリメントされて
ゆき、μプログラムＲＯＭ２２からは次のステップの命
令（すなわち、ステップＳＰ１２における処理命令）が
読み出される。一方、フリップフロップＦＦ１がセット
されている場合は、ジャンプコントローラ２３は用時点
におけるカウント出力ＯＴ２とコマンドデコーダ２１か
ら供給されるコマンドデータに基づいてジャンプ先アド
レスを作成しくこの場合は、ステップＳＰＩ　１に対応
するアドレス）、このジャンプ先アドレスをプログラム
カウンタ２５のプリセット端子ＰＳに供給する。この結
果、処理がステップ５ＰＩＯから５Ｐ１１へ移る。

また、ＢＤフラグ、ＣＥフラグのセット／リセットはフ
ラグ制御回路３４によって行われる。そして、ＢＤフラ
グがセットされると、ＣＰｔＪ４は境界が検出されたこ
とを知り、またＣＥフラグがリセットされるとＣＰＵ４
は、コマンド５ＲＣＨの処理が終了したことを知る。こ
の場合、ＣＰＵ４が境界の座標を知るには、レジスタＳ
ＸＡとＳＹの内容を読めばよい。

３３− 一方、ステップ５ＰＩＯでの判定が１−ＮＯＪとなると
、ステップＳＰ１２へ移り、加減算回路５３がレジスタ
ＳＸＡの内容を１インクリメント（ＤＩＲＸビットが１
″の場合はデクリメント）する。そして、ステップＳＰ
１３へ移ると、μＩＤ２６が信号ＪＭＰ２を出力し、ま
た、ジャンプコントローラ２３が演算結果判定回路５５
の出力信号（レジスタＳＸＡの内容に対応）に基づいて
、所定の判定処理を行う。以下この判定について説明す
る。

まず、ＤＩＲＸビットが′″０′″（表示面を右方向ヘ
スキャンするようにしてザーチを行う場合）で、モード
がＧＩＶ、ＧＶＩ［の時は、演算結果判別回路５５から
＜２５６＞信号が出力されているかを判定する。この場
合、加減算回路５３の出力信号は前述のようにステップ
ＳＰ１２の演算結果、すなわち、レジスタＳＸＡの内容
に対応している。

したがって、ステップＳＰ１３での判定はレジスタＳＸ
Ａの内容が２５６かどうかを判定する処理となる。そし
て、レジスタＳＸＡの内容が２５６３４− であるということは、次に読み出しを行うカラーコード
のＸ座標が、表示画面の右側にはみ出しているというこ
とになり、この場合は読み出し処理を行わないようにし
ている。また、モードがＧＶ。

ＧＶＩの場合は、上述と同様の理由で演算結果判別回路
５５から＜５１２＞信号が出力されているかを判定する
。

一方、ＤＩＲＸビットが１１１１＋の場合（表示面を左
方向ヘスキャンするようにしてサーチを行う場合）は、
モードに依らず、〈−〉信号（負検出信号）が出力され
ているかを判定する。そして、〈−〉信号が出力されて
いる場合は、次に読み出しを行うカラーコードのＸ座標
が、表示画面の左側にはみ出している場合であり、この
場合もカラーコードの転送は行わないようにしている。

そしてステップＳＰＩ　３における判定がｒＹＥＳ」の
場合はジャンプコントローラ２３は内部のフリップ７０
ツブＦＦ２をセットする（ステップ５Ｐ１４）。

次に、ステップＳＰ１５に移ると、フリップフロップＦ
Ｆ２がセットされているかを判定し、ｒＹＥｓＪの場合
はステップＳＰＩ　６へ移り、ｒＮＯＪの場合はステッ
プＳＰ４へ戻る。このステップ５Ｐ１５の処理はジャン
プコントローラ２３によって行われる。すなわち、ジャ
ンプコントローラ２３は、フリップ７０ツブＦＦ２がリ
セットされている場合は、ステップＳＰ４に対応する飛
び先アドレスをプログラムカウンタ２５のプリセット端
子ＰＳに供給し、フリップ７０ツブＦＦ２がセットされ
ている場合は、μプログラムのエンドアドレスに対応す
る「１７」をプリセット端子ＰＳに供給する。そして、
プログラムカウンタ２５のカウント出力ＯＴ２が「１７
」になると、フラグ制御回路３４がＣＥフラグ（第８図
（ロ）参照）をリセットしくステップＳＰ１６）　、コ
マンド５ＲＣＨが終了する。

以上がコマンド５ＲＣＨの処理過程であり、上述の説明
から明らかなように、ＣＰＵ４はサーチの始点と方向と
を与えるだけで、所望の境界点の座標を知ることができ
る。

次に、所望の座標のカラーコードを検出するコマンド（
以下このコマンドをＰＩＮＴという）について説明する
。

第１４図はコマンドＰＩＮＴの処理過程を示すフローチ
ャートであり、第９図の各部と対応する部分には同一の
符号が付しである。

この図の示すように、コマンドＰＩＮＴはステップＳＰ
１〜ＳＰ６においては、コマンド５ＲＣＨと同様である
。そして、ステップＳＰ６の処理が終了すると、レジス
タＬ、ＯＲ内のデータをレジスタＣＬＲに転送しくステ
ップ５Ｐ２０）　、次いで、ＧＥフラグをリセットして
処理を終了する（ステップ５Ｐ１６．１７）。また、Ｃ
ＰＵ４が指定するのは検出を行うドツトの×、■座標の
みであり、この×、ｙ座標がステップＣＰ１−において
、レジスタＳＸ、ＳＹに各々書き込まれる。

このコマンドＰＩＮＴによれば、コマンド終了後にレジ
スタＣＬＲを読めば、予め指定した座標のカラーコード
を検出することができるから、例えば、コマンド５ＲＣ
Ｈにおいて、始点のカラー３７− コードが不明の場合などに用いると好適である。

［発明の効果］ 静止画面上の各ドツトの色を各々指定するカラーコード
が格納される静止画データエリアと、この静止画データ
エリア内の各カラーコードに基づいて表示面上に静止画
を表示する画像データ処理回路と、静止画データエリア
内の所望の点の座標およびこの点からいずれの方向に移
動すべきかを指定するデータが書き込まれるサーチ範囲
記憶手段と、予め任意のカラーコードが記憶されるドツ
ト色記憶手段と、前記サーチ範囲記憶手段が記憶してい
る移動領域を順次前記静止画データエリアのカラーコー
ド格納位置に変換してカラーコード位置データを作成し
、このカラーコード位置データに基づいて前記静止画デ
ータエリア内のカラーコードを読み出し、さらに、この
読み出したカラ　゛−コードと前記ドツト色記憶手段内
に記憶されているカラーコードとの一致、不一致を判定
する判定手段とを具備し、更にまた、この判定結果から
静止画データエリア内の配色変化の境界位置を検３８− 出する境界位置検出手段とを具備したので、静止画をド
ツトマツプモードで表示し得るとともに、静止画面内の
配色が変化する境界点（閉領域の境界等）を素早く検出
することができ、しかも、ディスプレイコントローラを
制御するＣＰＵ側のプログラム処理を著しく簡単化する
ことができる。

したがって、任意の閉領域の塗りつぶし等を、極めて高
速に行うことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の概略構成を示すブロック
図、第２図〜第５図は各々同実施例における静止画モー
ドＧ　ＩＶ　−Ｇ　Ｖ［を説明するための表示面とＶＲ
ＡＭ２の概念図、第６図は第１図に示すコマンド処理回
路１５の構成を示すブロック図、第７図は第６図に示す
演算およびレジスタ回路２７の構成を示すブロック図、
第８図（イ）、（ロ）は各々アーギュメントレジスタ３
２およびフラグレジスタ３３の内容を示す図、第９図は
同実施例の動作を示すフローチャート、第１０図（イ）
〜（ハ）は各々ＣＰＵ４から供給されるカラーコードの
状態を示す図、＠１１図（イ）〜（ハ）は各表示モード
における表示面上の座標とカラーコードとの関係を示ず
説明図、第１２図は同実施例における境界点検出の概略
を示す説明図、第１３図はデータシフタ５４の動作を説
明するための図、第１４図は同実施例におけるコマンド
ＰＩＮＴの処理過程を示すフローチャートである。 ２ａ・・・・・・静止画データエリア、１０・・・・・
・画像データ処理回路、２２・・・・・・μプログラム
（境界位置検出手段）、３２・・・・・・アーギュメン
トレジスタ（サーチ範囲記憶手段）、５２・・・・・・
アドレスシフタ（境界位置検出手段＞、ＣＬＲ・・・・
・・レジスタ（ドツト色記憶手段）、ＳＸ、ＳＹ・・・
・・・レジスタ（サーチ範囲記憶手段）。 出願人　株式会社　アスキー 寸 昧 □）ｈ ロフ ー・１ンｈ ＋）ヘ　− Ｏつ 銀 一一一一一〉へ

Claims (2)

【特許請求の範囲】
1. （１）静止画上の各ドツトの色を各々指定するカラーコ
   ードが格納される静止画データエリアと、この静止画デ
   ータエリア内の各カラーフードに基づいて表示面上に静
   止画を表示する画像データ処理回路と、静止画データエ
   リア内の所望の点の座標およびこの点からいずれの方向
   に移動すべきかを指定するデータが書き込まれるサーチ
   範囲記憶手段と、予め任意のカラーコードが記憶される
   ドツト色記憶手段と、前記サーチ範囲記憶手段が記憶し
   ている移動領域を順次前記静止画データエリアのカラー
   コード格納位置に変換してカラーコード位置データを作
   成し、このカラーコード位置データに基づいて前記静止
   画データエリア内のカラーコードを読み出し、さらに、
   この読み出したカラーコードと前記ドツト色記憶手段内
   に記憶されているカラーコードとの一致・不一致を判定
   する判定手段とを具備することを特徴とするディスプレ
   イコントローラ。
2. （２）静止画面上の各ドラ１への色を各々指定するカラ
   ーコードが格納される静止画データエリアと、この静止
   画データエリア内の各カラーコードに基づいて表示面上
   に静止画を表示する画像データ処理回路と、静止画デー
   タエリア内の所望の点の座標およびこの点からいずれの
   方向に移動すべきかを指定するデータが書き込まれるサ
   ーチ範囲記憶手段と、予め任意のカラーコードが記憶さ
   れるドツト色記憶手段と、前記サーチ範囲記憶手段が記
   憶している移動領域を順次前記静止画データエリアのカ
   ラーコード格納位置に変換してカラーコード位置データ
   を作成し、このカラーコード位置データに基づいて前記
   静止画データエリア内のカラーコードを読み出し、さら
   に、この読み出したカラーコードと前記ドツト色記憶手
   段内に記憶されているカラーコードとの一致・不一致を
   判定覆る判定手段と、この判定結果から前記静止画デー
   タエリア内の配色変化の境界位置を検出する境界位置検
   出手段とを具備することを特徴とするディスプレイコン
   トローラ。