JPS60216383A

JPS60216383A - デイスプレイコントロ−ラ

Info

Publication number: JPS60216383A
Application number: JP59072541A
Authority: JP
Inventors: 和彦西; 石井　孝寿; 良蔵山下; 奥村　隆俊; 成光山岡; 実森本
Original assignee: ASCII Corp; Nippon Gakki Co Ltd
Current assignee: ASCII Corp; Nippon Gakki Co Ltd
Priority date: 1984-04-11
Filing date: 1984-04-11
Publication date: 1985-10-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔技術分野〕この発明は、表示画面上に文字やキャラクタ等のドラ］
へパターンをツＪラー表示させるとともに、各種の画像
データ処理を行うことかできるディスプレイコントロー
ラに関する。

〔従来技術〕

近年のビデオゲームマシンやその伯のグラフィック表示
装置においては、動画と静止画とを（ｊ−１せて表示す
ることができるディスプレイコントローラが用いられる
場合が多い。しかしながら、従来のディスプレイコント
ローラにお（〕る静止画表示は予め設定されたいくつか
のキャラクタパターンを適宜組合せて描画ザるようにし
ており、この結果、複信１な静止画を描画することがで
きないという問題があった。また、グラフィック表示に
おいては、直線を所望の位置に素早く描画し得ると便利
な場合が多いが、従来のディスプレイコントローラは、
前述のようにキャラクタパターンを組合わせて静止画を
構成しているため、任意の位置に自由に直線を描くとい
うことができないという欠点があった。

なお、グラフィック表示に用いる絵は、直線の組み合せ
によって描画し得るものが多く、任意の直線を高速で描
くことができれば、これらの絵を高速描画することがで
き、有利である。例えば、フライトシコミレータ等を作
成する場合は、滑走路等を直線の組合せによって立体的
に描きこの立体画を順次変化させてフライト状況を表現
するが、このような場合は、逐次変化する静止画によっ
て動画的表現を行うわけであるから、個々の静止画の描
画スピードは極めて速くなければならない。

したがって、このような用途に用いられるグラフィック
コントローラには、任意の直線を高速で描画し得る１幾
能が要求される。

〔発明の目的〕

この発明は上述した事情に鑑みてなされたもので、その
目的とするところは、静１に１画と動画とを併せて表示
し１ｑるとともに、静止画表示においては、任意の直線
を高速で描画することができるグラフィックコントロ−
ラを提供するところにある。

〔発明の特徴〕

そして、この発明は上述した目的を達成するために、静
止画上の各ドラ１〜の色を各々指定するカラーコードが
格納される静１ト画データエリアと、この静止画データ
エリア内の各カラーコードに基づいて表示面上に静止画
を表示する画像データ処理回路と、描くべき直線の位置
および傾きが静止画データエリア内の座標および座標偏
差にＪ：って記憶される直線位置記憶手段と、描くべき
直線を表わす各ドツトの色を指定り−るカラーコードが
記すへされるドツト色記憶手段と、予め直線描画の手順
が記憶されるとどもに、前記手順と前記直線位置記憶手
段の記憶内容とに基づいて描くべき直線を表わづ各ドツ
トの座標を順次算出し、かつ、この算出した座標にスζ
１応づる前記静止画データエリ５− ア内のカラーコード格納位置に、前記ドツト色記憶手段
が記憶しているカラーコードを順次転送するカラーコー
ド転送手段とを具備することを特徴としている。

〔実　施　例〕

以下図面を参照してこの発明の実施例について説明する
。

第１図はこの発明の一実施例の概略構成を示すブロック
図である。この図において、１はディスプレイコントロ
ーラ（以下ＶＤＰと略称する）であり、ＶＲＡＭ　（ビ
デオラム）２内の画像データに基づいてＣＲＴ表示装置
３に動画および静止画を表示させる。また、ＶＤＰｌは
ＣＰＵ　（中央処理装置）４から供給される各種コマン
ドや画像データに基づいてＶＲＡＭ２の内容を書き換え
たり、あるいは、ＶＲＡＭ２の内容の一部を外部へ転送
するようになっている。５はｃｐｕｌｌで用いられるプ
ログラムおよび各種画像データが記憶されているメモリ
である。

次に、ＶＤＰｌの各構成要素について説明する。

−６＝画像データ処理回路１０は、ＣＲ７表示装置３の画面の
走査スピードに対応］ノで、ＶＲＡＭ２内の静１に１両
データおＪ：び動画データをインターフェイス１１を介
して読み出すとともに、ＣＲＴ表示装買３へ両面の走査
に必要ｔｒ同期信号５ＹＮＣを出力する。この場合、静
止画データおよび動画データは各々表示面上のドツトの
色を指定するカラーコード〈後述するように２．４ある
いは８ビツトのデータ）から成っており、画像データ処
理回路１ｏは、読み出したカラーコードをカラーコード
１〜１２へ出力覆る。カラーパレット１２は供給された
カラーコードをＲＧＢ信号に変換してＣＲ７表示装置３
へ供給する。また、画像データ処理回路１０はＣＰＵ４
からインターフェイス１３を介して供給される画像デー
タを、両面の非表示期間（垂直帰線期間等）においてＶ
ＲＡＭ２へ書き込むようになっており、さらに、ＶＲＡ
Ｍ２をアクセスしている時（書き込みおよび読み出し時
）は、信号８１をコマンド処理回路１５へ供給して、ア
クセス中であることを知らせるようになっている。

コマンド処理回路１５は、ＣＰＵ＝１からインターフェ
イス１３を介して供給される各種の＝１マントに基づき
、予め設定されている所定の手続きに従って、ＶＲＡＭ
２内の静Ｉに画データの書ぎ換えや、外部への静止画デ
ータの転送を行う回路である。このコマンド処理回路１
５は画像データ処理回路１０から信号Ｓ１が供給されて
いる時は、ＶＲＡＭ２へのアクレスが禁止されるように
なっている。

ここで、この実施例における静止画表示について説明す
る。この実施例においては、静止画表示のモードが複数
設定されており、大別すると８×８または８×６画素程
度のパターンを適宜選択して表示面上に描画するパター
ンモードと、画面を構成する全ドツトを個々に色指定す
るドツトマツプモードとに分かれる。この場合、パター
ンモードは従来のディスプレイコントローラの処理と略
同様であるのでその説明を省略し、ドツトマツプモード
についてのみ説明を行う。

この実施例におけるドツトマツプモードには、Ｇ　ＴＶ
　、　Ｇ　Ｖ　、　Ｇ　Ｖｌ　、　Ｇ　ｖ■（ＩＪ）　
４種ノモートがあり、ここで、各モードにお（プるＶ　
ＲＡ　Ｍ　２内の静止画データと表示位置の対応関係に
ついて説明する。

■Ｇ　ＩＶモードこのＧ　ＩＶモードは第２図（イ）に示すように、２５
６Ｘ１９２ドツトの画面構成になっており、この画面を
構成する全ドツトのカラーコードが同図く口）に示すＶ
ＲＡＭ２の静止画データエリア２ａ内に格納されている
。また、Ｇ　ＴＶモードにお（プるカラーコードは、４
ビツトで構成されており、このカラーコードが同図（ハ
）に示づ一順序で静止画データエリア２ａ内に格納され
ている（１アドレスに２個づつ）。このＧ　ＴＶモード
ではカラーコードが４ビツトであるから、１ドツトにつ
き１６色まで指定覆ることができる。また、静止画デー
タエリア２ａの容量は図示のように２４．５７６バイト
必要になる。ＶＲＡＭ２内のエリア２Ｃは動画表示に必
要な各種データが記憶されるエリアであり、エリア２ｈ
は、通常は使用されない予備エリアである。この場合、
予備エリア２ｂは静止画一〇− データエリア２ａの続き番地に割り当てられており、必
要に応じて静止画表示用のカラーコードを格納し１ｑる
ようになっている。

■ＧＶモートこのＧＶモードは第３図（イ）に示ずにうに、５１２Ｘ
１９２ドツトの画面構成になっており、全ドツトのカラ
ー」−ドがＧＩＶモードと同様に静止画データエリア２
ａに格納される。ま１；、ＧＶモードにお（）るカラー
コードは、２ビツトで構成されており、このカラーコー
ドが同図（ハ）に示す順序で静止画データエリア２ａの
１アドレスに４個づつ格納されている。また、静止画デ
ータエリア２ａの客足はＧＩＶモードど同様に２’４１
５７６バイ１〜必要になる。これは、ＧＶモードではＸ
軸方向のドツト数がＣｄＶモードの２倍となっているが
、カラーコードのビット数がＧ　ＩＶモードの１／２と
なっているからである。そして、カラーコードが２ビツ
トであるから、１ドツトに対し４色まで指定することが
できる。なお、ＶＲＡＭ２内のエリア２＋）、２Ｃにつ
いては、ＧＩＶモードと同様−１〇− である。

■Ｇｖ■モードこのＧ　Ｖｌモードは第４図（イ）に示すように、５１
２Ｘ１９２ドツトの画面構成になっており、カラーコー
ドはＧ　ＩＶモードと同様に４ビツトで構成されている
。この結果、静止画データエリア２ａの容量は、Ｇ　Ｉ
Ｖ　Ｔニードの２倍の／１９１５２バイトとなっており
（同図（ロ））、また、同静止画データエリア２ａ内の
カラーコードの並び順は同図（ハ）に示すＪ：うになっ
ている。

■Ｇ　ＶｌｌモードこのＧＶＩＩモードにおいては、カラーコードが８ビツ
トで構成されており、この結果、表示面上の１ドツトに
対し、２５６色の色指定を行うことができる。また、画
面構成は第５図（イ）に示すように２５６ｘ１９２ドツ
１〜となっており、静１ト画データエリア２ａの容量は
Ｇ　Ｖｌモードと同様に４９１５２バイトどなっている
。そして、同静止画データエリア２ａ内のカラーコード
の並び順は、第５図（ハ）に示すように１アドレスに１
個づつ格納されている。

前述したコマンド処理回路１５は、上記ドツトマツプモ
ードＧ　ＩＶ　−Ｇ　Ｖｌにおいてのみ、静止画データ
エリア２ａ内のカラーコードの転送や書き換えを所定の
コマンドに従って制御するようになっている。次に、コ
マンド処理回路１５の詳細について説明する。

第６図はコマンド処理回路１５の構成を示すブロック図
であり、この図において２０はＣＰＵ＝１が出力するコ
マンドデータを格納するコマンドレジスタである。この
実施例におけるコマンドには、データの転送・書き換え
を高速に行わせるハイスビードムーブ命令のグループと
、データの転送・書き換えを行う際に転送するデータと
転送先にすでに存在するデータとの間で、アンド、オア
、ノットもしくはイクスクルーシブオア等の論理演算を
行うロジカルオペレート命令のグループとに分かれてお
り、コマンドデータの上位４ビツトがコマンド指定デー
タになっている。そして、ロジカルオペレート命令が指
定された場合におけるコマンドデータの下位４ビツトが
、いかなる論理演算（アンド、オア・・・等）を行うか
を指定するようになっている。コマンドレジスタ２０の
−Ｌ位４ビットのコマンド指定データは、コマンドデコ
ーダ２１によってデコードされた後、マイクロプログラ
ムＲＯＭ（以下μプログラムＲＯＭと称す）２２、ジャ
ンプコントローラ２３およびハイスビードムーブ検出回
路２４に供給される。μプログラムロ０Ｍ２２には、各
種コマンドに対応するマイクロプログラムが複数記憶さ
れており、コマンドデコーダ２１の出力信号によって選
択されたマイクロプログラムが、プログラムカウンタ２
５のカラン［・出力ＯＴ２のカウントアツプに対応して
順次読み出されてμインストラクションデコーダ（以下
μＩＤという）２６に供給される。このμＩＤ２６はμ
プログラムロ０Ｍ２２から読み出された命令を、プログ
ラムカウンタ２５のカウント出力ＯＴ１のカラン［−ア
ップに従って解析し、解析結果を演算およびレジスタ回
路（以下ＡＲＣと略称する）２７へ供給するとと−ｂに
、解析結果から各種１３− の制御信号ＬＩＭＰＩ、ＪＭＰ２およびＶＡＳ）を適宜
作成して出力する。この場合、カウント出力ＯＴＩは３
進、ＯＴ２は１８進となっており、また、カウント出力
ＯＴ２はカウント出力ＯＴ１が一巡する毎に１インクリ
メントされるように゛なっている。ずなわち、μプログ
ラムロ０Ｍ２２から読み出される１命令に対し、μＩＤ
２６の解析処理は３ステツプを要するようになっている
。また、プログラムカウンタ２５の端子ＧＫはクロック
入力端子、Ｒはリセット端子、ＰＳはプリセット端子で
あり、Ｃはカウント中断端子である。２８はＶＲＡＭア
クセスコントローラであり、以下に述べる処理を行う。

今、μプログラムロ０Ｍ２２から出力される命令が、Ｖ
ＲＡＭ２のアクセスを必要とする命令であったとすると
、μＩＤ２６は信号ＶＡＳをＶＲＡＭアクセスコントロ
ーラ２８へ供給する。そして、ＶＲＡＭアクセスコント
ローラ２８は、信号ＶＡＳが供給された時に信号Ｓ１が
出力されているかどうか、（すなわち、画像データ処理
回路１０がＶＲＡＭ２をアクヒス中１４− であるかどうか）を調べ、信ＭＳ１が出力されていれば
、信号Ｓ３をプログラムカウンタ２５の端子Ｃに供給し
で、プログラム力ウタ２５のノＪウント動作を中断させ
る。この結果、μＩＤ２６は命令の解析処理に移ること
ができず、アクセス待機状態どなる。一方、１言号Ｓ１
が出力されていなければ、ＶＲＡＭアクレスコントロー
ラ２８は信号Ｓ３を出力せず、この結果、μＩＤ２６は
直ちに命令の解析処理に移ることができ、ＶＲＡＭ２へ
のアクセスが実行される。このように、ＶＲＡＭアクセ
スコントローラ２８は、コマンド処理回路１５と画像デ
ータ処理回路１０とのアクセス競合を回避する機能を果
たしている。

次に、ジャンプコン１−ローラ２３は、マイクロプログ
ラム中の各種ジャンプ命令に対するジャンプ先アドレス
をコントロールするものであり、内部にジャンプ先選択
用のノリツブフロップＦＦ１、ＦＦ２を右している。こ
の場合、フリップ７０ツブＦＦ１は１．ＡＲＣ２７内の
演算結果判別回路５５（第７図参照）から出力される各
検出信号、〈−〉、〈０〉、＜２５６＞、＜５１２＞（
これらの検出信舅の意味については後述する）のいずれ
かの信号と、信号ＪＭＰ１とによってセットされ、また
、フリップフロップＦＦ２は信号〈−〉、〈０〉のいず
れかの信号と、信号ＪＭＰ２どにＪ：ってセットされる
（ＦＦ１．２のリレット信号経路は説明の煩雑を避りる
ために図示省略する）。そして、ジャンプコントローラ
２３は、フリップフロップＦＦ１．２の状態、カウント
出力ＯＴ２の値およびコマンドデコーダ２１の出力信号
に基づいてジャンプ先アドレスを作成し、このジャンプ
先アドレスをプログラムカウンタ２５のプリセット端子
ＰＳへ出力する。プログラムカウンタ２５は端子ＰＳに
ジャンプ先アドレスが供給されると、直ちにカウント出
力ＯＴ２として出力し、この結果、実行中のマイクロプ
ログラムの処理が、ジャンプ先アドレスの命令へ移る。

ハイスピードムーブ検出回路２４は、コマンドデコーダ
２１の出力信号に基づいて、現時点において処理するコ
マンドがハイスビードムーブ命令のグループに属する命
令であるかどうかを検出し、ハイスビードムーブ命令で
あることが検出されると、信号Ｓ２を画像データ処理回
路１０へ出力する。そして、画像データ処理回路１０は
、信号＄２が供給されている間は、動画表示処理を禁止
状態にする。これは、ハイスビードムーブ命令において
は、コマンド処理回路１５が画像データ処理回路１０の
動画処理に割り当てられているタイムスロットをも使用
して、ＶＲＡＭ２にアクセスする必要があるためである
。

次に、ロジカルオペレーションテ゛コーダ３０は、コマ
ンドレジスタ２０の下位４ビツト内のデータ（ロジカル
オペレート命令における演算の種類を指定するデータ）
をデコードし、このデコード結束をＡＲＣ２７内のＬ　
ＯＰユニツ１〜４０（第７図参照）に供給する。ＬＯＰ
ユニット４０はＬ　ＯＰデコーダ３０から供給される信
号によって指定された論理演算を行うが、その動作の詳
細については後述する。

３１はモードレジスタであり、前述したドツト１７− マツプモードＧ　ＩＶ　−Ｇ■のいずれかを指定するデ
ータがＣＰＵ４によって書き込まれ、書き込まれたデー
タがＡＲＣ２７に供給される。３２はアーギュメントレ
ジスタであり、第８図（イ）に示すように８ビツトのレ
ジスタである。このレジスタの第２、第３ビツトには、
ＶＲＡＭ２内のカラーコードを転送する場合や、書き換
える場合における方向（この方向については後述する）
を指定するデータが書き込まれる。３３はコマンド処理
回路１５の処理状態等をＣＰＵ４に示す各種のフラグか
ら成るフラグレジスタであり、第８図（ロ）に示ずよう
にＴＲ，ＢＤ１ＣＥフラグ等から成っている。３４はフ
ラグ制御回路であり、カウント出力ＯＴ２、ＡＲＣ２７
の出力信号およびＣＰＵ４からのライト信号Ｗに基づい
て、フラグレジスタ３３内の各フラグのセット、リセッ
トを制御する回路である。

次いで、ＡＲＣ２７について説明する。

ＡＲＣ２７は第７図に示すように、多数のレジスタ４０
〜５１（これらのレジスタには図示のよ１８− うな名称がイ」されており、以下の説明においでは、こ
の名称によって指示する）と、アドレスデータをシフト
するアドレスシフタ５２ど、各種データの加減算を行う
加減算回路５３と、カラーコードデータのビットシフ１
〜を行うデータシフタ５４ど、加減算回路５３の演算結
果が負か、Ｏか、２５６か、５１２かを各々検出し、こ
の検出結果をジャンプコントローラ２３へ供給する演算
結果判別回路５５ど、前述したＩＯＰユニット４０とか
ら成っている。イして、ＡＲＣ２７はＣＢＵＳ５６を介
してコマンド処理回路１５内の他の構成要素およびＣＰ
Ｕ／Ｉどデータの授受を行い、ＩＢＵＳ５７を介して内
部のデータ授受を行う。また、ＶＤＢＵＳ５８はＶＲＡ
Ｍ用データバスで′あり、ＶＡＢ　Ｕ　Ｓ　５９は＼／
ＲＡＭ用アドレスバスである。

次に、上）ホした構成によるこの実施例の動作について
説明ザる。なお、この実施例には種々の動作モードおＪ
：びコマンドが設定されているが、説明の煩雑を避りる
ために、この発明の要旨に係わるモードおよびコマンド
についてのみ説明する。

第９図は静止画モードＧ　ＩＶ　−Ｇ　Ｖｎにおいて、
所望の直線を高速描画させるコマンド（以下このコマン
ドをｌ　ＩＮＥコマンドという）の処理過程を示すフロ
ーチャートであり、以下このフローチャートに基づいて
ＬＩＮＥコマンド処理について説明する。

まず、ＣＰＵ１はステップＣＰ１において書ぎ込むべき
直線の位置と傾きを指定する。ここで、このステップＣ
Ｐ１における直線の指定処理について説明する。

例えば、第１０図に示すように、点Ｐ１を始点とし点Ｐ
２を終点とする直線を描く場合においては、点Ｐ１のＸ
座標をコマンド処理回路１５内のレジスタＤＸに書き込
み、また、点Ｐ１のＸ座標をレジスタＤＹに書き込む。

そして、点Ｐ１と点Ｐ２のＸ座標の偏差（以下Ｘ偏差と
いう）と、Ｘ座標の偏差（以下ｙ偏差という）のうち大
きい方を△ＭａＪ１小さいΔＭｉｎとした場合に、△Ｍ
ａｊをレジスタＮＸに由ぎ込み、ΔＭｉｎをレジスタＮ
Ｙに書き込む。第１０図の場合ば、△ＭａｊがＸ偏差、
ΔＭｉｎがｙ偏差となっている。次に、ＣＰ　ｔＪ　７
′Ｉはアーギュメントレジスフ３２のＤＩＲＸビット、
ＤＩＲＹビットに各々”　ｏ　”か“１″のデータを書
き込む。

この場合、ＤＩＲＸヒツトに′″００パき込まれると、
Ｘ　偏差が」−×方向に対してとられ、また、ＤＩＲＸ
ビットにｉｔ　１　＋＋が書き込まれるとＸ偏差が−×
力方向対してとられる。同様にして、ｙ偏差はＤ　Ｉ　
ＲＹビットに０″が書き込まれると十ｙ方向に、ＩＩ　
１　＋＋が書き込まれると−ｙ力方向対してとられる。

第１０図に示す直線の場合は、ＤＩＲＸピッ１へおよび
ＤＴＲＹＴＲ上に共に１１０１＋が書き込まれる。なお
、ＤＩＲＸビット、ＤＩＲＹビットの内容によっては、
図に一点鎖線で示す各直線をも指定することができる。

アーギュメントレジスフ３２のＸＭビットはＸ偏差が、
△Ｍａｊとなった場合に１１　Ｑ　１１、Δ１ｙｊｉｎ
となった場合に１″が占ぎ込まれるようになっているが
、この理由については後述する。

ここで、この実施例において用いている直線描画のアル
ゴリズムについて説明する。

２１− 第１１図は描画すべき直線　と、この直線を表わすドツ
トとの関係を巨視的に示す図である。

まず、始点］〕０にドツトを描き、次に直線　の傾き、
すなわら、△ｌｙｌ　ｉｎ／△Ｍａｊに基づいて以下の
処理を行う。

■　ΔＭ　ｉｎ／△Ｍａｊが１／２以上かどうか、すな
わら、（ΔＭｉｎ−ΔＭａｊ／２）が正かどうかを判定
し、この演算結果Ｑが正であれば、（ｘ、ｙ　）座標を
共に１インクリメントしてドツトを描画しく第１１図の
破線矢印の部分）、その後に演算結果ＱからΔＭ（ΔＭ
＝△Ｍａｊ−八Ｍｉｎ）ヲ減へし、この演算結果Ｑ−が
正であれば、上述と同様のドツト描画を行う。

■　一方、前述の演算結果ＱあるいはＱ′が負であれば
、Ｘ座標のみをインクリメントしてドツト描画を行い（
第１１図の一点鎖線矢印で示す部分）、その後に、演算
結果Ｑあるいは　Ｑ−に△１ｙｊｉｎを加算し、この加
算結果について再び正負の判定を行う。

そして、前述の■、■の処理を演算結宋Ｑ、Ｑ２２− −の符号に基づいて適宜選択して行うと、第１１図に示
すように、直線　に沿ってドツトが描画される。

第１２図は■、■の処理に対応するフローチャー１〜で
あり、第９図に示すフローチャートから、直線描画のド
ラ座標筒８１に係わる部分を抽出したものである。この
場合、レジスタＡＣＣには前述の演算結果Ｑ、Ｑ−が代
入され、また、ステップ５Ｐ１５でレジスタＤＸがデク
リメントされるのはＤＩＲＸどツ１〜が１″の時であり
、ステップ５Ｐ２２でレジスタＤＹがデクリメン１へさ
れるのはＤＩＲＹビットが１″の時である。

以上がこの実施例において用いている直線描画のアルゴ
リズムである。

次に、ＣＰＵ４は、ステップＣＰＩにおいて、直線の色
を指定するカラーコードをレジスタＣＩＲに書き込み、
さらに、コマンドレジスタ２０にＬＩＮＥコマンドを書
き込む。そして、コマンドレジスタ２０にＬＩＮＥコマ
ンドが書き込まれると、第９図に示す７０−チャートが
起動され（ステップ、５Ｐ１）、また、フラグ制御回路
３４がフラグレジスタ３３内のＣＥフラグをセットして
、コマンドの実行が開始されたことをＣＰＵ４に知らせ
る（ステップ５Ｐ２）。次いで、ステップＳＰ３におい
ては、レジスタＤＸ、ＮＸの内容がレジスタＤＸＡ、Ｎ
ＸＡに各々転送され、ステップＳＰ４においてはレジス
タＮＸの内容△ＭａｊがレジスタＡＣＣに転送される。

そして、ステップＳＰ５に移ると、レジスタＡＣＣの内
容が１ビツトシフトダウンされて（１／２倍されて）加
減算回路５３に転送され、また、レジスタＮＸの内容が
そのまま加減算回路５３に転送される。そして、加減算
回路５３は、（ＡＣＣ／１−ＮＸ）なる演算を行い、こ
の演算結果をレジスタＡＣＣに再び代入する。

次に、ステップＳＰ７に移ると、レジスタＣ［Ｒうちの
カラーコードが、レジスタＬＯＲ内に転送される。この
場合、ＣＰＵ４からレジスタＣＬＲに転送されているデ
ータは、ＧＩｖモード〜Ｇ　Ｗモードの各々によって異
なり、第１３図（イ）、（ロ）、（ハ）のいずれかに示
すようになっている。この図に示す斜線をイｑした部分
は、カラーコードが格納されている部分であるが、同図
（イ）はＧＩＶ　（Ｇｌ　−Ｅ−ド、（ロ）ＬｔＧＶ−
Ｅ−ド、（ハ）はＧ　ＶＩモードの場合を各々示しでい
る。このように、ＣＰＵ４から出力されるデータが第１
３図（イ〉〜（ハ）に示すようになっているのは前述シ
タヨうに、ＧＩｖ（ＧＶＩ）モード、Ｇｖモード、Ｇ　
Ｖｌｌモードの各々においてカラーコードが４ビツト、
２ビツト、８ピッ１−で構成されているからである。ま
た、参考のために、第１４図（イ）〜（ハ）に各々ＧＩ
Ｖ　（ＧＶＩ）　ＩＥ−−ト、ＧＶ−Ｅ−ド、Ｇ　Ｖｌ
　モードにおける表示面上のドツトの座標と各ドツトの
色を指定する静止画データエリア２ａ内のカラーコード
の対応関係を示す。なお、図中実線で囲まれたブロック
が静止画データエリア２ａの１バイトに対応している。

次に、ステップＳＰ８に移ると、レジスタＬＯＲ内のカ
ラーコードをデータシフタ５４へ転送し、このデータシ
フタ５４によって前記カラーコードをシフトアップする
処理を行う。この場合のシフト２５− アップ数は選択されているモードとレジスタＤＸＡの内
容によって決まる。以下に、このシフトアップ動作およ
びシフトアップの機能について述べる。

今、仮りにＧＩｖ（ＧＶＴ）モードにおいてドツトの描
画を行う場合について考えてみると、このモードにおけ
る静止画データエリア２ａ内には、第２図（ハ）に示す
ような順序でカラーコードが格納されているから、静止
画データエリア２ａの各アドレス内の上位側４ビツトに
カラーコード転送を行う場合は、ＣＰＵ４が出力するデ
ータ（第１３図（イ）参照）を４ビツトシフトアツプし
た後に転送を行なわねばならない。そして、シフトアッ
プを行うか否かの判断は転送先のＸ座標によって決まり
、すなわち、Ｘ座標が偶数のときはシフトアップを行い
、奇数のときはシフトアップを行なわないようにしてい
る。また、偶数、奇数の判断はレジスタＤＸＡの最下位
ビットによって判断することができる。したがって、第
７図に示すデータシフタ５４はモードレジスタ３１内の
モード指定デ２６− −タに基づいてシフト数を決定し、また、レジスタＤＸ
Ａの最下位ヒツトの内容に基づいてシフトするか否かを
決定するまた、ＧＶモードにおける静止画データエリア２ａ内に
は第３図に示すような順序でカラーコードが格納されて
おり、１アドレスに４個のカラーコードが格納されてい
る。この場合、１アドレス内のカラーコードの格納位置
を第１５図に示すようにａ、ｂ、ｃ、ｄとすると、位置
ａに転送を行う場合はレジスタＬＯＲ内のカラーコード
（第１３図（ロ）参照）を、６ビツトシフトアツプする
必要があり、また、位置す、ｃに転送を行う場合は、各
々４ビツト、２ピツ］へのシフトアップを行う必要があ
る。

そして、転送先の座標が位置ａ〜ｄのいずれに対応する
かは、レジスタＤＸＡの下位２ビツトの内容によって判
断することができる。すなわち、レジスタＤｘＡの下位
２ビツト（Ｄｌ、ＤＯ）が（０，０＞、（０，１＞、（
１，Ｏ）、（１，１＞の時は、各々位置ａ、ｂ、ｃ、ｄ
に対応する。したがって、データシフタ５４はモードレ
ジスタ３１内のモード指定データと、レジスタＤＸＡの
下位２ビツトの内容に基づいてシフト数を決定する。

一方、ＧＶＩモードにおいては、カラーコードが８ビツ
トで構成されているから、ＣＰＵから出ツノされるデー
タ（第１３図（ハ））は、そのまま静止画データエリア
２ａ内の対応するアドレスに転送すればよいからシフト
アップは不要となる。

そして、データシフタ５４によってシフト処理がなされ
たカラーコードは、再びレジスタＬＯＲに代入される。

以上がステップＳＰ８における処理である。

次に、ステップＳＰ９に移ると、転送先の座標（ＤＸＡ
、ＤＹ）に対応する静止画データエリア２ａ内のデータ
を読み出す処理を行う。

ここで、ステップＳＰ９におけるＶＲＡＭアクセス処理
について説明する。

今、仮りにＧＩＶモードが選択されているとし、表示画
面上の座標（ｘ、ｙ）に、レジスタＬＯＲ内のカラーコ
ード（第１３図（イ）参照）を転送する場合を考えてみ
る。

この場合は、まず座標（ｘ、ｙ　）に対応する静止画デ
ータエリア２ａ内のアドレスを算出する。このＧ　ＩＶ
モードにおいては、第２図（ハ）に示すような順序で４
ビツトのカラーコードが静止画データエリア２ａのアド
レスＯから順に格納されているから、座標（ｘ、ｙ　）
に対応するアドレスは、ｙ　ｘ　１２８＋ｘ　／２・・
・・・・・・・・・・・・・（１）なる式によってめら
れる。したがって、レジスタＤＹ内のデータ（ｙ座標に
対応）を７ビツト下位側ヘシフトするとともに、レジス
タＤＸＡ内のデータ（×座標に対応）を１ビツト下位側
ヘシフトしで２−１のビットを無視し、これらのシフト
後のデータを合成すれば座標（ｘ、ｙ　）に対応するア
ドレスを作成することができる。

また、同様にしてＧＶモード〜Ｇ　Ｖｌモードにおける
アドレス算出は、各々次式によってめるこ゛　とができ
る。

ｙ　ｘ　１２８＋ｘ　／４・・・・・・・・・・・・・
・−・・・（２）（ＧＶモード）Ｖ　Ｘ　２５６＋Ｘ　／２・・・・・・・・・・・・・
・・・・・　（３）２９− （Ｇ■モード）ｙ　ｘ　２５６＋ｘ　・・・・・・・・・・・・・・・
・・・　（４）（Ｇ■モード）そして、（２）式から判るようにＧＶモードにおいては
、レジスタＤＹ内にデータを７ビツト下位側ヘシフトす
るとともに、レジスタＤＸＡ内のデ、−夕を２ビツト下
位側ヘシフトして２−’、２−２のビットを無視し、こ
れにより、アドレスデータを作成する。同様に、ＧＶＩ
モードにおいては、（３）式から分るように、レジスタ
ＤＹ内のデータを８ビツト上位側ヘシフトするとともに
、レジスタＤＸＡ内のデータを１ビツト下位側ヘシフト
して２−’のビットを無視し、これによってアドレスデ
ータを作成する。また、Ｇ■モードにおいては、（４）
式から判るように、レジスタＤＹ内のデータを８ビツト
上位側ヘシフトし、このシフト後のデータにレジスタＤ
ＸＡ内のデータをそのまま合成してアドレスデータを作
成する。

そして、この実施例においては、上述したアドレスデー
タの作成を第７図に示すアドレスシフタ３０− ５２が行っている。すなわち、アドレスシフタ５２は、
モードレジスタ３１内のモード指定データに基づいて、
レジスタＤＸＡ内のデータのシフト数を決め、このシフ
ト数分だけデータをシフトダウンした後、ＶＡＢＵＳ５
９の下位側Ａ［（８ビツト）に出力する。また、アドレ
スシフタ５２はＧＶＩモード、ＧＶＩモードの時にはレ
ジスタＤＹ内のデータをそのままＶＡＢＵＳ５９の上位
側ＡＨ（８ビツト）に出力しく結果的に８ビツトシフト
アツプしたことになる）、ＧｒＶ、ＧＶモードの時には
レジスタＤＹ内のデータを１ビツトシフトダウンし、最
下位ビットをＶＡＢＵＳ５９の下位側△Ｌの最上位ビッ
トに出力するとともに、その他のビットをＶＡＢＵＳ５
９の上位側ＡＨに出力する（結果的に７ビツトシフ１−
アップしたことになる）。

一方、第６図に示すμＩＤ２６は、ステップＳＰ７にお
ける処理がＶＲＡＭ２をアクセスする処理であることを
検出すると、ＶＲＡＭアクセスコントローラー２８へ信
号ＶＡＳを出力する。この結果、ＶＲＡＭアクセスコン
トローラー２８は信号Ｓ１が出力されているかどうかを
調べ、コマンド処理回路１５と画像データ処理回路１０
とのアクセス競合を回避する。そして、信号Ｓ１が出力
されていなければ（あるいは信号Ｓ１が停止すると）、
上述したアドレスデータによってアクセスされた静止画
データエリア２ａ内のカラーコード（１バイト分〉が、
Ｖ　Ｄ　Ｂ　Ｕ　Ｓ　５８上に読み出される。以上がス
テップＳＰ９における処理である。

次に、ステップ５Ｐ１０における処理について説明する
。このステップ５ＰＩＱおいては、ＬＯＰユニット４０
がＶＤＢＵＳ５８上に読み出されているカラーコード（
転送先にすでに存在しているカラーコード）と、レジス
タＬＯＲ内に格納されているカラーコードとの間で論理
演算を行い、その演算結果をレジスタＬＯＲに代入する
。この場合、ＬＯＰユニット４０が行う論理演算の種類
は、アンド、オア、ノット、イタスフルーシブオア等が
予め設定されているが、このうちいずれの演算を行うか
、あるいは論理演算を全くおこなわないかはＬＯＰデコ
ーダ３０の出力信号によって決定される。

また、ＬＯＰユニット４０は、上述の論理演算を行う際
において、ＶＤＢＬＩ８５８上のデータのうち転送先の
座標以外のデータは、破壊しないようにマスキングする
ようにしている。ここで、このマスキング処理について
、ＧＶモードを例にとって説明する。

今、第１５図に示す位置ａ内にレジスタＬＯＲ内のカラ
ーコード（２ビツト）を転送する場合について考えてみ
る。この場合は、前記カラーコードはデータシフタ５４
の動作によって６ビツトシフトアツプされているから、
ステップＳＰ６を終了した時点におけるレジスタＬＯＲ
の内容は第１６図に示すようになっている。そして、ス
テップＳＰ８においては、このレジスタＬＯＲとＶＤＢ
ＵＳ５８上のデータとの間で論理演算が行なわれるわけ
であるが、この場合において、位置ｂ−ｄにあるデータ
は転送先のデータではないから、破壊しないようにしな
ければなない。そこで、ＬＯＰユニット４０はレジスタ
ＬＯＲのＤＯビットからＤ５ビットをマスキングし、そ
の後においてレジスタ１０３３− ＲとＶＤＢＵＳ５８上のデータとの演算を行うようにし
ている。したがって、ステップ５Ｐ１０の処理が終了し
た時点でのレジスタＬＯＲのＤｏビット〜Ｄ５ビットの
内容は、同図に示すｂ〜ｄ内のカラーコードがそのまま
、転送されている。そして、レジスタＬＯＲのどのビッ
トをマスキングするかは、モードレジスタ３１内のモー
ド指定データと、ＤＸＡの下位２ビツトの内容によって
決定される。

この処理はＧ　ＴＶモード（Ｇ　Ｖｌモード）において
も略同様に行われるが、ＧＶＩモードにおいてはマスキ
ング処理は行なわれない。これはＧ■モードにおけるカ
ラーコードが８ビツトで構成されているからである。

そして、このステ゛ツブ５ｐｉｏの処理が終了すると、
第９図に示すステップ５ｐｉｉへ移り、レジスタＬＯＲ
内のカラーフードを静止画データエリア２ａ内の対応す
るアドレスに転送する。このステップ５Ｐ１１において
は、アドレスシフタ５２が前述したステップＳＰ９と同
様にして、静止画データエリア２ａをアクセスするため
のアドレスデータ３４− を作成しく（１）弐〜（４）式参照、また、第６図に示
すμＩＤ２Ｇが信号ＶＡＳをＶＲＡＭアクセスコントロ
ーラー２８へ出力して、コマンド処理回路１５と画像デ
ータ処理回路１０とのアクセス競合を回避する。ぞして
、信号Ｓ１が出力されておらず、アクセス競合の心配が
ない場合は、上述したアドレスデータによってアクレス
された静止画データエリア２ａ内のアドレスへレジスタ
ＩＯＲ内のカラーコードが転送される。

このステップ５Ｐ１１の処理が終了した後において、画
像データ処理回路１０がｎη記アドレスをアクセスづ゛
ると、静止画面上の対応する座標位置には、上述した処
理によって書き込まれたドツトが表示される。

次に、ステップ５Ｐ１２に移ると、加減算回路５３がレ
ジスタＮＸＡの内容をデクリメントする。そして、５Ｐ
１３に移ると、μＩＤ２６が信号ＪＭＰ１、Ｊ　Ｍ　Ｐ
　２を出力し、また、ジャンプコン１〜ローラー２３が
演算結果判別回路５５から＜０＞信号が出力されている
か、すなわち、ステップ５Ｐ１２において書き換えたレ
ジスタＮＸＡの内容がＯかを判定する。この判定がｒＹ
ＥｓＪの場合は、ジャンプコントローラー２３は内部の
フリップフロップＦＦ１、Ｆ　Ｆ　２をレットする（ス
テップ５Ｐ１４）。このステップ５Ｐ１３での判定がｒ
ＹＥｓＪとなることは、所望の直線が描き終えたことを
意味する。

これは後述する処理から分るように、直線描画中はレジ
スタＮＸΔが順次１ずつデクリメントされてゆくからで
ある。

次いで、ステップ５Ｐ１５へ移ると、加減算回路５３が
レジスタＤＸＡの内容を１インクリメント（ＤＩＲＸビ
ットが′１″の場合はデクリメント）する。そして、ス
テップ５Ｐ１６へ移るど、μＩＤ２６が信号ＪＭＰＩ、
ＪＭＰ２を出力し、ジャンプコントローラー２３が演算
結果判別回路５５の出力信＠（レジスタＤＸＡの内容に
対応）に基づいて所定の判定処理を行う。以下、この判
定について説明する。

まず、ＤＩＲＸビットが″“０パ　（表示面を右方向ヘ
スキャンするようにして直線描画を行う場合）で、モー
ドがＧＩＶ、ＧＶＩｆの時は、演算結果判別回路５５か
ら（２５６）信号が出力されているかを判定する。この
場合、加減算回路５３の出力信号は前述のようにステッ
プ５Ｐ１５の演算結果、すなわち、レジスタＤＸＡの内
容に対応している。したがって、ステップ５Ｐ１６での
判定はレジスタＤＸＡの内容が２５６かどうかを判定す
る処理となる。そして、レジスタＤＸＡの内容が２５６
であるということは、次に描画を行うカラーコードのＸ
座標が、表示画面の右側にはみ出しているということに
なり、この場合は、後述する処理によりこのカラーコー
ドの転送を行なわないようにしている。また、モードが
ＧＶ、、ＧＶＩの場合は、上述と同様の理由で、演算結
果判別回路５５から（５１２）信号が出力されているか
を判定する。

一方、ＤＩＲＸヒツトが１″の場合（表示面を左方向ヘ
スキャンするようにして直線描画を行う場合）は、モー
ドに依らず、〈−〉信号（負検出信号）が出力されてい
るかを判定する。そして、〈−〉信号が出力されている
場合は、次に送出を３７− 行うカラーコードのＸ座標が、表示画面の左側にはみ出
している場合であり、この場合にもカラーコードの転送
は行なわないようにしている。

そして、ステップ３ｐ１６における判定結果がｒＹＥｓ
Ｊの場合は、ジャンプコントローラー２３は内部のフリ
ップフロップＦＦ１、ＦＦ’２をセットする（ステップ
５Ｐ１７）。

次に、ステップ５Ｐ１８へ移ると、加減算回路５３はレ
ジスタＡＣＣとレジスタＮＹの内容（ΔＭ　ｉｎ）を加
算し、この加算結果をレジスタＡＣＣに代入する。そし
て、ステップ３ｐ１９へ移ると、μＩＤ２６が信号ＪＭ
ＰＩを出力し、また、ジャンプコントローラ２３が演算
結果判別回路５５から〈−〉信号が出力されているかど
うか、すなわち、レジスタＡＣＣ内容が正かどうかを判
定する。そして、正の場合はステップ５Ｐ２１へ移り、
負の場合はステップ５Ｐ２０に移ってフリップフロップ
ＦＦ１をセットＪ゛る。

次に、テップ５Ｐ２１に移ると、フップフロップＦＦ２
がセットされているかを判定し、ｒＹＥｓＪ　−＝３８
− の場合はステップ５Ｐ２２へ移り、ｒＮＯＪの場合はス
テップＳＰ８へ戻る。このステップ５Ｐ２１における処
理はジャンプコントローラ２３によって行なわれる。？
Ｉ−なわち、ジャンプコントローラ２３は内部のフリッ
プフロップＦＦＩがセットされているかどうかを判定し
、セラ１〜されている場合はジャンプ先アドレスを出力
しない。この結果、カウント出力ＯＴ２がそのままイン
クリメントされてゆき、μプログラムＲＯＭ２２からは
次のステップの命令（１なわら、ステップ５Ｐ２２にお
（〕る処理命令）が読み出される。一方、フリップ７０
ツブＦＦ１がセットされていない場合は、ジャンプコン
トローラ２３は現時点におけるカウント出力ＯＴ２ど、
コマンドローダ２１から供給される］マントデータに基
づいてジャンプ先アドレスを作成しくこの場合は、ステ
ップＳＰ８に対応するアドレス）、このジャンプ先アド
レスをプログラムカウンタ２５のプリセット端子ＰＳに
供給する。この結果、処理がステップ５Ｐ２１からＳＰ
８へ移る。

ステップ５Ｐ２１での判定がｒＹＥＳＪとなってステッ
プ５Ｐ２２へ移ると、フリップフロップＦＦ１がリセッ
トされるとともに、加減算回路５３がレジスタＤＹの内
容を１インクリメント（ＤＩＲＹピットが（１１＋１の
場合はデクリメント）する。そして、ステップ５Ｐ２３
に移ると、μＩＤ２６が信号ＪＭＰ２を出力し、またジ
ャンプコントローラ２３が演算結果判別回路５５から〈
−〉信号が出力されているか、すなわち、ステップ５Ｐ
２２における演算結果が負になっているかを判定する。

そして、′〈−〉信号が出力されている場合はフリップ
７０ツブＦＦ２をセットする（ステップ５Ｐ２４）。こ
の場合、ステップ２０における演算結果が負になるとい
うことは、次に送出を行うカラーコードのｙ座標が表示
画面の上端からはみ出す場合であり、この場合はステラ
５Ｐ２６における処理によって、このコードの送出を行
なわず、動作を終了するようにしている。また、ステッ
プ５Ｐ２０における演算結果が負になる場合は、ＤＩＲ
Ｙビットが１″となっている場合のみである。

次いで、ステップ５Ｐ２５へ移ると、加減算回路５３が
レジスタＡＣＣの内容からレジスタＮＸの内容（ΔＭａ
ｊ）を減算し、減算結果をレジスタＡＣＣへ代入する。

そして、ステップ５Ｐ２６に移ると、フリップフロップ
ＦＦ２がセットされているかを判定し、［ＹＥＳＪの場
合はステップ５Ｐ２７へ移り、ｒＮＯＪの場合はステッ
プＳＰ８へ戻る。このステップ５Ｐ２６の処理はジャン
プコントローラ２３によって行なわれる。すなわら、ジ
ャンプコントローラ２３は、フリップ７０ツブＦＦ２が
リセットされている場合は、ステップＳＰ８に対応する
飛び先アドレスをプログラムカウンタ２５のプリセット
端子ＰＳに供給し、フリップ７０ツブＦＦ２がセットさ
れている場合は、μプログラムのエンドアドレスをプリ
セット端子ＰＳに供給する。そして、プログラムカウン
タ２５のカウント出力ＯＴ２からエンドアドレスが出力
されると、フラグ制御回路３４がＣＦフラグ（第８図（
ロ）参照）をリセットしくステップ５Ｐ２７）、一連の
カラーコード転送動作が終了する（ステップ５Ｐ２８）
。

一方、ＣＦフラグがリセットされると、ＣＰＵ４１− ４はＬＩＮＥコマンドの処理が終了しｌこことを検知し
、また、コマンドレジスタ２０は新たなコマンドの書き
込み可能状態となる。このように、第９図に示すフロー
チャートに従う処理を行うことにより、第１１図に示寸
ようなドラ１への描画を行うことができる。

なお、△Ｍａｊがｙ偏差、ΔＭｉｎが×偏差となってい
る場合はＸＭ−ビツト１″を立てる。この結果、第９図
に示すフローチャートのステップ５Ｐ１３と５Ｐ２２が
入れ換り、前述の場合と同様にして直線描画を行うこと
ができる。

上述したように、この実施例においては、始点の座標と
、直線の傾きと、描画の方向と、直線の×方向とｙ方向
の長さとを指定すれば、後は自動的に所望の直線が描画
され、ＣＰＵ側のソフトウェア処理はまったく必要がな
い利点が得られる。

したがって、描画スピードが極めて速く、高速性が要求
される用途にも充分適用することができる。

また、転送先にすでに存在しているカラーコードとの間
において論理演算を行うことができるか４２− ら、転送後のドツト色が転送前のドツト色の影響を受け
、これにより、秤々の表示上の効果を奏することができ
る。

（発明の効果〕以上説明したように、この発明によれば、静止画上の各
ドツトの色を各々指定するカラーコードが格納される静
止画データエリアと、この静止画データエリア内の各カ
ラーコードに基づいて表示面上に静止画を表示する画像
データ処理回路と、描くべき直線の位置および傾きが静
止画データエリア内の座標および座標偏差によって記憶
される直線位置記憶手段と、描くべき直線を表わす各ド
ツトの色を指定するカラーコードが記憶されるドツト色
記憶手段と、予め直線描画の手順が記憶されるとどもに
、前記手順と前記直線位置記憶手段の記憶内容とに基づ
いて描くべき直線を表わす各ドツトの座標を順次算出し
、かつ、この算出した座標に対応する前記静止画データ
エリア内のカラーコード格納位置に、前記ドツト色記憶
手段が記憶しているカラーコードを順次転送するカラー
コード転送手段とを具備したので、直線の位置と傾きと
を指定するだけで、任意の直線を高速描画することがで
きる。

【図面の簡単な説明】

第１図はこの発明の一実施例の概略構成を示すブロック
図、第２図〜第５図は各々同実施例における静止画モー
ドＧ　ＩＶ　−Ｇ■を説明するための表示面とＶＲＡＭ
２の概念図、第６図は第１図に示すコマンド処理回路１
５の構成を示すブロック図、第７図は第６図に示す演算
およびレジスタ回路２７の構成を示すブロック図、第８
図（イ）、（ロ）は各々アーギュメントレジスタ３２お
よびフラグレジスタ３３の内容を示す図、第９図は同実
施例の動作を示すフローチャート、第１０図は同実施例
における直線の指定方法を示す図、第１１図は同実施例
における直線の描画方法を示す説明図、第１２図は第９
図に示すフローチャートの中から直線描画のための座標
算出処理を抽出したフローチャート、第１３図（イ）〜
（ハ）は各々ＣＰＵ４から供給されるカラーコードのビ
ット位置を示す図、第１４図（イ）〜（ハ）は各表示モ
ードにおける表示面上の座標とカラーコードとの関係を
示す説明図、第１５図はデータシフタ５４の動作を説明
するための図、第１６図はＬＯＰユニット４０のマスキ
ング動作を説明するための説明図である。２ａ・・・・・・・・・静止画データエリア、１０・・
・・・・・・・画像データ処理回路、２２・・・・・・
・・・μプログラムＲＯＭ（カラーコード転送手段）、
３２・・・・・・・・・アーギュメントレジスタ（直線
位置記憶手段）、４０・・・・・・・・・１０ρユニツ
ト（論理演算手段）、５２・・・・・・・・・アドレス
シック（カラー」−ド転送手段）、ＣＬＲ・・・・・・
・・・レジスタ（ドツト色記憶手段）　、ＤＸＳＤＹ。ＮＸ、ＮＹ・・・・・・・・・レジスタ（直線位置記憶
手段）。出願人　株式会社　アスキー日本楽器製造　株式会社派一一一弓ｈ　− Ｏつ派一一一一一〉へ　・（／’＋）第（ハ）（Ａ）第４　図　（ロ）５　図　（ロ）（ハ）第１３図第１５図第１６図

Claims

【特許請求の範囲】

（１）静止画上の各ドツトの色を各々指定するカラーコ
ードが格納される静止画データエリアと、この静１ヒ画
データエリア内の各カラーコードに基づいて表示面上に
静止画を表示する画像データ処理回路と、描くべき直線
の位置および傾きが静止画データエリア内の座標および
座標偏差によって記憶される直線位置記憶手段と、描く
べき直線を表わす各ドツトの色を指定するカラーコード
が記憶されるドツト色記憶手段と、予め直線描画の手順
が記憶されるとともに、前記手順と前記直線位置記憶手
段の記憶内容とに基づいて描くべき直線を表わす各ドツ
トの座標を順次算出し、かつ、この算出した座標に対応
する前記静止画データエリア内のカラーコード格納位置
に、前記ドツト色記憶手段が記憶しているカラーコード
を順次転送するカラーコード転送手段とを具備すること
を特徴とするディスプレイコントローラ。（２、）゛静止画上の各ドツトの色を各々指定するカラ
ーコードが格納される静止画データエリアと、この静止
画データエリア内の各カラーコードに基づいて表示面上
に静止画を表示する画像データ処理回路と、描くべぎ直
線の位置および傾きが静止画データエリア内の座標およ
び座標偏差によって記憶される直線位置記憶手段と、描
くべき直線を表わす各ドツトの色を指定するカラーコー
ドが記憶されるドツト色記憶手段と、予め直線描画の手
順が記憶されるとともに、前記手順と前記直線位置記憶
手段の記憶内容とに基づいて描くべき直線を表わす各ド
ツトの座標を順次算出し、かつ、この算出した座標に対
応する前記静止画データエリア内のカラーコード格納位
置に、前記ドツト色記憶手段が記憶しているカラーコー
ドを順次転送するカラーコード転送手段と、このカラー
コード転送手段によって転送されるカラーコードとこの
カラーコードの転送先にすでに存在しているカラー］−
ドとの間で所定の論理演算を行い、この演算によって得
られる新たなカラーコードを前記転送先へ格納する論理
演算手段とを具備することを特徴とするディスプレイコ
ントローラ。