JPH0528394B2 - - Google Patents

Description

【発明の詳細な説明】

［産業上の利用分野］ この発明は電子計算機の端末機あるいはテレビ
ゲーム等に用いられるデイスプレイコントローラ
に関する。 ［従来技術］ 近年、CPU（中央処理装置）の制御の下に、
CRT（ブラウン管）表示装置の画面に動画および
静止画の表示を行うデイスプレイコントローラが
種々開発されている。第１図はこの種のデイスプ
レイコントローラａを用いたカラーデイスプレイ
装置の構成を示すブロツク図であり、この図にお
いてｂはCPU、ｃはCPU・ｂにおいて用いられ
るプログラムが記憶されたROM（リードオンリ
メモリ）およびデータ記憶用のRAM（ランダム
アクセスメモリ）からなるメモリ、ｄはVRAM
（ビデオRAM）、ｅはCRT表示装置である。この
カラーデイスプレイ装置において、CPU・ｂは、
まずCRT表示装置ｅの表示画面に表示させるべ
き静止画データおよび動画データをデイスプレイ
コントローラａへ順次出力する。デイスプレイコ
ントローラａは供給されたデータを順次
VRAM・ｄへ書き込む。 次に、CPU・ｂが表示指定をデイスプレイ
コントローラａへ出力すると、デイスプレイ コ
ントローラａがこの指令を受け、VRAM・ｄ内
の静止画データおよび動画データを読出し、
CRT表示装置ｅの表示画面に表示させる。 ところで、この種のデイスプレイ装置において
は、例えば第２図に示す表示画面の領域R1に表
示されている静止画を領域R2へ移動したいとい
う場合がしばしば生じる。このような場合、従来
のデイスプレイ装置においては、まず領域R1の
静止画に対応する静止画データをVRAM・ｄか
ら読み出し、デイスプレイ コントローラａおよ
びCPU・ｂを介してメモリｃに書き込み、次い
でメモリｃに書込まれた静止画データをCPU・
ｂ、デイスプレイ コントローラａを介して
VRAM・ｄへ供給し、VRAM・ｄの領域R2に
対応する記憶エリアに書込むという処理が行われ
る。しかしながら、このような処理によれば、デ
ータ転送に時間がかかると共に、CPU・ｂを介
してデータ転送が行われることから、このデータ
転送の間CPU・ｂが他の処理を行えないという
問題がある。 ［発明の目的］ この発明は上記事情に鑑みてなされたもので、
その目的は静止画の移動を短時間で、かつ、
CPUの介入なしに行うことができるデイスプレ
イ コントローラを提供することにある。 ［発明の構成］ 上記課題を解決するため、本発明にあつては、
メモリ内の移動元領域に格納された画像情報を、
ｎ（但しｎは複数）ドツトの伝送容量を有する伝
送路を介して、移動先領域に転送するデイスプレ
イコントローラにおいて、高速モードまたは低速
モードを指定する転送モード指定手段と、前記低
速モードが指定されると、前記伝送路にｍドツト
（但しｎ＞ｍ）毎に前記画像情報を供給する一方、
前記高速モードが指定されると、前記伝送路にｎ
ドツト毎に前記画像情報を供給する画像情報送信
手段と、前記低速モードが選択されると、演算の
種類を指定する演算指定情報を前記伝送路に供給
する演算指定手段と、前記低速モードが選択され
ると、前記伝送路を介して供給されたｍドツト分
の画像情報に対して、前記演算種類指定情報によ
つて指定された演算を施す演算手段とを具備する
ことを特徴としている。 ［実施例］ 第３図はこの発明の一実施例によるデイスプレ
イ コントローラ（以下VDPと略称する）１を
適用したカラーデイスプレイ装置の概略構成を示
すブロツク図であり、この図において２はCPU、
３はメモリ、４はVRAM、５はCRT表示装置で
ある。VDP１において、画像データ処理回路１
０は、CRT表示装置５の画面の走査スピードに
対応して、VRAM４内の静止画データおよび動
画データをインターフエイス１１を介して読み出
すとともに、CRT表示装置５へ画面の走査に必
要な同期信号SYNCを出力する。この場合、静止
画データおよび動画データは各々表示面上のドツ
トの色を指定するカラーコード（２，４あるいは
８ビツト）から成つており、画像データ処理回路
１０は、読み出したカラーコードをカラーパレツ
ト１２へ出力する。カラーパレツト１２は供給さ
れたカラーコードをRGB（レツド、グリーン、ブ
ルー）信号に変換してCRT表示装置５へ供給す
る。また、画像データ処理回路１０はCPU２か
らインターフエイス１３を介して供給される画像
データを、画面の非表示期間（垂直帰線期間等）
においてVRAM４へ書き込み、さらに、VRAM
４をアクセスしている時（書き込みおよび読み出
し時）は、信号S1、をコマンド処理回路１５へ
供給して、アクセス中であることを知らせる。 コマンド処理回路１５は、CPU２から、イン
ターフエイス１３を介して供給される各種のコマ
ンドに対応する処理を行う回路であり、その詳細
を第８図および第９図に示す。 次に、この実施例における静止画表示について
説明する。この実施例においては、静止画表示の
モードが複数設定されており、大別すると８×８
または８×６画素のパターンを適宜選択して表示
面上に表示するパターンモードと、画面を構成す
る全ドツトを個々に色指定するドツトマツプモー
ドとに分かれる。この場合、パターンモードは従
来のデイスプレイ コントローラの処理と略同様
であるのでその説明を省略し、ドツトマツプモー
ドについてのみ説明を行う。 この実施例におけるドツトマツプモードには、
Ｇ、Ｇ、Ｇ、の４種のモードがあり、各
モードにおけるVRAM４内の静止画データと表
示位置との対応関係は次の通りである。 Ｇモード このＧモードは第４図イに示すように、256
×192ドツトの画面構成になつており、この画面
を構成する全ドツトのカラーコードが同図ロに示
すVRAM４の静止画データエリア４ａ内に格納
されている。またＧモードにおけるカラーコー
ドは、４ビツトで構成されており、このカラーコ
ードが同図ハに示す順序で静止画データエリア４
ａ内に格納されている。すなわち、VRAM４の
０番地には表示画面の（ｘ座標，ｙ座標）が
（０，０）のドツトのカラーコードおよび（ｘ，
ｙ）が（１，０）のドツトのカラーコードが各々
記憶され、１番地には、（２，０）のカラーコー
ドおよび（３，０）のカラーコードが各々記憶さ
れている。以下同様である。また、このＧモー
ドではカラーコードが４ビツトであるから、１ド
ツトにつき16色まで指定することができる。ま
た、静止画データエリア４ａの容量は図示のよう
に24576バイト必要になる。VRAM４内のエリア
４ｃは動画表示に必要な各種データが記憶される
エリアであり、エリア４ｂは予備エリアである。
この場合、予備エリア４ｂは静止画データエリア
４ａの続き番地に割り当てられており、必要に応
じて静止画表示用のカラーコードを格納し得るよ
うになつている。 Ｇモード このＧモードは第５図イに示すように、512
×192ドツトの画面構成になつており、全ドツト
のカラーコートがＧモードと同様に静止画デー
タエリア４ａに格納される。また、Ｇモードに
おけるカラーコードは、２ビツトで構成されてお
り、このカラーコードが同図ハに示す順序で静止
画データエリア４ａの１アドレスに４個づつ格納
されている。また、静止画データエリア４ａの容
量はＧモードと同様に24576バイト必要になる。
これは、Ｇモードではｘ軸方向のドツト数がＧ
モードの２倍となつているが、カラーコードの
ビツト数がＧモードの1/2となつているからで
ある。そして、カラーコードが２ビツトであるか
ら、１ドツトに対し４色まで指定することができ
る。なお、VRAM４内のエリア４ｂ，４ｃにつ
いては、Ｇモードと同様である。 Ｇモード このＧモードは第６図イに示すように、512
×192ドツトの画面構成になつており、カラーコ
ードはＧモードと同様に４ビツトで構成されて
いる。この結果、静止画データエリア４ａの容量
はＧモードの２倍の49152バイトとなつており
（同図ロ）、また、同静止画データエリア４ａ内の
カラーコードの並び順は同図ハに示すようになつ
ている。 Ｇモード このＧモードにおいては、カラーコードが８
ビツトで構成されており、この結果、表示面上の
１ドツトに対し、256色の色指定を行うことがで
きる。また、画面構成は第７図イに示すように
256×192ドツトとなつており、静止画データエリ
ア４ａの容量はＧモードと同様に49152バイト
となつている。そして、同静止画データエリア４
ａ内のカラーコードの並び順は、第７図ハに示す
ように１アドレスに１個づつ格納されている。 次に、コマンド処理回路１５の詳細を説明す
る。このコマンド処理回路１５はCPU２から供
給される各種コマンドを解読し、この解読結果に
対応するデータ処理を行う回路である。CPU２
から供給されるコマンドは、ハイスピードムーブ
コマンド群と、ロジカルムーブコマンド群とに大
別される。ハイスピードムーブコマンドは、カラ
ーコードの転送をバイト単位で行うよう指示する
コマンドであり、ロジカルムーブコマンドはカラ
ーコードの転送をドツト単位で行うよう指示する
コマンドである。また、各コマンドは各々８ビツ
ト構成であり、上位４ビツトがデータ処理命令、
下位４ビツトがロジカルオペレーシヨン（以下
LOPと略称する）命令となつている。この場合、
データ処理命令はデータ処理の種類を指示する命
令であり、また、LOP命令はカラーコード転送
の際に後述する透明処理および論理演算を行うよ
う指示する命令である。なお、ハイスピードムー
ブコマンドにはLOP命令が含まれない（下位４
ビツトが「０」となる）。 第８図はコマンド処理回路１５の構成を示すブ
ロツク図である。この図において１９はCPUバ
ス（以下CBUSと称す）であり、インターフエイ
ス１３（第３図）を介してCPU２に接続されて
いる。２０はCPU２から供給されるコマンドが
格納されるコマンドレジスタであり、このコマン
ドレジスタ２０の上位４ビツト（データ処理命
令）はコマンドデコーダ２１によつてデコードさ
れた後、マイクロプログラムROM（以下μプロ
グラムROMと称す）２２、ジヤンプコントロー
ラ２３およびハイスピードムーブ検出回路２４に
供給される。μプログラムROM２２には、各種
コマンドに対応するマイクロプログラムが複数記
憶されており、コマンドデコーダ２１の出力信号
によつて選択されたマイクロプログラムが、プロ
グラムカウンタ２５のカウント出力OT2のカウ
ントアツプに対応して順次読み出されてμインス
トラクシヨンデコーダ（以下μIDと略称する）２
６に供給される。μID２６はμプログラムROM
２２から読み出された命令に基づいて３ステツプ
の命令を作成し、これらの各命令をプログラムカ
ウンタ２５のカウント出力OT1のカウントアツ
プに応じて順次デコードし、出力する。出力され
た信号は制御信号群CONTとして演算およびレ
ジスタ回路（以下ARCと略称する）２７へ供給
される。また、μID２６はμプログラムROM２
２から読み出された命令に基づいて制御信号
VAS，JMP1，JMP2を作成し、出力する。 プログラムカウンタ２５は、そのカウント出力
OT1が３進、OT2が18進となつており、また、
カウント出力OT2はカウント出力OT1が一巡す
る毎に１インクリメントされる。また、プログラ
ムカウンタ２５の端子CKはクロツク入力端子、
Ｒはリセツト端子、PSはプリセツト端子であり、
Ｃはカウント中断端子である。２８はVRAMア
クセスコントローラであり、以下に述べる処理を
行う。今、μプログラムROM２２から出力され
る命令が、VRAM４のアクセスを必要とする命
令であつた場合、μID２６は信号VASをVRAM
アクセスコントローラ２８へ供給する。VRAM
アクセスコントローラ２８は、信号VASが供給
された時に信号S1が出力されているかどうか、
（すなわち、画像データ処理回路１０がVRAM４
をアクセス中であるかどうか）を調べ、信号S1
が出力されていれば、信号S3をプログラムカウ
ンタ２５の端子Ｃに供給して、プログラムカウン
タ２５のカウント動作を中断させる。この結果、
μID２６は命令の解析処理に移ることができず、
アクセス待機状態となる。一方、信号S1が出力
されていなければ、VRAMアクセスコントロー
ラ２８は信号S3を出力せず、この結果、μID２６
は直ちに命令の解析処理に移ることができ、
VRAM４へのアクセスが実行される。このよう
に、VRAMアクセスコントローラ２８、コマン
ド処理回路１５と画像データ処理回路１０とが共
にVRAM４のアクセスを必要とした場合に、画
像データ処理回路１０のアクセスを優先させ、コ
マンド処理回路１５の処理を一時中断させる回路
である。 次にジヤプコントローラ２３は、マイクロプロ
グラム中の各種ジヤンプ命令に対するジヤンプ先
アドレスをコントロールするものであり、内部に
ジヤンプ先選択用のフリツプフロツプFF1，FF2
を有している。この場合、フリツプフロツプFF1
は、ARC２７内の演算結果判別回路４１（第９
図参照）から出力される信号〈−〉、〈０〉、
〈256〉、〈512〉（これらの検出信号の意味について
は後述する）のいずれかの信号と、信号JMP1と
によつてセツトされ、また、フリツプフロツプ
FF2は信号〈−〉、〈０〉のいずれかの信号と、信
号JMP2とによつてセツトされる（FF1，２のリ
セツト信号系路は説明の煩雑を避けるために図示
省略する）。そして、ジヤンプコントローラ２３
は、フリツプフロツプFF1，２の状態、カウント
出力OT2の値およびコマンドデコーダ２１の出
力信号に基づいてジヤンプ先アドレスを作成し、
このジヤンプ先アドレスをプログラムカウンタ２
５のプリセツト端子PSへ出力する。プログラム
カウンタ２５は端子PSにジヤンプ先アドレスが
供給されると、このアドレスをカウント出力
OT2として出力し、この結果、実行中のマイク
ロプログラムの処理が、ジヤンプ先アドレスの命
令へ移る。 ハイスピードムーブ検出回路２４は、コマンド
デコーダ２１の出力信号に基づいて、現時点にお
いて処理するコマンドがハイスピードムーブコマ
ンド群に属するコマンドであるかどうかを検出
し、ハイスピードムーブコマンドであることが検
出されると、信号S2を画像データ処理回路１０
へ出力する。画像データ処理回路１０は、信号
S2が供給されている間は、動画表示処理を禁止
状態にする。すなわち、ハイスピードムーブコマ
ンドにおいては、コマンド処理回路１５が画像デ
ータ処理回路１０の動画処理に割り当てられてい
るタイムスロツトをも使用してVRAM４のアク
セスを行うことができる。 次にLOPデコーダ３０は、コマンドレジスタ
２０の下位４ビツト内のデータ（LOP命令）を
デコードし、このデコード結果を信号LOPSとし
てARC２７へ供給する。 ３１はモードレジスタであり、前述したドツト
マツプモードＧ〜Ｇのいずれかを指定するデ
ータがCPU４によつて書き込まれる。このレジ
スタ３１の出力はデータMODとしてARC２７へ
供給される。３２はアーギユメントレジスタであ
る。このアーギユメントレジスタ３２は第１０図
に示すように８ビツトのレジスタであり、その第
２，第３ビツトに各々CPU２によつて１ビツト
のデータDIRXおよびDIRYが書き込まれる。こ
のレジスタ３２の出力は、データARDとして
ARC２７へ供給される。なお、データDIRXおよ
びDIRYの機能については後に説明する。３３は
各種のフラグがセツトされるフラグレジスタであ
り、各フラグのセツトおよびリセツトはフラグ制
御回路３４によつて行われ、また、このフラグレ
ジスタ３３の内容はCBUS１９へ出力される。 次に、ARC２７について説明する。このARC
２７は、第９図に示すように10個のレジスタSX、
SY……LORと、アドレスシフタ４３と、加減算
回路４４と、データシフタ４５と、LOPユニツ
ト４０と、演算結果判別回路４１と、CBUS１９
と、IBUS（内部バス）４７と、VDBUS（VRAM
データバス）４８と、VABUS（VRAMアドレス
バス）４９とから構成されている。レジスタSX
……LORは各々、ロード端子と、出力バツフア
と出力バツフアのエネーブル、デイエーブルを制
御する出力制御端子とを有し、上記ロード端子お
よび出力制御端子へ各々制御信号群CONT（第８
図）の中の特定の制御信号が供給される。そし
て、例えばレジスタSX内のデータをレジスタ
SXAへ転送する場合は、まずレジスタSXの出力
制御端子へ出力バツフアをエネーブルとする制御
信号が供給され、同時に、レジスタSXAのロー
ド端子へデータロードを指示する制御信号が供給
される。これにより、レジスタSX内のデータが
IBUS４７を介してレジスタSXA内に転送され
る。演算結果判別回路４１は、加減算回路４４に
おける演算結果を判別する回路であり、演算結果
が負，「０」，「256」，「512」の場合に各々信号
〈−〉，〈０〉，〈256〉，〈512〉を出力する。なお、
構成要素４０および４３〜４５については後述す
る。 次に、上述したコマンド処理回路１５の動作を
説明する。このコマンド処理回路１５は12種類の
コマンドを処理し得るようになつているが、以下
にLMMM（Logical Move Memory to
Memory）コマンドおよびHMMM（High Speed
Move Memory to Memory）コマンドの処理過
程について説明する。これらのコマンドは共に第
１１図に示す表示画面の領域Ｓ（ソース）の画像
を領域Ｄ（デステイネイシヨン）へ移動させるコ
マンドである。ところで、前述した第４図〜第７
図において説明したように、表示画面の各ドツト
のカラーコードはVRAM４０の０番地から順次
記憶されている。したがつて、領域Ｓの画像を領
域Ｄへ移動させるということは、領域Ｓに対応す
るVRAM４のエリア内の各カラーコードを、領
域Ｄに対応するVRAM４のエリアへ転送するこ
とを意味する。この転送を行えば、第３図に示す
画像データ処理回路１０が領域Ｄの各ドツトのカ
ラー表示を転送後のカラーコードに基づいて行
う。 また、LMMMコマンドとHMMMコマンドと
の相違は次の３点にある。（詳細は後述する。）第
１点：LMMMコマンドにおいては、カラーコー
ドの転送がドツト端位で行われる。これに対し、
HMMMコマンドにおいてはバイト単位で行われ
る。 第２点：LMMMコマンドにおいては、透明処理
および論理演算処理が可能である。これに対し、
HMMMコマンドにおいては、これらの処理が不
可能である。 第３点：LMMMコマンドにおいては、画像デー
タ処理回路１０（第３図）における表示処理がコ
マンド処理より優先する。これに対し、HMMM
コマンドにおいては、画像データ処理回路１０に
おける動画の表示処理を一時中止してコマンド処
理が行われる。 次に、LMMM，HMMMコマンドの処理過程
の概略は次の通りである。 □LMMMコマンド 例えば第１１図の移動の場合、まずドツトP1
のカラーコードをVRAM４から読み出し、次い
でドツトQ1のカラーコードをVRAM４から読み
出す。次に、ドツトP1，Q1の各カラーコードの
透明処理および論理演算処理を行い、この処理結
果をドツトQ1に対応するVRAM４の記憶エリア
に書き込む。以下、ドツトP2，Q2，ドツトP3，
Q3……について同様の処理を繰返す。 □HMMMコマンド モードＧの場合を例にとり説明する。いま例
えば第１２図に示すように、ドツトP1，P2のカ
ラーコードがVRAM４のアドレス〈85〉に、ド
ツトP3，P4のカラーコードがVRAM４のアドレ
ス〈86〉に、……、各々記憶されており、また、
ドツトQ1，Q2のカラーコードがVRAM４のアド
レス〈215〉に、ドツトQ3，Q4のカラーコード
がVRAM４のアドレス〈216〉に、……、各々記
憶されているとする。この場合、HMMMコマン
ド処理においては、まず、アドレス〈85〉内のカ
ラーコードを読み出し、この読み出したカラーコ
ードをアドレス〈215〉内に書き込み、次いで、
アドレイ〈86〉内のカラーコードを読み出してア
ドレス〈216〉内に書き込み、以下、この処理を
繰返す。 次に、上記コマンド処理の際に必要な各種の処
理について説明する。 (1) 透明処理 領域Ｓのカラーコードが透明を示すカラーコー
ド（この実際例ではALL“０”）の場合に、この
カラーコード（ALL“０”）を領域Ｄへ移さず、
領域Ｄのカラーコードをそのまま残す方が都合が
よい場合がある。この処理を透明処理といい、こ
の実際例では、CPU２が透明処理を行うか行わ
ないかを、LOP命令（コマンドの下位４ビツト）
によつて指定し得るようになつている。 (2) 論理演算処理 この処理は領域Ｓのドツトのカラーコードの各
ビツトと領域Ｄのドツトのカラーコードの各ビツ
トとの間の論理演算を行う処理である。この実施
例においてはAND，OR，EXOR（イクスクルー
シブオア），NOTの各演算を行い得るようになつ
ており、また、CPU２が論理演算の種類および
論理演算を行うか否かをLOP命令によつて指定
し得るようになつている。 第１表に、この実施例におけるLOP命令の種
類を示す。この表において、SCはソースカラー
コード（領域Ｓのドツトのカラーコード）、DCは
デステイネイシヨンカラーコード、ＤはＤ領域を
示す。 しかして、前述した透明処理および上述した論
理演算処理を行うのがLOPユニツト４０（第９
図）である。すなわち、LOPユニツト４０は
LOPデコーダ３０（第８図）から出力される信
号LOPSに応じて第１表に示す各処理を行い、こ
の処理結果をIBUS４７へ出力する。 (3) アドレスシフト

【表】 例えば第１１図に示す移動を行う場合、CPU
２はドツトP1の座標（xa，ya）と、ドツトQ1の
座標（xb，yb）と、ｘ方向およびｙ方向の転送
ドツト数Nx，Nyを各々コマンド処理回路１５に
指示する。したがつて、コマンド処理回路１５は
ドツトの座標（ｘ，ｙ）を、ドツトのカラーコー
ドが格納されているVRAM４のアドレスに変換
しなければならない。この座標をアドレスに変換
する際に行われる処理がアドレスシフトである。
以下、各表示モード別にこのシフト処理を説明す
る。 (イ) Ｇモード（第４図参照） 第４図イに示すドツトＰ（ｘ，ｙ）のカラーコ
ードが格納されているVRAM４のアドレスAD
は、同図ハに示すカラーコードの格納状態から明
らかなように、 AD＝（256y＋ｘ）／２ ……(1) なる式により求められる。ところで、２進数デー
タを256倍するには、同データを８ビツト上位方
向へシフトすればよく、また、２進数データを２
で割るには、同データを１ビツト下位方向へシフ
トすればよい。すなわち、上記(1)式のアドレス
ADを得るには、ｙ座標データを８ビツト上位方
向へシフトし、このシフトによつて得られたデー
タの下位８ビツトにｘ座標データを挿入し、そし
て、このデータの全ビツトを１ビツト下位方向へ
シフトすればよい。 (ロ) Ｇモード（第５図参照） 第５図イに示すドツトＰ（ｘ，ｙ）のカラーコ
ードが格納されているVRAM４のアドレスAD
は、 AD＝（512y＋ｘ）／４ ……(2) なる式により求められる。したがつて上記(2)式の
アドレスADを得るには、ｙ座標データを９ビツ
ト上位方向へシフトし、このシフトによつて得ら
れたデータの下位９ビツトにＸ座標データを挿入
し、そして、このデータの全ビツトを２ビツト下
位方向へシフトすればよい。 (ハ) Ｇモード（第６図参照） ドツトＰ（ｘ，ｙ）のカラーコードのアドレス
ADは、 AD＝（512y＋ｘ）／２ ……(3) なる式により求められる。したがつて、ｙ座標デ
ータを９ビツト上位方向へシフトし、このデータ
の下位９ビツトにｘ座標データを挿入し、このデ
ータの全ビツトを１ビツト下位方向へシフトする
ことによりアドレスADが得られる。 (ニ) Ｇモート（第７図参照） ドツトＰ（ｘ，ｙ）のカラーコードのアドレス
ADは、 AD＝256y＋ｘ ……(4) なる式により求められ、したがつて、ｙ座標デー
タを８ビツト上位方向へシフトし、このデータの
下位８ビツトにｘ座標データを挿入することによ
りアドレスADが得られる。 しかして、上述したアドレスシフトを行うのが
第９図に示すアドレスシフタ４３である。すなわ
ち、このアドレスシフタ４３はモードレジスタ３
１（第８図）から供給されるモードデータMOD
に基づいて表示モードを検知し、この検知結果に
応じて、供給される座標データのシフトを行う。 (4) データシフト この処理はLMMMコマンドの処理の場合にの
み行われ、HMMMコマンドの処理の場合は行わ
れない。以下、Ｇモード（第５図参照）の場合
を例にとり説明する。 例えば第１１図に示す移動の場合において、ド
ツトP1のカラーコードが、第１３図に示すよう
にVRAM４のアドレスADSの第２，３ビツトに
格納されており、また、ドツトQ1のカラーコー
ドがVRAM４のアドレスADDの第４，５ビツト
に格納されていたとする。この場合、ドツトP1
のカラーコードをドツトQ1のカラーコードの位
置へ移し、あるいは、ドツトP1のカラーコード
とドツトQ1のカラーコードとの論理演算を行い、
この演算結果をドツトQ1のカラーコードの位置
へ移すには、ドツトP1のカラーコードを２ビツ
ト左へシフトさせ、ドツトQ1のカラーコードと
の位置合わせを行う必要がある。この位置合わせ
を行うのがデータシフト処理であり、次の様にし
て行う。 まず、ドツトP1，Q1のカラーコードがアドレ
ス内のどの位置にあるかは、前述したアドレスシ
フト処理における余りビツト（AMAと称す）が
示している。ここで、余りビツトAMAとは、前
記第(2)式において４で割つた時の余りであり、具
体的にはデータの全ビツトを２ビツト下位方向へ
シフトした場合にはみ出す２ビツトである。すな
わち、ｘ座標データの下位２ビツトである。そし
て、この余りビツトAMAが第１３図に示すよう
に「０」の場合は、カラーコードが第６，７ビツ
トに格納されており、「１」の場合は第４，５ビ
ツトに、「２」の場合は第２，３ビツトに、「３」
の場合は第０，１ビツトに格納されている。そこ
で、ドツトP1のカラーコードをドツトQ1のカラ
ーコードの位置へ移す場合は、まずドツトP1の
カラーコードを、ドツトP1のカラーコードアド
レスの余りビツトAMAの２倍、すなわち第１３
図の場合、 ２×２＝４ビツト ……(5) 上位方向へシフト（シフトアツプ）することによ
り、第６，７ビツトへ移し、次いで、ドツトQ1
のカラーコードアドレスの余りビツトAMAの２
倍、すなわち第１３図の場合、 １×２＝２ビツト ……(6) 下位方向へシフト（シフトダウン）する。なお、
Ｇ，Ｇモードの場合のデータシフト処理も、
余りビツトAMAが１ビツトとなるだけで、処理
過程は全く同じである。またＧモードは１アド
レスに１つのカラーコードしかなく、したがつて
データシフトの必要はない。 しかして、上述したデータシフト処理を行うの
が第９図におけるデータシフタ４５である。すな
わちこのデータシフタ４５はモードレジスタ３１
から出力されるモードデータMODおよび、ソー
ス側のドツトのｘ座標データの下位２ビツト（あ
るいは１ビツト）、デステイネイシヨン側のドツ
トのｘ座標データの下位２ビツト（あるいは１ビ
ツト）に基づいて、VRAM４から読み出された
カラーコードデータ（８ビツト）のシフトアツプ
およびシフトダウンを行う。 (5) カラーコード選択処理 この処理もLMMMコマンドの処理の場合にの
み行われる処理である。例えばＧモードにおい
て、第１３図に示すドツトP1のカラーコードを、
ドツトQ1のカラーコードの位置へ転送する場合、
まず、アドレスADSの内容を読み出し、上述し
たデータシフトを行う。次に、アドレスADDの
内容を読み出し、この読み出したデータにおける
ドツトQ1のカラーコード（２ビツト）のみをド
ツトP1のカラーコードに交換してアドレスADD
へ書き込む。ここで、カラーコードの交換を行う
ためには、第１３図の場合、第０〜第３ビツトお
よび第６，第７ビツトについてはアドレスADD
から読み出したデータを選択し、第４，第５ビツ
トについてはドツトP1のカラーコードを選択し、
そして、この選択結果をアドレスADDへ書き込
む処理が必要となる。この処理がカラーコード選
択処理であり、第９図に示すLOPユニツト４０
によつて行われる。すなわち、LOPユニツト４
０は前述した論理演算処理を行つた後、モードデ
ータMOD，ソース側のドツトのｘ座標データの
下位２ビツト（あるいは１ビツト）およびデステ
イネイシヨン側のｘ座標データの下位２ビツト
（あるいは１ビツト）に基づいて上述した選択処
理を行い、この処理結果をIBUS４７へ出力す
る。 (6) アーギユメントデータARDに基づく処理 この実施例においては、カラーコードの転送を
４通りの方法によつて行うことができるようにな
つている。以下、これらの方法を、LMMMコマ
ンド処理の場合を例にとり説明する。 第１の方法は、第１４図イに示すように、まず
＋ｘ方向へ１ドツトずつ順次転送し、次に処理を
＋ｙ方向へ１行ずらし、再び＋ｘ方向へ１ドツト
ずつ転送し、この過程を繰返す方法、第２の方法
は、同図ロに示すように、まず＋ｘ方向へ１ドツ
トずつ転送し、次いで−ｙ方向へ１行ずらし、再
び＋ｘ方向へ１ドツトずつ転送する方法、第３の
方法は、同図ハに示すように、まず−ｘ方向へ転
送し、次いで＋ｙ方向へ１行ずらし、再び−ｘ方
向へ転送する方法、また、第４の方法は同図ニに
示すように、まず−ｘ方向へ転送し、次いで−ｙ
方向へ１行ずらし、再び−ｘ方向へ転送する方法
である。 アーギユメントデータARDは、これら４通り
の方法のいずれか１つを指定するデータであり、
CPU２がアーギユメントレジスタ３２（第１０
図参照）にデータDIRX，DIRYとして各々
“０”，“０”を書き込んだ場合は、第１４図イの
方法が指定され、“０”，“１”を書き込んだ場合
はロの方法が、“１”，“０”を書き込んだ場合は
ハの方法が、また、“１”，“１”を書き込んだ場
合はニの方法が各々指定される。 次にLMMMコマンド，HMMMコマンドの各
処理過程の詳細を第１５図に示すフローチヤート
を参照して説明する。 □LMMMコマンド 第１１図の転送を例にとり、Ｇモードがアー
ギユメントデータARD＝“０”．“０”の場合を基
準にして説明する。 CPU２がこのコマンド処理を指示する場合、
まず第９図に示すレジスタSX，SYに各々ｘ座標
データxaおよびｙ座標データyaを書き込み、次
いで、レジスタDX、DYに各々ｘ座標データxb
およびｙ座標データxbを書き込み、次いでレジ
スタ、NX，NYに各々転送ドツト数Nx，Nyを
書き込み、次いでアーギユメントレジスタ３２
（第８図）の書き込みを行い、次にコマンドレジ
スタ２０にLMMMコマンドの書き込みを行う
（第１５図におけるステツプCP1）。なお、モード
レジスタ３１の書き込みは全表示処理の最初の時
点、すなわちVRAM４書き込みの、前の時点で
行われる。コマンドレジスタ２０の書き込み信号
Ｗは同レジスタ２０のロード端子へ供給されると
共に、フラグ制御回路３４および、プログラムカ
ウンタ２５へ供給される。フラグ制御回路３４は
書き込み信号Ｗを受け、フラグレジスタ３３に
CEフラグをセツトする。ここで、CEフラグと
は、CPU２へコマンド処理中を知らせるための
フラグである。また、プログラムカウンタ２５へ
書き込み信号Ｗが供給されると、プログラムカウ
ンタ２５がリセツトされる。以後、プログラムカ
ウンタ２５がクロツクパルスφをカウントし、こ
のカウントに伴いカウント出力OT1，OT2が遂
次変化する。そして、カウント出力OT2の変化
に伴い、μプログラムROM２２からLMMMコ
マンド処理のためのμプログラムが順次読み出さ
れ、μID２６へ供給される。μID２６は、供給さ
れたμプログラムを順次解読し、この解読結果に
基づいて各種の制御信号CONT，VAS，JMP1，
JMP2を順次出力する。この制御信号に基づいて
以下の各処理が行われる。すなわち、まず第１５
図のステツプSP1においては、レジスタDX，
SX，NSの内容が各々レジスタDXA，SXA，
NXAへ転送される。次にステツプSP2において
は、まずμID２６から信号VASがVRAMアクセ
スコントローラ２８へ供給される。VRAMアク
セスコントローラ２８は、この信号VASを受け、
画像データ処理回路１０から信号S1が供給され
ている場合（同回路１０がVRAM４をアクセス
中の場合）はプログラムカウンタ２５のカウンタ
を停止させる。この結果、μID２６のプログラム
解読が停止し、したがつてコマンド処理が停止す
る。次いで、信号S1がオフとなり、VRAM４の
アクセスが可能になると、プログラムカウンタ２
５が再びカウントを開始し、これによりコマンド
処理が再開され、ステツプSP2における次の処理
が行われる。すなわち、レジスタSXAおよび、
SYの内容（ｘ座標データxaおよびｙ座標データ
ya）がアドレスシフタ４３を介してVABUS４９
へ出力される。なお、アドレスシフタにおいて座
標データ（xa，ya）のシフト処理が行われ、こ
れによりドツトP1の座標データ（xa，ya）がド
ツトP1のカラーコードのアドレスに変換される
のは前述した通りである。そして、ドツトP1の
カラーコードのアドレスがVABUS４９へ出力さ
れると、このアドレスがインターフエイス１１
（第３図）を介してVRAM４へ供給される。これ
により、ドツトP1のカラーコードがVRAM４か
ら読み出され、VDBUS４８へ出力される。次に
ステツプSP3では、VDBUS４８のデータ（この
場合、ドツトP1のカラーコード）がレジスタ
LORに転送される。次にステツプSP4では、上記
レジスタLORの内容が、データシフタ４５へ転
送され、次いでレジスタLORに戻される。この
時、データシフタ４５において前述したデータシ
フト（カラーコードの位置合わせ）が行われる。 次に、ステツプSP5では、μID２６から信号
VASが出力され、VRAM４のアクセスが可能な
場合は、次にレジスタDXA，DYの内容（この場
合ドツトQ1のｘ座標データxbおよびｙ座標デー
タyb）がアドレスシフタ４３を介してVABUS４
９へ出力される。これにより、VRAMからドツ
トQ1のカラーコードが読み出され、VDBUS４
８へ供給される次にカテツプSP6では、VDBUS
４８のデータ、レジスタLOR内のデータが各々
LOPユニツト４０へ供給され、次いでLOPユニ
ツト４０の出力がレジスタLORに転送される。
この時、LOPユニツト４０において透明処理，
論理演算処理，カラーコード選択処理が行われ
る。次にステツプSP7では、まず信号VASがμID
２６から出力され、VRAM４のアクセスが可能
であれば、次いでレジスタDXA、DYの内容（ド
ツトQ1のｘ，ｙ座標データ）がアドレスシフタ
４３を介してVABUS４９へ出力され、次いでレ
ジスタLORの内容がVDBUS４８へ出力される。
これによりレジスタLOPの内容がドツトQ1のカ
ラーコードが格納されているVRAM４のアドレ
ス内に書き込まれる。 以上でドツトP1のカラーコードの転送が終了
する。次に、ステツプSP8では、レジスタNXA
の内容（ｘ方向の転送ドツト数）から「１」が減
算され、この減算結果がレジスタNXAに書き込
まれる。すなわち、レジスタNXAの内容が加減
算回路４４へ転送され、ここで「１」が減算さ
れ、この減算結果が再びレジスタNXAへ転送さ
れる。また、この減算結果は演算結果判別回路４
１へも送出される。次にステツプSP9では、μID
２６から信号JMP1がジヤンプコントローラ２３
へ出力される。ジヤンプコントローラ２３はこの
信号JMP1を受け演算結果判別回路４１から信号
〈０〉が出力されているか否かをチエツクする。
そして、出力されている場合（YES）はステツ
プSP10へ進み、フリツプフロツプFF1をセツト
する。また、出力されていない場合（NO）は、
ステツプSP11へ進む。ステツプSP11では、加減
算回路４４においてレジスタSXAの内容に「１」
が加算され、この加算結果がレジスタSXAに転
送されると共に、演算結果判別回路４１へ出力さ
れる。この処理により、レジスタSXAの内容が
ドツトP2のｘ座標データとなる。なお、アーギ
ユメントデータARDのデータDIRXが“１”の
場合は、ステツプSP11の処理が、 SXA−１→SXA となる。SXAの内容を＋１するか、−１するか
は、アーギユメントデータARDに基づいて加減
算回路４４が判断する。次にステツプSP12では、
μID２６から再び信号JMP1が出力される。ジヤ
ンプコントローラ２３はこの信号JMP1を受け。
演算結果判別回路４１から信号〈256〉が出力さ
れているか否かをチエツクする。そして、出力さ
れていた場合（YES）は、ステツプSP13へ進み
フリツプフロツプFF1のリセツトを行い、出力さ
れていない場合（NO）は、ステツプSP14へ進
む。 このステツプSP12の処理の意味は次の通りで
ある。すなわち、転送ドツト数Nxが間違つて指
定されると、第１６図に示すように画面外の領域
の転送が指示される場合がある。このような場合
にそのまま処理を進めると、結果的に転送の必要
のないカラーコードまで転送してしまい、データ
の一部を破壊してしまうことになる。そこで、Ｇ
モードにおいては、レジスタSXAの内容（転
送すべきドツトのｘ座標データ）が「256」とな
つた時、フリツプフロツプFF1をセツトし、これ
により、その行の転送を終了させるようにしてい
る。したがつてＧモードの場合の判断は、
SXA＝512？となり、また、データDIRX＝“１”
の場合はSXA＝負？となる。 次に、ステツプSP14では、レジスタDXAの内
容に「１」が加算され、この加算結果（ドツト
Q2のｘ座標データ）がレジスタDXAに格納され
る。また、この加算結果は演算結果判別回路４１
へ供給される。次にステツプSP15では、信号
JMP1がジヤンプコントローラ２３へ出力され
る。ジヤンプコントローラ２３はこの信号JMP1
を受け、演算結果判別回路４１から信号〈256〉
が出力されているか否かをチエツクし、「YES」
の場合はステツプSP16においてフリツプフロツ
プFF1のセツトを行い、「NO」の場合はステツプ
SP17へ進む。なお、このステツプSP15の処理の
意味はステツプSP12の処理の意味と略同じであ
る。次にステツプSP17では、ジヤンプコントロ
ーラ２３がフリツプフロツプFF1がセツトされて
いるか否かをチエツクする。そして、セツトされ
ていない場合（NO）は、コマンドデコーダ２１
の出力およびプログラムカウンタ２５のカウント
出力OT2の値によつて決まるアドレスデータ
（以下、アドレスデータADJと称す）をプログラ
ムカウンタ２５にプリセツトする。これにより、
コマンド処理がステツプSP2へ戻る。以下、ステ
ツプSP2〜ステツプSP17の処理が繰返され、こ
れにより、ドツトP2，P3……のカラーコードの
転送が行われる。 次にNx個のドツトのカラーコード転送が終了
すると、すなわち、領域Ｓの第１行目の全ドツト
のカラーコード転送が終了すると、ステツプSP9
の判断結果が「YES」となり、ステツプSP10に
おいてフリツプフロツプFF1のセツトが行われ
る。これにより、ステツプSP17の判断結果が
「YES」となり、ステツプSP18へ進む。ステツプ
SP18では、レジスタDX，SX，NXの内容が再
びレジスタDXA，SXA，NXAへ各々転送され
る。次にステツプSP19では、加減算回路４４に
おいてレジスタNYの内容から「１」が減算さ
れ、この減算結果がレジスタに格納されると共
に、演算結果判別回路４１へ出力される。次にス
テツプSP20では、μID２６から信号JMP２がジ
ヤンプコントローラ２３へ出力される。ジヤンプ
コントローラ２３は、この信号JMP2を受け、演
算結果判別回路４１から信号〈０〉が出力されて
いるか否かをチエツクする。そして、出力されて
いた場合（YES）はステツプSP21へ進み、フリ
ツプフロツプFF2をセツトし、また、出力されて
ない場合（NO）はステツプSP22へ進む。ステツ
プSP22では、レジスタSYの内容（ドツトP1のｙ
座標データ）に「１」が加算され、この加算結果
（第１１図に示すドツトPmのｙ座標データ）が
レジスタSYに格納されると共に、演算結果判別
回路４１へ出力される。なお、アーギユメントデ
ータARDのデータDIRYが“１”の場合は、こ
のステツプSP22の処理が、 SY−１→SY となる。次にステツプSP23では、μID２６から信
号JMP2が出力される。ジヤプコントローラ２３
はこの信号JMP2を受け、演算結果判別回路４１
から信号〈−〉が出力されているか否かをチエツ
クする。そして、出力されていた場合（YES）
はステツプSP24へ進み、フリツプフロツプFF2
をセツトする。また、出力されていない場合
（NO）はステツプSP25ヘ進む。なお、このステ
ツプ23の処理は、データDIRYが“１”の場合に
のみ意味をもつ。また、この処理の意味はステツ
プSP12の処理の意味と略同様であり、誤つて画
面の上方へはみ出した領域を領域Ｓとして指定し
た場合を考慮した処理である。 次にステツプSP25では、レジスタDYの内容に
「１」が加算され、この加算結果（第１１図に示
すドツトQmのｙ座標データ）がレジスタDYに
格納されると共に、演算結果判別回路４１へ出力
される。なお、データDIRYが“１”の場合は、
この処理が、 DY−１→DY となる。次にステツプSP26では、信号JMP2がジ
ヤンプコントローラ２３へ出力される。ジヤンプ
コントローラ２３はこの信号を受け、演算結果判
別回路４１から信号〈−〉が出力されているか否
かを判断し、「YES」の場合はステツプSP27にお
いてフリツプフロツプFF2をセツトし、また、
「NO」の場合はステツプSP28へ進む。ステツプ
SP28では、ジヤンプコントローラ２３が、FF2
がセツトされているか否かを判断する。そして、
この判断結果が「NO」の場合はステツプSP29へ
進み、FF1をリセツトし、次いで前述したアドレ
スデータADJをプログラムカウンタ２５にプリ
セツトする。これにより、処理が再びステツプ
SP2へ戻る。 以下、ステツプSP2〜SP17の処理が再び繰返
し行われ、これにより、領域Ｓの第２行目の各ド
ツトのカラーコード転送が行われる。そして、第
２行目の転送が終了すると、再びステツプSP18
〜SP29の処理が行われる。次いで、ステツプ
SP2へ戻り、第３行目の転送処理が行われ、以下
上記過程が繰返される。 次に、領域Ｓの全ドツトの転送が終了すると、
ステツプSP20の判断結果が「YES」となり、ス
テツプSP21においてフリツプフロツプFF2がセ
ツトされる。これにより、ステツプSP28の判断
結果が「YES」となりステツプSP30へ進む。ス
テツプSP30では、ジヤンプコントローラ２３が
μプログラムの最終アドレスをプログラムカウン
タ２５にセツトする。次いで、ステツプSP31で
は、フラグ制御回路３４がフラグレジスタ３３の
CEフラグをリセツトする。以上でLMMMコマ
ンドの全ての処理が終了する。 □HMMMコマンド このコマンドの処理過程は、第１５図における
ステツプSP4〜SP6がなく、ステツプSP3からス
テツプSP7へ進む点を除くと、LMMMコマンド
の処理過程と全く同じである。また、CPU2によ
るレジスタのセツト（ステツプCP1）も同じであ
る。但し、各ステツプ個々の処理においては、以
下の相違がある。 ステツプSP8 LMMMコマンド処理においては、 NXA−１→NXA であるが、HMMMコマンド処理においては、 NXA−１→NXA（Ｇモード） NXA−２→NXA（Ｇ、Ｇモード） NXA−４→NXA（Ｇモード） の３通りがある。この理由は、LMMMの場合、
ドツト単位の転送であるが、HMMMの場合はバ
イト単位の転送であるため、１回の転送で、Ｇ
。Ｇモードの場合は２ドツト、Ｇモードの
場合は４ドツト、Ｇモードの場合は１ドツト転
送されるからである。以下の相違の理由も上記理
由と同じである。 ステツプSP11 LMMMコマンドの場合は、 SXA±１→SXA であるが、HMMMコマンドの場合は、 SXA±１→SXA（Ｇモード） SXA±２→SXA（Ｇ、Ｇモード） SXA±４→SXA（Ｇモード） の６通りがある。 ステツプSP14 LMMMコマンドの場合は、 DXA±１→DXA であるが、HMMMコマンドの場合は、 DXA±１→DXA（Ｇモード） DXA±２→DXA（Ｇ、Ｇモード） DXA±４→DXA（Ｇモード） の６通りがある。 以上がこの発明の一実施例の詳細である。な
お、上述した説明においては、表示画面内におけ
る画像の移動について説明したが、上記実施例は
表示画面外と表示画面内との間の画像の移動も可
能である。この意味は次の通りである。例えばＧ
モードの場合、第４図ロに示すVRAM４の予
備エリア４ｂとして、データエリア４ａと同一容
量のエリアを用意する。このような予備エリア４
ｂを用意するということは、第１７図に示すよう
に、表示画面DISの下に仮想画面（表示されない
画面）DISaを用意することを意味する。しかし
て、前述した、LMMM，HMMMコマンドによ
れば、この仮想画面DISa上の画像を表示画面
DIS上に移動させ、あるいは、表示画面DIS上の
画像を仮想画面DISa上に移動させることが可能
である。したがつて、例えば仮想画面DISaの領
域KSに予めある画像を用意しておけば（すなわ
ち、領域KSに対応する予備エリア４ｂのアドレ
ス内に予めカラーコードを書き込んでおけば）、
LMMMあるいはHMMMコマンドにより、同画
像を自在に画面DIS上に表示することができる。
また逆に、画面DIS上の画像を、上記コマンドに
より仮想画面DISa上に一時的に移すことが可能
になる。そして、LMMM、HMMMコマンドの
このような利用法により、静止画表示の自由度を
飛躍的に増大させることができる。また、前述し
た透明処理も上述した場合に特に有効である。例
えば、仮想画面DISaの領域KS内に飛行機の画像
を用意し、またこの領域KSの飛行機以外の部分
を透明としておけば、領域KSを表示画面SID上
に移した場合に、飛行機のみを画面DISに表示さ
せることができる。 以上説明したように、この発明によるデイスプ
レイコントローラは、静止画の画像を表示画面上
において、あるいは、表示画面と仮想画面との間
において自在に移動することができ、したがつて
従来のデイスプレイコントローラに比較し、表示
の自由度を飛躍的に増大させることができる。ま
た、この発明によるデイスプレイコントローラに
よれば、画像の移動を短時間で、かつ、CPUの
介入なしに行うことができる利点が得られる。

【図面の簡単な説明】

第１図は従来のデイスプレイコントローラを用
いたデイスプレイ装置の構成を示すブロツク図、
第２図は画像の移動を説明するための図、第３図
はこの発明の一実施例によるデイスプレイコント
ローラを用いたカラーデイスプレイ装置の概略構
成を示すブロツク図、第４図〜第７図は各々同デ
イスプレイ装置における静止画の表示モードを説
明するための図、第８図は第３図におけるコマン
ド処理回路１５の構成を示すブロツク図、第９図
は第８図における演算およびレジスタ回路
（ARD）２７の構成を示すブロツク図、第１０図
は第８図におけるアーギユメントレジスタ３２の
構成を示す図、第１１図〜第１４図および第１６
図、第１７図はいずれも第８図に示すコマンド処
理回路１５の動作を説明するための説明図、第１
５図はコマンド処理回路１５の動作フローチヤー
トである。 ４……VRAM（メモリ）、１５……コマンド処
理回路（画像情報送信手段、演算指定手段、演算
手段）、２０……コマンドレジスタ（転送モード
指定手段）、４８……VDBUS（伝送路）。

Claims (1)

1. 【特許請求の範囲】 １ メモリ内の移動元領域に格納された画像情報
   を、ｎ（但しｎは複数）ドツトの伝送容量を有す
   る伝送路を介して、移動先領域に転送するデイス
   プレイコントローラにおいて、 高速モードまたは低速モードを指定する転送モ
   ード指定手段と、 前記低速モードが指定されると、前記伝送路に
   ｍドツト（但しｎ＞ｍ）毎に前記画像情報を供給
   する一方、前記高速モードが指定されると、前記
   伝送路にｎドツト毎に前記画像情報を供給する画
   像情報送信手段と、 前記低速モードが選択されると、演算の種類を
   指定する演算指定情報を前記伝送路に供給する演
   算指定手段と、 前記低速モードが選択されると、前記伝送路を
   介して供給されたｍドツト分の画像情報に対し
   て、前記演算種類指定情報によつて指定された演
   算を施す演算手段と、 を具備することを特徴とするデイスプレイコント
   ローラ。