JPH02995A - 液晶パネル用ベクタージェネレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、液晶パネル上に絵や図形や文字を画くため
に液晶パネル上にラインを表示するためのベクタージェ
ネレータに関する。

「従来の技術」 表示装置上に絵や図形や文字を描くために表示装置上に
ラインを表示するためのベクタージェネレータは、従来
、表示装置としてＣ，ＲＴ（陰極線管）を対象としたも
ので、第２７図に示すように表示しようとするラインｌ
に対してＣＲＴの水平走査方向または垂直走査方向（第
２７図の例では垂直走査方向）に最も近い画素点２に対
して輝度データまたはカラーデータを与えるようになっ
ている。

このような従来のベクタージェネレータによってＸＹド
ントマトリックス構成の液晶パネル上にラインを表示す
るには、白黒ないし単色の液晶パネル上にラインを表示
する場合であれば、第２８図に示すように画素Ｗのうち
の表示しようとするライン３に対して液晶パネルのＸ軸
方向またはＹ軸方向（第２８図の例ではＹ軸方向）に最
も近いものに対して輝度データを与え、三原色の画素に
つきダイアゴナル梼成のカラー液晶パネル上にラインを
表示する場合であれば、第２９図に示すように赤、緑、
青の画素Ｒ，Ｇ、Ｂのうちの表示しようとするライン３
に対して液晶パネルのＸ軸方向またはＹ軸方向（第２９
図の例ではＹ軸方向）に最も近い画素のうちの指定した
色（第２９図の例ではイエロー）に含まれる色（第２９
図の例では赤および緑）の画素に対してのみ輝度データ
を与える。

「発明が解決しようとする課題」 しかしながら、上述した従来のベクタージェネレータに
よると、第２８回および第２９図から明らかなように、
液晶パネルのＸ軸方向またはＹ軸方向（第２８図および
第２９図の例ではＹ軸方向）における液晶パネル上の輝
度分布の中心が常に画素のＸ軸方向またはＹ軸方向（第
２８図および第２９図の例ではＹ軸方向）における中心
に位置し、液晶パネル上に表示されるラインにはジャグ
（ｊａｇ）を生じる不都合がある。しかも、カラー液晶
パネル上にラインを表示する場合には、第２９図から明
らかなように、赤、緑、青の画素Ｒ，Ｇ、Ｂの一組を表
示単位とするため液晶パネル上においてカラー情報が不
足し、ラインをいずれかの原色で表示する場合を除いて
指定された色に表示されない（第２９図の例ではイエロ
ーに見えない）不都合がある。

そこで、この発明は、ＸＹドツトマトリックス構成の液
晶パネル上にラインを表示するためのベクタージェネレ
ータにおいて、液晶パネル上にジャグのほとんどないラ
インを表示することができるとともに、カラー液晶パ名
ル上にラインを表示するためのものにおいてはラインが
指定された色に表示されるようにしたものである。

「課題を解決するための手段」 この発明においては、バッファメモリと、演算部と、ア
ドレスカウンタと、輝度テーブルメモリと、制御部とを
設ける。

バッファメモリは、ＸＹドツトマトリックス構成の液晶
パネル上にラインを表示すべきことを指示する、そのラ
インについての変数を含むコマンドを蓄える。

演算部は、上記変数により、表示しようとするラインの
液晶パネルのＸ軸に対する傾きが所定以下のときには、
そのラインと液晶パネルのＸ軸方向における画素中心線
との交点である列表示点のＸＸ座標を計算し、表示しよ
うとするラインの液晶パネルのＸ軸に対する傾きが所定
以上のときには、そのラインと液晶パネルのＹ軸方向に
おける画素中心線との交点である行表示点のＸＸ座標を
計算する。

アドレスカウンタは、演算部の出力により、上記傾きが
所定以下のときには次に述べる構成の画素列を指示する
アドレスを発生し、上記傾きが所定以上のときには次に
述べる構成の画素行を指示するアドレスを発生する。

画素列は、４画素構成あるいは３画素構成で、４画素構
成のときは、中心のＸ座標が列表示点のＸ座標に対して
小さい方向で最も近い第１主画素および中心のＸ座標が
列表示点のＸ座標に対して大きい方向で最も近い第２主
画素と、第１主画素および第２主画素に対してＹ軸方向
の両側に隣接する第１補助画素および第２補助画素とか
らなり、３画素構成のときは、中心のＸ座標が列表示点
のＸ座標に対して最も近い１個の主画素と、この主画素
に対してＹ軸方向の両側に隣接する第１補助画素および
第２補助画素とからなる。

画素行は、４画素構成あるいは３画素構成で、４画素構
成のときは、中心のＸ座標が行表示点のＸ座標に対して
小さい方向で最も近い第１主画素および中心のＸ座標が
行表示点のＸ座標に対して大きい方向で最も近い第２主
画素と、第１主画素および第２主画素に対してＸ軸方向
の両側に隣接する第１補助画素および第２補助画素とか
らなり、３画素構成のときは、中心のＸ座標が行表示点
のＸ座標に対して最も近い１個の主画素と、この主画素
に対してＸ軸方向の両側に隣接する第１補助画素および
第２補助画素とからなる。

輝度テーブルメモリには、画素列および画素行の第１主
画素および第２主画素あるいは１個の主画素に対する相
対輝度を示す輝度データと、第１補助画素および第２補
助画素に対する相対輝度を示す輝度データとが、輝度デ
ープルとして格納される。ここで、第１補助画素および
第２補助画素に対する相対輝度は、月表示点のＹ座標と
第１主画素あるいは１個の主画素の中心のＹ座標との差
または行表示点のＸ座標と第１主画素あるいは１個の主
画素の中心のＸ座標との差に応じて量子化されたものと
される。

輝度テーブルメモリからは、アドレスカウンタからの画
素列または画素行を指示するアドレスの発生とともに、
その画素列または画素行に対する輝度データが読み出さ
れる。

制御部は、輝度テーブルメモリから読み出された輝度デ
ータをビデオＲＡＭに書き込む。

液晶パネルが三原色の画素につきダイアゴナル構成のカ
ラー液晶パネルであるときは、一つには、コマンドが三
原色のカラーレベルを制御するカラーコードを含むもの
とされ、輝度テーブルメモリから読み出された輝度デー
タに対して、その輝度データが対する画素の色と同じ色
についてのカラーコードが乗算されて、その乗算結果の
輝度データがビデオＲＡＭに書き込まれる。

液晶パネルが三原色の画素につきダイアゴナル構成のカ
ラー液晶パネルであるときは、もう一つには、コマンド
がラインの色を指定するカラーコードを含むものとされ
、輝度テーブルメモリから読み出された輝度データのう
ちのカラーコードにより指定された色に含まれる色の画
素に対するもののみがビデオＲＡＭに書き込まれる。

また、コマンドが画素列または画素行の構成を指定する
ライン型式コードを含むものとされ、アドレスカウンタ
がライン型式コードにより指定された構成の画素列また
は画素行を指示するアドレスを発生し、輝度テーブルメ
モリに４画素構成の画素列および画素行に対する輝度テ
ーブルと３画素構成の画素列および画素行に対する輝度
テーブルが格納されて、その輝度テーブルメモリからラ
イン型式コードにより指定された構成の画素列または画
素行に対する輝度データが読み出されるようにすること
ができる。

さらに、演算部における月表示点または行表示点のＸＹ
座標の計算と、アドレスカウンタからのアドレスの発生
、輝度テーブルメモリからの輝度データの読み出し、お
よびビデオＲＡＭへの輝度データの書き込みとが、並行
して行われるようにすることができる。

「作　用」 上述のように構成された、この発明の液晶パネル用ベク
タージェネレータによると、表示しようとするラインの
傾きが所定以下のときには、それぞれの月表示点におい
て４画素構成あるいは３画素構成の画素列が設定され、
表示しようとするラインの傾きが所定以上のときには、
それぞれの行表示点において４画素構成あるいは３画素
構成の画素行が設定され、それぞれの画素列および画素
行において第１主画素もしくは第２主画素あるいは１個
の主画素と第１補助画素ないし第２補助画素の少なくと
もいずれかに対して輝度データが与えられ、しかも第１
補助画素ないし第２補助画素の輝度が月表示点のＹ座標
と第１主画素あるいは１個の主画素の中心のＹ座標との
差または行表示点のＸ座標と第１主画素あるいは１個の
主画素の中心のＸ座標との差に応じて変化するので、液
晶パネル上に表示されるラインはジャグのほとんどない
ものになるとともに、カラー液晶パネル上にラインを表
示するためのものにおいてはラインが指定された色に表
示される。

また、ライン型式コードにより画素列または画素行を４
画素構成と３画素構成のいずれかに指定できる構成にす
るときは、表示されるラインの幅を必要に応じて選択す
ることができる。

さらに、演算部における月表示点または行表示点のＸＹ
座標の計算と、アドレスカウンタからのアドレスの発生
、輝度テーブルメモリからの輝度データの読み出し、お
よびビデオＲＡＭへの輝度データの書き込みとが、並行
して行われる構成にするときは、液晶パネル上にライン
を高速で表示することができる。

「実施例」 第１図は、この発明の液晶パネル用ベクタージェネレー
タの一例を用いたライン表示システムの一例で、カラー
液晶パネル上にラインを表示する場合である。

ライン表示システムは、ＸＹドツトマトリックス構成の
液晶パネル１０と、その行ドライバ２０および列ドライ
バ３０と、ビデオＲＡＭ４０と、ベクタージェネレータ
５０と、汎用ＣＰＵ６０と、表示制御装置７０とを備え
る。

液晶パネル１０は、この例においてはカラー液晶パネル
で、赤、緑、青の光を透過する部分につきダイアゴナル
構成のカラーフィルタが配されて、第２図に示すように
赤、緑、青の画素Ｒ，Ｇ、Ｂにつきダイアゴナル構成に
される。

ビデオＲＡＭ４０は、ダイナミックＲＡＭにより構成さ
れ、液晶パネル１０のそれぞれの画素に１対１の関係で
対応したアドレスを有する。

ベクタージェネレータ５０は、バッファメモリ５１、主
制御部５２、演算部５３、レジスタ５４、副制御部５５
、アドレスカウンタ５６、輝度テーブルメモリ５７およ
び変調選択部５８を備え、汎用ＣＰＵ６０からベクター
ジェネレータ５０に、液晶パネル１０上にラインを表示
すべきことを指示するコマンドが送出される。

液晶パネル１０上に表示しようとするラインは、例えば
第３図に示すように、液晶パネル１０上における長さし
、液晶パネル１０のＸ軸に対する所定方向の角度θおよ
び液晶パネルＩＯ上における始点のＸＹ座標により表現
される。

第４図は、その場合の汎用ＣＰＬＪ６０からヘクタージ
ェネレータ５０に送出されるコマンドの一例で、オペコ
ードＯＯに対して、ラインの長さＬおよび角度θを指示
する、それぞれ１６ビツトのオペランドが割り当てられ
、オペコード０１に対して、ラインの始点のＸ座標Ｘ０
およびＹ座標ｙ０を指示する、それぞれサインビットＳ
を含んで１６ビツトのオペランドが割り当てられ、オペ
コードＩＯに対して、３ビツトのライン型式コードＬＴ
と１２ビツトのカラーコードＣＣからなる制御ワードが
割り当てられる。ライン型式コードＬＴは、後述する画
素列または画素行の構成を指定するものである。カラー
コードＣＣは、それぞれ赤、緑、青のカラーレベルを制
御する、それぞれ４ビツトのコードＲＣ，ＧＣ，ＢＣか
らなる。

汎用ＣＰＵ６０からベクタージェネレータ５０に送出さ
れたコマンドは、ベクタージェネレータ５０のバッファ
メモリ５１に蓄えられる。バッファメモリ５１は、例え
ばＦＩＦＯ（ファーストイン・ファーストアウト）構成
のもので、汎用ＣＰＬＩ６０からのコマンドの伝送速度
とベクタージェネレータ５０における各種動作の処理速
度との差による汎用ＣＰＬＩ６０とベクタージェネレー
タ５０の双方の待ち時間を軽減する働きをする。

ベクタージェネレータ５０の主制御部５２は、上述した
コマンド中のオペコードを解読して、演算部５３、レジ
スタ５４および副制御部５５にそれぞれ制御信号を送出
する。副制御部５５から主制御部５２にも制御信号が送
出される。演算部５３は、主制御部５２から供給された
制御信号によりコマンド中の表示しようとするラインに
ついての変数である上述したり、θ＋　　Ｘ０８ｙ０の
オペランドを取り込んで、後述する副表示点および行表
示点のＸＹ座標を計算する。レジスタ５４は、主制御部
５２から供給された制御信号によりコマンド中の制御ワ
ードを蓄える。

角度θは０から２πまでの範囲で変わりうるが、この例
においては、第５図に示すように、０≦θ≦π／４，３
π／４≦θ≦５π／４，７π／４≦θ〈２πのとき、表
示しようとするライン５の液晶パネルｌＯのＸ軸に対す
る傾きが所定以下として扱われ、π／４〈θ〈３π／４
．５π／４くθく７π／４のとき、表示しようとするラ
イン５の液晶パネル１０のＸ軸に対する傾きが所定以上
として扱われる。以下において表示しようとするライン
５の傾きというのは、表示しようとするライン５の液晶
パネルｌＯのＸ軸に対する傾きのことである。

液晶パネル１０上には、第６図に示すように、画素Ｒ，
Ｇ、Ｂの中心ＰＣをＹ軸方向に結んだＸ軸方向に配列さ
れた線であるＸ軸方向における画素中心線ＰＸの隣り合
うものの間を８等分する、画素中心線ＰＸを含むＸ軸方
向における演算ラインＡＸが設定されるとともに、画素
Ｒ，Ｇ、Ｂの中心ＰＣをＸ軸方向に結んだＹ軸方向に配
列された線であるＹ軸方向における画素中心線ＰＹの隣
り合うものの間を８等分する、画素中心線ＰＹを含むＹ
軸方向における演算ラインＡＹが設定され、演算部５３
においては、表示しようとするライン５の傾きが所定以
下のときには、そのライン５とＸ軸方向における演算ラ
インＡＸとの交点のＸＹ座標が順次求められることによ
り、そのライン５とＸ軸方向における画素中心線ＰＸと
の交点である副表示点のＸＹ座標が求められ、表示しよ
うとするライン５の傾きが所定以上のときには、そのラ
イン５とＹ軸方向における演算ラインＡＹとの交点のＸ
Ｙ座標が順次求められることにより、そのライン５とＹ
軸方向における画素中心線ＰＹとの交点である行表示点
のＸＹ座標が求められる。

第７図は、表示しようとするライン５の傾きが所定以下
のときの演算部５３における計算の態様を示す。図の例
はＯ≦θ≦π／４の場合で、演算ラインＡＸの隣り合う
ものの間のＸ座標の差が１とされて、演算部５３内に設
けられたメモリテーブルからθにもとづいてｔａｎθ、
　　Ｃ０３ｅＣθが読み出され、表示しようとするライ
ン５の始点を最初の交点として、Ｘ座標については前の
交点のＸ座標に対して１が加えられ、Ｙ座標については
前の交点のＹ座標に対してｔａｎθが加えられることに
より、表示しようとするライン５と演算ラインＡＸとの
交点のＸＹ座標が順次求められ、これと並行して り、＝　Ｌ　−ｃｏｓｅｃθ Ｌ、＝Ｌ、−ｃｏｓｅｃθ の計算が順次なされて、それぞれの計算結果ＬＬよ・・
・の符号がチエツクされ、その符号が負になったとき計
算が終了して、表示しようとするライン５と画素中心線
ＰＸとの交点である副表示点ＸＤのＸＹ座標が求められ
る。

ただし、表示しようとするライン５の始点のＸ座標Ｘ０
の１未満は切り捨てられて処理され、従って、表示しよ
うとするライン５が演算ラインＡＸに対して破線で示す
ような位置関係にあって、その始点が演算ラインＡＸ上
にないときは、表示しようとするライン５は始点が演算
ラインＡＸ上にある一点鎖線で示すようなものとして処
理され、表示しようとするライン５と演算ラインＡＸと
の交点のＹ座標の計算結果には若干の誤差を生じる。

図示していないが、３π／４≦θ≦５π／４゜７π／４
≦θく２πの場合も同様である。

第８図は、表示しようとするライン５の傾きが所定以上
のときの演算部５３における計算の態様を示す。図の例
はπ／４〈θ≦π／２の場合で、演算ラインＡＶの隣り
合うものの間のＹ座標の差が１とされて、演算部５３内
に設けられたメモリテーブルからθにもとづいてｊａｎ
　（π／２−θ）。

ｃｏｓｅｃ　（π／２−θ）が読み出され、表示しよう
とするライン５の始点を最初の交点として、Ｘ座標につ
いては前の交点のＸ座標に対してｊａｎ　（π／２−θ
）が加えられ、Ｙ座標については前の交点のＹ座標に対
してｌが加えられることにより、表示しようとするライ
ン５と演算ラインＡＶとの交点のＸＹ座標が順次求めら
れ、これと並行して Ｌ　＋　＝　Ｌ−ｃｏｓｅｃ（π／　２−θ）Ｌｘ　＝
Ｌ＋　−ｃｏｓｅｃ（π／２−θ）の計算が順次なされ
て、それぞれの計算結果Ｌ１Ｌ２・・・の符号がチエツ
クされ、その符号が負になったとき計算が終了して、表
示しようとするライン５と画素中心線ＰＹとの交点であ
る行表示点ＹＤのＸＹ座標が求められる。

ただし、表示しようとするライン５の始点のＹ座標ｙ０
の１未満は切り捨てられて処理され、従って、表示しよ
うとするライン５が演算ラインＡＹに対して破線で示す
ような位置関係にあって、その始点が演算ラインＡＹ上
にないときは、表示しようとするライン５は始点が演算
ラインＡＹ上にある一点鎖線で示すようなものとして処
理され、表示しようとするライン５と演算ラインＡＶと
の交点のＸ座標の計算結果には若干の誤差を生じる。

図示していないが、π／２くθ〈３π／４５π／４〈θ
〈７π／４の場合も同様である。

このように画素中心線ＰＸおよびＰＹの隣り合うものの
間を等分する演算ラインＡＸおよびＡＹが設定されて複
数の演算サイクルにより副表示点ＸＤおよび行表示点Ｖ
Ｄが求められることによって、計算結果の累積誤差が減
少する。

すなわち、演算ラインＡＸおよびＡＹが設定されずに１
回の演算サイクルにより副表示点ＸＤおよび行表示点Ｖ
Ｄが計算される場合には、例えば第９図に示すように傾
きが所定以下のライン５ａおよび５ｂと傾きが所定以上
のライン５ｃを表示して三角形を画こうとするとき、ラ
イン５ａについては始点が画素中心線ＰＸ上の点ｐｔと
されて二点鎖線で示すライン６ａとして処理され、ライ
ン５ｂについては始点がライン６ａの終点とされる画素
中心線ＰＸ上の点Ｐ２とされて二点鎖線で示すライン６
ｂとして処理され、ライン５Ｃについては始点がライン
６ｂの終点とされる画素中心線ＰＸ上の点Ｐ３と同じＸ
座標を存する画素中心線ＰＹ上の点Ｐ４とされて二点鎖
線で示すライン６ｃとして処理される結果、ライン５ａ
、’５ｂについての副表示点およびライン５ｃについて
の行表示点はライン６ａ、６ｂおよび６ｃ上の黒丸で示
す点となり、実際に表示されるラインは表示しようとす
るライン５ａ、５ｂおよび５ｃに対してかなりずれてし
まう。

これに対して、演算ラインＡＸおよびＡＶが設定されて
複数の演算サイクルにより副表示点ＸＤおよび行表示点
ＹＤが計算される場合には、ライン５ａについては始点
が演算ラインＡＸ上の点Ｐ５とされて一点鎖線で示すラ
イン７ａとして処理され、ライン５ｂについては始点が
ライン７ａの終点とされる演算ラインＡＸ上の点Ｐ６と
されて一点鎖線で示すライン７ｂとして処理され、ライ
ン５ｃについては始点がライン７ｂの終点とされる演算
ラインＡＸ上の点Ｐ７と同じＸ座標を有する演算ライン
ＡＹ上の点Ｐ８とされて一点鎖線で示すライン７Ｃとし
て処理される結果、ライン５ａ、５ｂについての副表示
点およびライン５ｃについての行表示点はライン７ａ、
７ｂおよび７ｃ上の白丸で示す点となり、実際に表示さ
れるラインは表示しようとするライン５ａ　　５ｂおよ
び５Ｃに対してほとんどずれない。

以上のようにして、演算部５３において、表示しようと
するライン５の傾きが所定以下のときには、そのライン
５とＸ軸方向における画素中心線ＰＸとの交点である副
表示点ＸＤのＸＸ座標が計算され、表示しようとするラ
イン５の傾きが所定以上のときには、そのライン５とＹ
軸方向における画素中心線ＰＹとの交点である行表示点
ＹＤのｘｙＸ座標計算される。

ただし、演算部５３の出力としては、画素中心線ＰＸの
隣り合うものの間のＸ座標の差および画素中心線ＰＹの
隣り合うものの間のＸ座標の差を１とするとき、表示し
ようとするライン５の傾きが所定以下のときの副表示点
ＸＤについては、第１０図に副基準点ＸＲとして示すよ
うにＸ座標の１未満が切り捨てられて特定の画素を指示
するＸＹアドレスが得られるとともに、その副表示点Ｘ
Ｄと副基準点ＸＲのＸ座標の差Ｄｙが取り出され、表示
しようとするライン５の傾きが所定以上のときの行表示
点ＹＤについては、第１２図に行基準点ＹＲとして示す
ようにＸ座標の１未満が切り捨てられて特定の画素を指
示するＸＹアドレスが得られるとともに、その行表示点
ＶＤと行基準点ＹＲのＸ座標の差Ｄｘが取り出される。

また、演算部５３からは、表示しようとするライン５の
傾きが所定以下であるか所定以上であるかを示す二値信
号ＬＨが得られる。なお、演算部５３には、次に表示し
ようとするラインについての計算のために、表示しよう
とするライン５と演算ラインＡＸまたはＡＶとの交点の
うちの最終の点のＸＸ座標が記憶される。

この演算部５３の出力のＸＹアドレスおよび二値信号Ｌ
Ｈがアドレスカウンタ５６に供給される。

また、主制御部５２からレジスタ５４に供給された制御
信号によりレジスタ５４から制御ワードが読み出され、
そのうちのライン型式コードＬＴと演算部５３から得ら
れた差Ｄｙ、Ｄｘが副制御部５５に供給されて副制御部
５５からアップダウン制御信号ＵＤが得られ、このアッ
プダウン制御信号ＵＤがアドレスカウンタ５６に供給さ
れる。

アドレスカウンタ５６は、演算部５３の出力のＸＹアド
レスをロードしたのち、二値信号ＬＨとアップダウン制
御信号ＵＤに応じて、そのロードされたＸＹアドレスの
うちのＹアドレスまたはＸアドレスをカウントアツプな
いしカウントダウンして、４画素構成あるいは３画素構
成の画素列または画素行を指示するＸＹアドレスを発生
する。

ライン型式コードＬＴは、上述したように３ビツトで、
０００，００１，０１０，０１１，１００、Ｉｌｌのい
ずれかにされ、これがｏｏｏ、。

０１．０１０または０１１である場合には４画素構成の
画素列または画素行が指定され、これが１００または１
１１である場合には３画素構成の画素列または画素行が
指定されるが、ライン型式コードＬＴが１００または１
１１である場合については後で説明することにして、ま
ずライン型式コードＬＴが０００，００１，０１０また
は０１１である場合について説明する。

ライン型式コードＬＴが０００，００１．ＯｆＯまたは
０１１である場合には、第１０図に示すように表示しよ
うとするライン５の傾きが所定以下のときには、差Ｄｙ
に無関係に、アドレスカウンタ５６において、演算部５
３からロードされたＸＹアドレスのうちのＸアドレスは
そのままで、Ｙアドレスが■カウントダウン、■カウン
トアンプ、■カウントアツプ、■カウントアツプの順で
変えられて、アドレスカウンタ５６から第１１図に示す
ようにＹ軸方向に配列された４個の画素Ｓ１、Ｍｌ、Ｍ
２．Ｓ２を順次指示するＸＹアドレスが得られ、第１２
図に示すように表示しようとするライン５の傾きが所定
以上のときには、差Ｄｘに無関係に、アドレスカウンタ
５６において、演算部５３からロードされたＸＹアドレ
スのうちのＹアドレスはそのままで、Ｘアドレスが■カ
ウントダウン、■カウントアツプ、■カウントアンプ、
■カウントアツプの順で変えられて、アドレスカウンタ
５６から第１３図に示すようにＸ軸方向に配列された４
個の画素Ｓｌ、Ｍｌ、Ｍ２．Ｓ２を順次指示するＸＹア
ドレスが得られる。

ここで、表示しようとするライン５の傾きが所定以下の
ときの画素列を構成する画素Ｍ１は、その中心のＸ座標
が副表示点ＸＤのＸ座標に対して小さい方向で最も近い
第１主画素であり、画素Ｍ２は、その中心のＸ座標が副
表示点ＸＤのＸ座標に対して大きい方向で最も近い第２
主画素であり、画素３１およびＳ２は、画素Ｍ１および
Ｍ２に対してＹ軸方向の両側に隣接する第１補助画素お
よび第２補助画素である。また、表示しようとするライ
ン５の傾きが所定以上のときの画素行を構成する画素Ｍ
１は、その中心のＸ座標が行表示点ＹＤのＸ座標に対し
て小さい方向で最も近い第１主画素であり、画素Ｍ２は
、その中心のＸ座標が行表示点ＹＤのＸ座標に対して大
きい方向で最も近い第２主画素であり、画素Ｓｔおよび
Ｓ２は、画素ＭｌおよびＭ２に対してＸ軸方向の両側に
隣接する第１補助画素および第２補助画素である。液晶
パネルｌＯは赤、緑、青の画素Ｒ，Ｇ、Ｂにつきダイア
ゴナル構成のカラー液晶パネルであるので、いずれのと
きも、画素Ｍ１と画素Ｍ２と画素ＳｌおよびＳ２の三者
は異なる色の画素であり、画素ＳｌおよびＳ２は同じ色
の画素である。

第５図に、上述した角度θで示される表示しようとする
ライン５の傾きとライン型式コードＬＴがｏｏｏ、ｏｏ
ｔ、ｏｔｏまたは０１１である場合における画素列また
は画素行との関係を示す。

輝度テーブルメモリ５７は、プログラマブルＲＯＭによ
り構成され、これに、あらかじめ上述した画素列および
画素行を構成する各画素に対する相対輝度を示す４ビツ
トの輝度データが輝度テーブルとして格納される。この
例においては上述したライン型式コードＬＴの６通りの
内容に対応して６通りの輝度テーブルが格納されるが、
ライン型式コードＬＴが００１，０１０，０１１．１０
０．１１１である場合に対応する輝度テーブルについて
は後で説明することにして、まずライン型式コードＬＴ
がＯＯＯである場合に対応する輝度テーブルについて説
明する。

ライン型式コードＬＴが０００である場合に対応する輝
度テーブルにおいては、上述した画素列または画素行を
構成する４個の画素Ｓｔ、Ｍｌ。

Ｍ２．３２のうちの中央の画素ＭｌおよびＭ２に対する
相対輝度は上述した差ＤｙまたはＤｘと無関係に一定に
され、両側の画素ＳｌおよびＳ２に対する相対輝度が差
ＤｙまたはＤｘに応じて量子化され、しかも画素Ｓ１お
よびＳ２に対する相対輝度の和が画素Ｍ１およびＭ２に
対する相対輝度と等しくされる。

すなわち、第１４図はライン型式コードＬＴが０００で
ある場合に対応する輝度テーブルの一例で、画素Ｍ１お
よびＭ２に対する相対輝度を１とすると、画素Ｓ１およ
びＳ２に対する相対輝度は、差ＤｙまたはＤｘが１／４
未満のときには、それぞれ１およびＯとされ、差Ｄｙま
たはＤｘが１／４以上２／４未満のときには、それぞれ
３／４および１／４とされ、差ＤｙまたはＤｘが２／４
以上３／４未満のときには、共に２７４とされ、差Ｄｙ
またはＤｘが３／４以上１未満のときには、それぞれ１
／４および３／４とされる。第１５図は表示しようとす
るライン５の傾きが所定以下のときにおける差Ｄｙと画
素Ｓｔ、Ｍｌ、Ｍ２．３２に対する相対輝度との関係を
モデル化して示したものであり、第１６図は表示しよう
とするライン５の傾きが所定以上のときにおける差Ｄｘ
と画素Ｓ１、Ｍｌ、Ｍ２．Ｓ２に対する相対輝度との関
係をモデル化して示したものであり、それぞれ円の大き
さ（径）はそれぞれの画素に対する相対輝度を示す。

レジスタ５４から読み出されたライン型式コードＬＴと
演算部５３から得られた差Ｄｙ、Ｄｘが輝度テーブルメ
モリ５７に供給され、副制御部５５から上述したアップ
ダウン制御信号ＵＤに同期して変化する２ビツトのコー
ドＣＤが得られて、これが輝度テーブルメモリ５７に供
給されて、輝度テーブルメモリ５７から、ライン型式コ
ードＬＴに対応する輝度テーブル中の差Ｄｙ、Ｄｘに応
じた欄の上述した画素列または画素行を構成する各画素
に対する４ビツトの輝度データが、アドレスカウンタ５
６からの画素列または画素行を指示するＸＹアドレスの
発生に同期して、読み出される。

すなわち、ライン型式コードＬＴがｏｏｏ、。

０１．０１０または０１１である場合には、上述したア
ドレスカウンタ５６における演算部５３がらロードされ
たＸＹアドレスのうちのＹアドレスまたはＸアドレスの
変化に対応して、コードＣＤがＯＯ→０１→１０→１１
と変化し、これにより、ライン型式コードＬＴが０００
である場合には、輝度テーブルメモリ５７に格納された
第１４図に示す輝度テーブル中の差Ｄｙ、Ｄｘに応じた
欄から画素Ｓ１．Ｍｌ、Ｍ２．Ｓ２に対する輝度データ
が順次読み出される。

この輝度テーブルメモリ５７から読み出された輝度デー
タとアドレスカウンタ５６から得られたＸＹアドレスが
変調選択部５８に供給される。また、レジスタ５４から
読み出されたカラーコードＣＣが変調選択部５８に供給
されるとともに、副制御部５５からビデオＲＡＭ４０に
供給される制御信号の一部の書込信号ＷＳが変調選択部
５８に供給される。

変調選択部５８においては、アドレスカウンタ５６の出
力のＸＹアドレスから、そのＸＹアドレスにより指示さ
れる画素がいずれの色の画素であるかが検出され、指示
される画素が赤の画素Ｒであるときには、そのときの輝
度テーブルメモリ５７から読み出された輝度データに対
してカラーコードＣＣ中の赤のカラーレベルを制御する
４ピントのコードＲＣが乗算されて、その乗算結果が赤
の画素Ｒに対する輝度データとして取り出され、指示さ
れる画素が緑の画素Ｇであるときには、そのときの輝度
テーブルメモリ５７から読み出された輝度データに対し
てカラーコードＣＣ中の緑のカラーレベルを制御する４
ビツトのコードＧｃが乗算されて、その乗算結果が緑の
画素Ｇに対する輝度データとして取り出され、指示され
る画素が青の画素Ｂであるときには、そのときの輝度テ
ーブルメモリ５７から読み出された輝度データに対して
カラーコードＣＣ中の青のカラーレベルを制御する４ビ
ツトのコードＢＣが乗算されて、その乗算結果が青の画
素Ｂに対する輝度データとして取り出される。

また、変調選択部５８においては、カラーコードＣＣ中
のコードＲＣ，ＧＣまたはＢＣがゼロであるか否かが検
出され、コードＲＣ，ＧＣまたはＢＣがゼロである場合
には、そのゼロであるコードＲＣ，ＧＣまたはＢＣに対
応する赤、緑または青の画素Ｒ，ＧまたはＢに対応する
ビデオＲＡＭ４０のアドレスに輝度データが書き込まれ
ることがないように、アドレスカウンタ５６の出力のＸ
Ｙアドレスにより指示される画素がそのゼロであるコー
ドＲＣ，ＧＣまたはＢＣに対応する赤、緑または青の画
素Ｒ，ＧまたはＢであるとき書込禁止状態のレベルとな
り、それ以外のとき書込可能状態のレベルとなる書込イ
ネーブル信号ＷＥが得られる。

そして、アドレスカウンタ５６の出力のＸＹアドレスと
変調選択部５８の出力の輝度データおよび書込イネーブ
ル信号ＷＥがビデオＲＡＭ４０に供給され、副制御部５
５からビデオＲＡＭ４０に書込信号ＷＳを除く制御信号
が供給されて、変調選択部５８の出力の輝度データのう
ちのゼロでないものがアドレスカウンタ５６の出力のＸ
Ｙアドレスにより指示されたビデオＲＡＭ４０のアドレ
スに書き込まれる。

演算部５３における上述した副表示点ＸＤまたは行表示
点ＶＤのＸＹ座標の計算と、アドレスカウンタ５６から
のＸＹアドレスの発生、輝度テーブルメモリ５７からの
輝度データの読み出し、変調選択部５８における輝度テ
ーブルメモリ５７から読み出された輝度データとコード
ＲＣ，ＧＣ。

ＢＣの乗算、および変調選択部５８の出力の輝度データ
のビデオＲＡＭ４０への書き込みとは、並行して行われ
る。

第１７図は、表示しようとするライン５が第７図に示す
ものであり、かつライン型式コードＬＴがＯＯＯである
場合における上記の並行処理の様子を示す。演算部５３
において最初の副表示点ＸＤ■のＸＹ座標が求められ、
時点ｔ１において演算部５３から副表示点ＸＤ■に対応
する副基準点ＸＲ■のＸＹ座標がアドレスとして出力さ
れると、そのＸＹアドレスがアドレスカウンタ５６にロ
ードされ、時点ｔ、から時点ｔ２までの所定時間の期間
Ｔｌにおいて、アドレスカウンタ５６から副基準点ＸＲ
■における画素列を構成する４個の画素ｓｌ、Ｍｌ、Ｍ
２．Ｓ２を指示するＸＹアドレスが順次得られ、輝度テ
ーブルメモリ５７から画素ｓ１．Ｍｔ、Ｍ２．３２に対
する輝度データが順次読み出され、変調選択部５８にお
いて輝度テーブルメモリ５７から読み出された輝度デー
タに対してコードＲＣ，ＧＣまたはＢＣが順次乗算され
、変調選択部５８の出力の画素３１．Ｍｌ、Ｍ２、Ｓ２
に対する輝度データがビデオＲＡＭ４０に順次書き込ま
れる。演算部５３においては同時に期間Ｔｌにおいてラ
イン５と演算ラインＡＸとの交点のＸＹ座標が順次求め
られることにより次の副表示点ＸＤ■のＸＹ座標が求め
られて、時点Ｌ２において演算部５３から副表示点ＸＤ
■に対応する副基準点ＸＲ■のＸＹ座標がアドレスとし
て出力され、そのＸＹアドレスがアドレスカウンタ５６
にロードされる。時点ｔ２から時点ｔ、までの所定時間
の期間Ｔ２においては、期間Ｔ１と同様に副基準点ＸＲ
■における次の画素列を構成する４個の画素Ｓｌ、Ｍｌ
、Ｍ２．Ｓ２についての処理がなされるとともに、演算
部５３において期間Ｔ１と同様に次の副表示点ＸＤ■の
ＸＹ座標が求められる。以後、同様である。

このように、演算部５３における副表示点ＸＤまたは行
表示点ＶＤのＸＹ座標の計算と、アドレスカウンタ５６
からのＸＹアドレスの発生、輝度テーブルメモリ５７か
らの輝度データの読み出し、変調選択部５８における輝
度テーブルメモリ５７から読み出された輝度データとコ
ードＲＣ，ＧＣ。

ＢＣの乗算、および変調選択部５８の出力の輝度データ
のビデオＲＡＭ４０への書き込みとが、並行して行われ
ることにより、ラインを高速で表示することができる。

表示制御装置７０からビデオＲＡＭ４０に続出制御信号
と続出クロ７クが供給されて、ビデオＲＡＭ４０から上
述のように書き込まれた輝度データが一定の順序で読み
出され、その読み出された輝度データが列ドライバ３０
に供給されて列ドライバ３０内に設けられたＤ／Ａコン
バータによりアナログ電圧に変換され、表示制御装置７
０から行ドライバ２０および列ドライバ３０に制御信号
が供給されて、ビデオＲＡＭ４０から読み出された輝度
データに応じたレヘルの駆動電圧が液晶パネル１０の対
応する画素に与えられ、液晶パネルｌＯ上にラインが表
示される。

第１８図は、表示しようとするライン５の傾きが所定以
下で、ライン型式コードＬＴが０００で、かつカラーコ
ードＣＣがライン５の色を赤に指定する内容である場合
における液晶パネル１０上の表示態様をモデル化して示
したものであり、第１９図は、表示しようとするライン
５の傾きが所定以上で、ライン型式コードＬＴが０００
で、かつカラーコードＣＣがライン５の色をシアンに指
定する内容である場合における液晶パネル１０上の表示
態様をモデル化して示したものであり、それぞれ、実線
で示す円の大きさ（径）はそれぞれの画素の輝度を示す
。

これから明らかなように、画素列または画素行が４画素
構成で、かつその４個の画素Ｓｌ、ＭＩＭ２．Ｓ２に対
する相対輝度が第１４図の輝度テーブルに示すようなも
のである場合には、ラインをいずれかの原色で表示する
場合を除いて、それぞれの画素列および画素行において
画素Ｍ１と画素Ｍ２と画素Ｓ１およびＳ２の三者のうち
の少なくとも三者に対して輝度データが与えられ、しか
も同一の画素列または画素行に属する同じ色の画素Ｓ１
およびＳ２の輝度が同じ画素列に属する画素Ｍ１の中心
のＹｗ標と表示しようとするライン５上の副表示点ＸＤ
のＹ座標との差Ｄ）ｌまたは同じ画素行に属する画素Ｍ
１の中心のＸ座標と表示しようとするライン５上の行表
示点ＹＤのＸ座標との差Ｄｘに応じて変化するので、表
示しようとするライン５の傾きが所定以下のときにおけ
る液晶パネル１０上のＹ軸方向の輝度分布の中心はＸ軸
方向には表示しようとするライン５にほぼ沿うように移
動し、表示しようとするライン５の傾きが所定以上のと
きにおける液晶パネルＩＯ上のＸ軸方向の輝度分布の中
心はＹ軸方向には表示しようとするライン５にほぼ沿う
ように移動し、液晶パネル１０上にジャグのほとんどな
いラインが表示される。

また、それぞれの画素列および画素行において画素Ｍ１
と画素Ｍ２と画素３１およびＳ２の三者のうちの少なく
ともいずれかに対して輝度データが与えられるとともに
、同一の画素列または画素行に属する同じ色の画素Ｓ１
およびＳ２の輝度の和と、その画素Ｓ１およびＳ２と同
じ色の別の画素列または画素行に属する画素Ｍｌまたは
Ｍ２の輝度が等しくなるので、ラインをいずれかの原色
で表示する場合を含めて、液晶パネル１０上においてラ
インが指定された色に表示されるとともに、表示される
ライン全体にわたって色バランスが保たれる。

上述したようにライン型式コードＬＴが０００００１．
０１０または０１１である場合には４画素構成の画素列
または画素行が指定されるが、ライン型式コードＬＴが
００１である場合に対応する輝度テーブルは、第２０図
に表示しようとするライン５の傾きが所定以下のときに
おける差Ｄｙと画素３１．Ｍｌ、Ｍ２．Ｓ２に対する相
対輝度との関係をモデル化して示すように、画素Ｍｌ。

Ｍ２およびＳ２に対する相対輝度がライン型式コードＬ
Ｔが０００である場合に対応する輝度テーブルのそれと
同じにされ、画素Ｓ１に対する相対輝度が画素Ｍ１およ
びＭ２に対する相対輝度と同じく差ＤｙまたはＤｘと無
関係に１とされる。このようにライン型式コードＬＴが
００１とされることにより、内部が塗りつぶされる多角
形の上側または右側の輪郭をジャグのほとんどない状態
で表示することができる。

ライン型式コードＬＴが０１０である場合に対応する輝
度デープルは、第２１図に表示しようとするライン５の
傾きが所定以下のときにおける差Ｄｙと画素ＳＬ、Ｍｌ
、Ｍ２，３２に対する相対輝度との関係をモデル化して
示すように、画素Ｍ１　　Ｍ２およびＳｔに対する相対
輝度がライン型式コードＬＴが０００である場合に対応
する輝度テーブルのそれと同じにされ、画素Ｓ２に対す
る相対輝度が画素ＭｌおよびＭ２に対する相対輝度と同
じく差ＤｙまたはＤｘと無関係に１とされる。

このようにライン型式コードＬＴが０１０とされること
により、内部が塗りつぶされる多角形の下側または左側
の輪郭をジャグのほとんどない状態で表示することがで
きる。

ライン型式コードＬＴが０１１である場合に対応する輝
度テーブルは、第２２図に表示しようとするライン５の
傾きが所定以下のときにおける差Ｄｙと画素Ｓｌ、Ｍｌ
、Ｍ２．Ｓ２に対する相対輝度との関係をモデル化して
示すように、画素ＳＩ　　Ｍｌ、Ｍ２．Ｓ２に対する相
対輝度がすべて差Ｄ）ＩまたはＤｘと無関係に１とされ
る。このように型式コードＬＴが０１１とされることに
より、多角形の内部を塗りつぶすことができる。

ライン型式コードＬＴが１００または１１１である場合
には、３画素構成の画素列または画素行が指定される。

すなわち、ライン型式コードＬＴが１００または１１１
である場合には、第２３図に示すように表示しようとす
るライン５の傾きが所定以下のときには、上述した差Ｄ
ｙに応じて、同図の左側に示すように差Ｄｙが１／２未
満のときには、アドレスカウンタ５６において、演算部
５３からロードされたＸＹアドレスのうちのＸアドレス
はそのままで、Ｙアドレスが■カウントダウン、■カウ
ントアツプ、■カウントアツプの順で変えられ、同図の
右側に示すように差Ｄｙが１／２以上のときには、アド
レスカウンタ５６において、演算部５３からロードされ
たＸＹアドレスのうちのＸアドレスはそのままで、Ｙア
ドレスが■ホールド状態、■カウントアツプ、■カウン
トアツプの順で変えられて、それぞれ、アドレスカウン
タ５６から第２４図に示すようにＹ軸方向に配列された
３個の画素Ｓ３．ＭＯ，Ｓ４を順次指示するＸＹアドレ
スが得られ、第２５図に示すように表示しようとするラ
イン５の傾きが所定以上のときには、上述した差Ｄｘに
応じて、同図の下側に示すように差Ｄｘが１／２未満の
ときには、アドレスカウンタ５６において、演算部５３
からロードされたＸＹアドレスのうちのＹアドレスはそ
のままで、Ｘアドレスが■カウントダウン、■カウント
アツプ、■カウントアンプの順で変えられ、同図の上側
に示すように差Ｄｘが１／２以上のときには、アドレス
カウンタ５６において、演算部５３からロードされたＸ
ＹアドレスのうちのＹアドレスはそのままで、Ｘアドレ
スが■ホールド状態、■カウントアツプ、■カウントア
ツプの順で変えられて、それぞれ、アドレスカウンタ５
６から同図に示すようにＸ軸方向に配列された３個の画
素Ｓ３゜ＭＯ，Ｓ４を順次指示するＸＹアドレスが得ら
れる。

ここで、表示しようとするライン５の傾きが所定以下の
ときの画素列を構成する画素ＭＯは、その中心のＹ座標
が副表示点ＸＤのＹ座標に対して最も近い主画素であり
、画素Ｓ３およびＳ４は、画素ＭＯに対してＹ軸方向の
両側に隣接する第１補助画素および第２補助画素であり
、表示しようとするライン５の傾きが所定以上のときの
画素行を構成する画素ＭＯは、その中心のＸ座標が行表
示点ＶＤのＸ座標に対して最も近い主画素であり、画素
Ｓ３およびＳ４は、画素ＭＯに対してＸ軸方向の両側に
隣接する第１補助画素および第２補助画素である。液晶
パネルｌＯは赤、緑、青の画素Ｒ，Ｇ、Ｂにつきダイア
ゴナル構成のカラー液晶パネルであるので、いずれのと
きも、画素５３Ｍ０．Ｓ４の王者は異なる色の画素であ
る。

上述したように輝度テーブルメモリ５７にはライン型式
コードＬＴが１００，１１１である場合に対応する輝度
テーブルも格納されるが、ライン型式コードＬＴが１１
１である場合に対応する輝度テーブルについては後で説
明することにして、まずライン型式コードＬＴがｌＯＯ
である場合に対応する輝度テーブルについて説明する。

ライン型式コードＬＴが１００である場合に対応する輝
度テーブルにおいては、上述した画素列または画素行を
構成する３個の画素Ｓ３．ＭＯ。

Ｓ４のうちの中央の画素ＭＯに対する相対輝度は上述し
た差ＤｙまたはＤｘと無関係に一定にされ、両側の画素
Ｓ３およびＳ４に対する相対輝度が差ＤｙまたはＤｘに
応じて量子化される。

すなわち、第２６図はライン型式コードＬＴが１００で
ある場合に対応する輝度テーブルの一例を表示しようと
するライン５の傾きが所定以下のときにおける差Ｄｙと
画素Ｓ３．ＭＯ，Ｓ４に対する相対輝度との関係でモデ
ル化して示したもので、画素ＭＯに対する相対輝度を１
とすると、画素Ｓ３およびＳ４に対する相対輝度は、差
Ｄｙ′またはＤｘが１／４未満のときには、それぞれ３
／４およびｌとされ、差ＤｙまたはＤｘが１／４以上２
／４未満のときには、それぞれ１／２および１とされ、
差ＤｙまたはＤｘが２／４以上３／４未満のときには、
それぞれ１および１／２とされ、差［）ｙまたはＤｘが
３／４以上１未満のときには、それぞれｌおよび３／４
とされる。

ライン型式コードＬＴが１００または１１１である場合
には、上述したアドレスカウンタ５６における演算部５
３からロードされたＸＹアドレスのうちのＹアドレスま
たはＸアドレスの変化に対応して、副制御部５５から輝
度テーブルメモリ５７に供給される２ビツトのコードＣ
Ｄが００→Ｏ１→１０と変化し、これにより、ライン型
式コードＬＴがｌＯＯである場合には、輝度テーブルメ
モリ５７に格納された輝度テーブル中の差Ｄｙ。

Ｄｘに応じた欄から画素Ｓ３．Ｍｏ、３４に対する輝度
データが順次読み出される。ライン型式コードＬＴが１
００または１１１である場合にも、変調選択部５８にお
いては輝度テーブルメモリ５７から読み出された輝度デ
ータに対してカラーコードＣＣ中の対応する色について
のコードＲＣ。

ＧＣまたはＢＣが乗算され、その乗算結果の輝度データ
のうちのゼロでないものがアドレスカウンタ５６の出力
のＸＹアドレスにより指示されたビデオＲＡＭ４０のア
ドレスに書き込まれる。

画素列または画素行が３画素構成で、かつその３個の画
素Ｓ３．Ｍｏ、３４に対する相対輝度が第２６図に示す
ようなものである場合にも、画素列または画素行が４画
素構成で、かつその４個の画素Ｓｌ、Ｍｌ、Ｍ２．Ｓ２
に対する相対輝度が第１４図の輝度テーブルに示すよう
なものである場合とほぼ同様に、液晶パネル１０上にジ
ャグのほとんどないラインが表示される。また、それぞ
れの画素列および画素行において画素Ｓ３．ＭＯ。

Ｓ４のうちの少なくともいずれかに対して輝度データが
与えられるので、液晶パネル１０上においてラインが指
定された色に表示される。

上述したようにライン型式コードＬＴが１００または１
１１である場合には３画素構成の画素列または画素行が
指定されるが、ライン型式コードＬＴが１１１である場
合に対応する輝度テーブルは、図示していないが、画素
Ｓ３．ＭＯ，Ｓ４に対する相対輝度がすべて差Ｄｙまた
はＤｘと無関係に１とされる。このようにライン型式コ
ードＬＴが１１１とされることにより、多角形の内部を
塗りつぶすことができる。

上述した例においては、カラーコードＣＣがそれぞれ赤
、緑、青のカラーレベルを制御する４ビツトずつのコー
ドＲＣ，ＧＣ，ＢＣからなり、変調選択部５８において
輝度テーブルメモリ５７から読み出された輝度データに
対してカラーコードＣＣ中の対応する色についてのコー
ドＲＣ，ＧＣまたはＢＣが乗算され、その乗算結果の輝
度データがビデオＲＡＭ４０に書き込まれることにより
、ラインを赤、緑、青、イエロー、シアン、マゼンタ、
ホワイトに限らず任意の色で表示することができる。

しかし、コマンドに含まれるカラーコードＣＣがそれぞ
れ赤、緑、青の画素Ｒ，Ｇ、Ｂを発光させるか否かを決
める赤、緑、青について１ビツトずつの総計３ビツトの
コードとされ、変調選択部５８において輝度テーブルメ
モリ５７から読み出された輝度データの赤、緑、青の画
素Ｒ，Ｇ、Ｂに対するものがカラーコードＣＣ中の赤、
緑、青についてのそれぞれ１ビツトの内容に応じてオン
・オフされて、輝度テーブルメモリ５７から読み出され
た輝度データのうちのカラーコードＣＣにより指定され
た色に含まれる色（例えば指定された色がイエローであ
るときは指定された色に含まれる色とは赤および緑であ
る）の画素に対するもののみがビデオＲＡＭ４０に書き
込まれるようにして、ラインを赤、緑、青、イエロー、
シアン、マゼンタ、ホワイトのいずれかで表示するよう
にしてもよい。

また、この発明は、白黒ないし単色の液晶パネル上にラ
インを表示するためのベクタージェネレータにも適用す
ることができる。白黒ないし単色の液晶パネル上にライ
ンを表示する場合には、第２図に示した液晶パネル１０
の画素Ｒ，Ｇ、Ｂがすべてホワイトまたは特定の色の画
素となるので、一定の輝度でラインを表示する場合であ
れば、輝度テーブルメモリ５７から読み出された輝度デ
ータがそのままビデオＲＡＭ４０に書き込まれるように
すればよい。また、図示した例のカラーコードＣＣの代
わりにコマンドがラインの輝度レヘルを制御する複数ビ
ットのコードを含み、そのコードが輝度テーブルメモリ
５７から読み出された輝度データに対してそれぞれ乗算
され、その乗算結果の輝度データがビデオＲＡＭ４０に
書き込まれるようにして、ラインの輝度を変えることも
てきる。

二のように白黒ないし単色の液晶パネル上にラインを表
示する場合においても、第１５図および第１６図あるい
は第２６図から明らかなように、液晶パネル上にジャグ
のほとんどないラインを表示することができる。また、
４画素構成の画素列または画素行を指定するときには、
第１５図または第１６図から明らかなように、表示され
るライン全体にわたって一定の輝度になる。

「発明の効果」 上述したように、この発明によれば、液晶パネル上にジ
ャグのほとんどないラインを表示することができるとと
もに、カラー液晶パネル上にラインを表示するためのも
のにおいてはラインが指定された色に表示される。

また、ライン型式コードにより画素列または画素行を４
画素構成と３画素構成のいずれかに指定できる構成にす
るときは、表示されるラインの幅を必要に応じて選択す
ることができる。

さらに、演算部における副表示点または行表示点のｘＹ
座標の計算と、アドレスカウンタからのアドレスの発生
、輝度テーブルメモリからの輝度データの読み出し、お
よびビデオＲＡＭへの輝度データの書き込みとが、並行
して行われる構成にするききは、液晶パネル上にライン
を高速で表示することができる。

【図面の簡単な説明】

第１図はこの発明の液晶パネル用ベクタージ工不レーク
の一例を用いたライン表示システムの一例を示す系統図
、第２図は液晶パネルの画素構成の一例を示す図、第３
図は表示しようとするラインの表現方法の一例を示す図
、第４図はコマンドの一例を示す図、第５図は表示しよ
うとするラインの角度と傾きとの関係の一例と傾きと４
画素構成の場合の画素列または画素行との関係の一例を
示す図、第６図は液晶パネル上における画素中心線と演
算ラインとの関係の一例を示す図、第７図および第８図
は演算部における計算の態様の一例を示す図、第９図は
演算ラインが設定される理由を説明するための図、第１
０図および第１１図は４画素構成の画素列が指定される
場合におけるアドレスカウンタの動作と画素列の構成を
示す図、第１２図および第１３図は４画素構成の画素行
が指定される場合におけるアドレスカウンタの動作と画
素行の構成を示す図、第１４図は４画素構成の画素列お
よび画素行に対する輝度テーブルの一例を示す図、第１
５図および第１６図はそれをモデル化して示す図、第１
７図は並行処理の様子を示す図、第１８図は４画素構成
の画素列によりラインが赤で表示される場合の表示態様
をモデル化して示す図、第１９図は４画素構成の画素行
によりラインがシアンで表示される場合の表示態様をモ
デル化して示す図、第２０図、第２１図および第２２図
はそれぞれ４画素構成の画素列および画素行に対する特
殊な場合の輝度テーブルをモデル化して示す図、第２３
図および第２４図は３画素構成の画素列が指定される場
合におけるアドレスカウンタの動作と画素列の構成を示
す図、第２５図は３画素構成の画素行を示す図、第２６
図は３画素構成の画素列および画素行に対する輝度テー
ブルの一例をモデル化して示す図、第２７図、第２８図
および第２９図は従来のベクタージェ不レークを説明す
るための図である。

Claims (5)

【特許請求の範囲】
1. （１）ＸＹドットマトリックス構成の液晶パネル上にラ
   インを表示すべきことを指示する、そのラインについて
   の変数を含むコマンドを蓄えるバッファメモリと、 上記変数により、上記ラインの上記液晶パネルのＸ軸に
   対する傾きが所定以下のときには、上記ラインと上記液
   晶パネルのＸ軸方向における画素中心線との交点である
   列表示点のＸＹ座標を計算し、上記傾きが所定以上のと
   きには、上記ラインと上記液晶パネルのＹ軸方向におけ
   る画素中心線との交点である行表示点のＸＹ座標を計算
   する演算部と、 この演算部の出力により、上記傾きが所定以下のときに
   は、中心のＹ座標が上記列表示点のＹ座標に対して小さ
   い方向で最も近い第１主画素および中心のＹ座標が上記
   列表示点のＹ座標に対して大きい方向で最も近い第２主
   画素と、あるいは中心のＹ座標が上記列表示点のＹ座標
   に対して最も近い１個の主画素と、上記第１主画素およ
   び上記第２主画素あるいは上記１個の主画素に対して上
   記Ｙ軸方向の両側に隣接する第１補助画素および第２補
   助画素とからなる、４画素構成あるいは３画素構成の画
   素列を指示するアドレスを発生し、上記傾きが所定以上
   のときには、中心のＸ座標が上記行表示点のＸ座標に対
   して小さい方向で最も近い第１主画素および中心のＸ座
   標が上記行表示点のＸ座標に対して大きい方向で最も近
   い第２主画素と、あるいは中心のＸ座標が上記行表示点
   のＸ座標に対して最も近い１個の主画素と、上記第１主
   画素および上記第２主画素あるいは上記１個の主画素に
   対して上記Ｘ軸方向の両側に隣接する第１補助画素およ
   び第２補助画素とからなる、４画素構成あるいは３画素
   構成の画素行を指示するアドレスを発生するアドレスカ
   ウンタと、 上記画素列および上記画素行の上記第１主画素および上
   記第２主画素あるいは上記１個の主画素に対する相対輝
   度を示す輝度データと、上記第１補助画素および上記第
   ２補助画素に対する、上記列表示点のＹ座標と上記第１
   主画素あるいは上記１個の主画素の中心のＹ座標との差
   または上記行表示点のＸ座標と上記第１主画素あるいは
   上記１個の主画素の中心のＸ座標との差に応じて量子化
   された相対輝度を示す輝度データとが輝度テーブルとし
   て格納されて、上記アドレスカウンタからの上記画素列
   または上記画素行を指示するアドレスの発生とともに、
   その画素列または画素行に対する輝度データが読み出さ
   れる輝度テーブルメモリと、 この輝度テーブルメモリから読み出された輝度データを
   ビデオＲＡＭに書き込む制御部と、を備える液晶パネル
   用ベクタージェネレータ。
2. （２）上記液晶パネルが三原色の画素につきダイアゴナ
   ル構成のカラー液晶パネルで、 上記コマンドが三原色のカラーレベルを制御するカラー
   コードを含み、 上記輝度テーブルメモリから読み出された輝度データに
   対して、その輝度データが対する画素の色と同じ色につ
   いてのカラーコードが乗算されて、その乗算結果の輝度
   データが上記ビデオＲＡＭに書き込まれる、 請求項１に記載の液晶パネル用ベクタージェネレータ。
3. （３）上記液晶パネルが三原色の画素につきダイアゴナ
   ル構成のカラー液晶パネルで、 上記コマンドが上記ラインの色を指定するカラーコード
   を含み、 上記輝度テーブルメモリから読み出された輝度データの
   うちの上記カラーコードにより指定された色に含まれる
   色の画素に対するもののみが上記ビデオＲＡＭに書き込
   まれる、 請求項１に記載の液晶パネル用ベクタージェネレータ。
4. （４）上記コマンドが上記画素列または上記画素行の構
   成を指定するライン型式コードを含み、上記アドレスカ
   ウンタが上記ライン型式コードにより指定された構成の
   画素列または画素行を指示するアドレスを発生し、 上記輝度テーブルメモリに上記４画素構成の画素列およ
   び画素行に対する輝度テーブルと上記３画素構成の画素
   列および画素行に対する輝度テーブルが格納されて、そ
   の輝度テーブルメモリから上記ライン型式コードにより
   指定された構成の画素列または画素行に対する輝度デー
   タが読み出される、 請求項１、２または３に記載の液晶パネル用ベクタージ
   ェネレータ。
5. （５）上記演算部における上記列表示点または上記行表
   示点のＸＹ座標の計算と、上記アドレスカウンタからの
   アドレスの発生、上記輝度テーブルメモリからの輝度デ
   ータの読み出し、および上記ビデオＲＡＭへの輝度デー
   タの書き込みとが、並行して行われる、 請求項１、２、３または４に記載の液晶パネル用ベクタ
   ージェネレータ。