JPS60167448A - 集積回路の金属配線方法 - Google Patents
集積回路の金属配線方法Info
- Publication number
- JPS60167448A JPS60167448A JP59242181A JP24218184A JPS60167448A JP S60167448 A JPS60167448 A JP S60167448A JP 59242181 A JP59242181 A JP 59242181A JP 24218184 A JP24218184 A JP 24218184A JP S60167448 A JPS60167448 A JP S60167448A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- thickness
- metal wiring
- lower layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体微細加工において金属配線を形成する
方法に関する。特に、「リフトオフ」工程に関する。
方法に関する。特に、「リフトオフ」工程に関する。
半導体微細加工では、集積回路基板上に金属配線を施す
ために、基板上に形成されたホトレジストのマスクの上
に金属を膜付けし、この後に適当な溶剤に浸してホトレ
ジストを取り除き、これによりホトレジスト上の必要の
ない金属を除去（リフトオフ）する。これより基板上に
は金属配線が残される。このような工程を［リフトオフ
工程と呼ぶ。リフトオフ工程により得られる金属配線の
線幅は、ホトリソグラフィにより決定されるので、エツ
チングによる金属配線バクーンニングに比較して線幅を
微細に制御できる。一層または二層のホトレジストの上
に従来のスパッタリングや蒸着により金属を膜付けし、
これをリフトオフする方法が、例えば、 ［八 Ｓｉｍｐｌｅ Ｍｅｔａｌ Ｌｉｆｔ−０ｆｆ
Ｐｒｏｃｅｓｓ Ｊ 、Ｔｏｍ Ｂａｔｃｈｅｌｄｅｒ
。
ために、基板上に形成されたホトレジストのマスクの上
に金属を膜付けし、この後に適当な溶剤に浸してホトレ
ジストを取り除き、これによりホトレジスト上の必要の
ない金属を除去（リフトオフ）する。これより基板上に
は金属配線が残される。このような工程を［リフトオフ
工程と呼ぶ。リフトオフ工程により得られる金属配線の
線幅は、ホトリソグラフィにより決定されるので、エツ
チングによる金属配線バクーンニングに比較して線幅を
微細に制御できる。一層または二層のホトレジストの上
に従来のスパッタリングや蒸着により金属を膜付けし、
これをリフトオフする方法が、例えば、 ［八 Ｓｉｍｐｌｅ Ｍｅｔａｌ Ｌｉｆｔ−０ｆｆ
Ｐｒｏｃｅｓｓ Ｊ 、Ｔｏｍ Ｂａｔｃｈｅｌｄｅｒ
。
５ｏｌｉｄ ５ｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ＋Ｆｅ
ｂｒｕａｒｙ １９８２．ｐｐ ］］ｌ−１１４や、 ｒＬｉｆｔ−Ｏｆ（Ｔｅｃｈｎｉｑｕｅｓ ｆｏｒ Ｆ
ｉｎｅ ｌ、ｉｎｅ ＭｅｔａｌＰａｔｔｅｒｎｉｎｇ
Ｊ Ｘ Ｊ、Ｍ、Ｐｒａｒｙ ａｎｄ Ｐ、５ｅｅｓｅ。
ｂｒｕａｒｙ １９８２．ｐｐ ］］ｌ−１１４や、 ｒＬｉｆｔ−Ｏｆ（Ｔｅｃｈｎｉｑｕｅｓ ｆｏｒ Ｆ
ｉｎｅ ｌ、ｉｎｅ ＭｅｔａｌＰａｔｔｅｒｎｉｎｇ
Ｊ Ｘ Ｊ、Ｍ、Ｐｒａｒｙ ａｎｄ Ｐ、５ｅｅｓｅ。
Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ Ｉｎｔｅｒｎａｔｉｏｎ
ａｌ。
ａｌ。
Ｄｅｃｅｍｂｅｒ １９８１．ｐｐ ７２−８８に報告
されている。
されている。
基板上に金属配線を施す場合に、「ステップカバリッジ
」が重要な問題となる。集積回路を製造するときには、
通常は、下地の集積回路の形状に影響した段差や「うね
」状の隆起の−Ｌに金属配線を施す必要がある。「ステ
ップカバリッジ］とは、下地の形状に沿った連続的な金
属配線を可能にするものであり、下地の段差や隆起の側
面に金属が薄く膜付けされることを意味する。しかし、
十分なステソプ力ハリソジを得ることは、リフトオフの
目的と矛盾する欠点があった。なぜなら、リフトオフ工
程では、マスクで覆われた部分に膜付けされた金属を除
去（リフトオフ）するが、もしステソブカハリッジが大
きいときには、基板上に膜付けされた金属とマスク上の
金属とを完全に分離できず、リフトオフが不完全になる
欠点があった。
」が重要な問題となる。集積回路を製造するときには、
通常は、下地の集積回路の形状に影響した段差や「うね
」状の隆起の−Ｌに金属配線を施す必要がある。「ステ
ップカバリッジ］とは、下地の形状に沿った連続的な金
属配線を可能にするものであり、下地の段差や隆起の側
面に金属が薄く膜付けされることを意味する。しかし、
十分なステソプ力ハリソジを得ることは、リフトオフの
目的と矛盾する欠点があった。なぜなら、リフトオフ工
程では、マスクで覆われた部分に膜付けされた金属を除
去（リフトオフ）するが、もしステソブカハリッジが大
きいときには、基板上に膜付けされた金属とマスク上の
金属とを完全に分離できず、リフトオフが不完全になる
欠点があった。
良好なステップカバリッジを得るために、スパッタリン
グ工程の間に基板に静電的な電位を印加するバイアスス
パッタリングが有効である。しかも、半導体製造工程に
おいて、バイアススパッタリングはエソチング工程と連
続的に接続できる。
グ工程の間に基板に静電的な電位を印加するバイアスス
パッタリングが有効である。しかも、半導体製造工程に
おいて、バイアススパッタリングはエソチング工程と連
続的に接続できる。
しかし、上述の理由により、リフトオフ工程に用いるこ
とができない欠点があった。
とができない欠点があった。
本発明は、以上の欠点を解決し、十分なステップカバリ
ッジを得ながらリフトオフ工程を実施できるような、金
属配線の方法を捉供することを目的とする。
ッジを得ながらリフトオフ工程を実施できるような、金
属配線の方法を捉供することを目的とする。
本発明の集積回路の金属配線方法は、集積回路の基板上
に二層構造で上の層が下の層の端部から基板表面に平行
に張り出した形状のマスクを形成し、これらの基板およ
びマスクの上に金属の膜付けを行い、上記マスクを取り
除くことによりその上に膜イ１けされた金属を取り除い
て、上記マスクに覆われていない部分の金属配線パター
ンを上記基板上に残す集積回路の金属配線方法において
、金属の膜付けはバイアススパッタリングにより行い、
下の層の厚さは金属の膜付けの厚さの少なくとも１．５
倍であり、上の層は下の層の端部から基板表面に平行に
０．１μｍ以上張り出していることを特徴とする。
に二層構造で上の層が下の層の端部から基板表面に平行
に張り出した形状のマスクを形成し、これらの基板およ
びマスクの上に金属の膜付けを行い、上記マスクを取り
除くことによりその上に膜イ１けされた金属を取り除い
て、上記マスクに覆われていない部分の金属配線パター
ンを上記基板上に残す集積回路の金属配線方法において
、金属の膜付けはバイアススパッタリングにより行い、
下の層の厚さは金属の膜付けの厚さの少なくとも１．５
倍であり、上の層は下の層の端部から基板表面に平行に
０．１μｍ以上張り出していることを特徴とする。
下の層の厚さは、膜付けされる金属の厚さの２倍程度の
厚さであることが望ましく、例えば１．７または１．８
倍 ないし２．２または２．３倍の範囲が望ましい。上
の層が下の層の端部から張り出す長さは、０．５μｍ程
度が望ましく、例えば、０．３または０．４ないし０．
６または０．７μｍが望ましい。
厚さであることが望ましく、例えば１．７または１．８
倍 ないし２．２または２．３倍の範囲が望ましい。上
の層が下の層の端部から張り出す長さは、０．５μｍ程
度が望ましく、例えば、０．３または０．４ないし０．
６または０．７μｍが望ましい。
「張り出し］は、従来の多層レジストを用いたリフトオ
フ工程で用いられるより大きいので、上の層の安定性に
注意する必要がある。また、「張り出し」は、金属膜に
よる他の部分との連結が生しないようにし、スパッタリ
ング工程中に破壊されない程度の大きさとする。
フ工程で用いられるより大きいので、上の層の安定性に
注意する必要がある。また、「張り出し」は、金属膜に
よる他の部分との連結が生しないようにし、スパッタリ
ング工程中に破壊されない程度の大きさとする。
」二の層の１張り出し」が陥没し、リフトオフが不十分
になることを防くために、下の層の線幅は、「張り出し
」の長さの２倍以上であることが望ましい。
になることを防くために、下の層の線幅は、「張り出し
」の長さの２倍以上であることが望ましい。
金属配線間の最小距離は、最小の１張り出し」長さの４
倍が望ましい。したがって、例えば０．３岬ないし０．
７μｍの範囲の「張り出し」に対して、下の層の線幅の
最小の範囲は、０．６ｐｍないし１．４μｍであること
が望ましく、したがって金属配線の最小の間隔は１．２
／Ｉｍないし２．８μｍが望ましい。
倍が望ましい。したがって、例えば０．３岬ないし０．
７μｍの範囲の「張り出し」に対して、下の層の線幅の
最小の範囲は、０．６ｐｍないし１．４μｍであること
が望ましく、したがって金属配線の最小の間隔は１．２
／Ｉｍないし２．８μｍが望ましい。
下の層の厚さを膜付けされる金属の厚さより十分に厚く
し、上の層の張り出しを大きくとることにより、バイア
ススパッタリングで金属の膜付けを行っても、十分にマ
スク上の金属を除去（リフトオフ）することができる。
し、上の層の張り出しを大きくとることにより、バイア
ススパッタリングで金属の膜付けを行っても、十分にマ
スク上の金属を除去（リフトオフ）することができる。
バイアススパッタリングにより、マスクで覆われていな
い基板上では良好なステソプカハリソジが得られ、良好
な金属配線となる。
い基板上では良好なステソプカハリソジが得られ、良好
な金属配線となる。
直径３インチのシリコン基板に、スピンコーティングに
より、ポリメチルメタクリレ−１−（ＰＭＭＡ）のホト
レジスト層を、厚さ１／／Ｉ１１で塗布する。これを１
６０℃で３０分間ソフトベークする。この第一のホトレ
ジスト層の上に、さらに第二のホトレジスト層を１μｍ
の厚さで塗布する。この第二のホトレジスト層には、Ｎ
ｏｖｏｌａｃ樹脂をヘースにしたポジのホトレジスト材
料を用いる。このようなタイプの三種のホトレジストに
ついてテストし、最も適した一つを選択した。そのホト
レジストは、Ｒｕｎ を社製＋１ＰＲ２０４であった。
より、ポリメチルメタクリレ−１−（ＰＭＭＡ）のホト
レジスト層を、厚さ１／／Ｉ１１で塗布する。これを１
６０℃で３０分間ソフトベークする。この第一のホトレ
ジスト層の上に、さらに第二のホトレジスト層を１μｍ
の厚さで塗布する。この第二のホトレジスト層には、Ｎ
ｏｖｏｌａｃ樹脂をヘースにしたポジのホトレジスト材
料を用いる。このようなタイプの三種のホトレジストに
ついてテストし、最も適した一つを選択した。そのホト
レジストは、Ｒｕｎ を社製＋１ＰＲ２０４であった。
これを、９５℃で１０分間ソフトベークした。この第二
のホトレジストを、実際の半導体製造工程と同様のホト
リソグラフィで露光し、上の（第二の）ホトレジスト層
をＨｕｎｔ社製１１ＰＲ４０２を用いて現像した。これ
をさらに１２０℃で２０分間ハードベークし、２２．５
ｍ匈／ｃｍ２の紫外線ランプで２０分間紫外線を照射し
た。この工程では、すでに現像されている上の層が下の
層に対するマスクとなり、下の層には露光オーバーとな
り、現像時には下の層がアンダカソトされ、所望の張り
出しが形成される。これとともに、この紫外線の照射に
より上の層が安定化する。この層が安定であるほど、張
り出しの強度が増加する。紫外線を照射することにより
、ホトレジストの上の「外殻」だけが硬化し、これをヘ
ーキングすることにより、さらに安定化することができ
る。したがって、到達できる張り出しは、材料に依存す
るが厚さにはあまり依存しない。１２０℃で１０分間さ
らにハードベークした２ｋに、ＰＭＭＡをメチル・イソ
フ゛チル・ケトン（ＭＩＢＫ）で７５分間現像した。さ
らに、イソプロピル・アルコール ℃で２０分間のハードベークを行った。
のホトレジストを、実際の半導体製造工程と同様のホト
リソグラフィで露光し、上の（第二の）ホトレジスト層
をＨｕｎｔ社製１１ＰＲ４０２を用いて現像した。これ
をさらに１２０℃で２０分間ハードベークし、２２．５
ｍ匈／ｃｍ２の紫外線ランプで２０分間紫外線を照射し
た。この工程では、すでに現像されている上の層が下の
層に対するマスクとなり、下の層には露光オーバーとな
り、現像時には下の層がアンダカソトされ、所望の張り
出しが形成される。これとともに、この紫外線の照射に
より上の層が安定化する。この層が安定であるほど、張
り出しの強度が増加する。紫外線を照射することにより
、ホトレジストの上の「外殻」だけが硬化し、これをヘ
ーキングすることにより、さらに安定化することができ
る。したがって、到達できる張り出しは、材料に依存す
るが厚さにはあまり依存しない。１２０℃で１０分間さ
らにハードベークした２ｋに、ＰＭＭＡをメチル・イソ
フ゛チル・ケトン（ＭＩＢＫ）で７５分間現像した。さ
らに、イソプロピル・アルコール ℃で２０分間のハードベークを行った。
これにより得られたホトレジストの構造の断面図を図面
に示す。上と下のホトレジスト層Ｕ， Ｌの厚さは、そ
れぞれ、 ｔ ｕ ＝ １頗 ｔｌ −１μｍ であり、張り出しの長さは、 ｔｏ＝ｏ．ｓ μｍ であり、線幅Ｗは２μｍであった。
に示す。上と下のホトレジスト層Ｕ， Ｌの厚さは、そ
れぞれ、 ｔ ｕ ＝ １頗 ｔｌ −１μｍ であり、張り出しの長さは、 ｔｏ＝ｏ．ｓ μｍ であり、線幅Ｗは２μｍであった。
この上に金属（２％のシリコンおよび４％の銅を含むア
ルミニウム）を、バイアススパッタリング（ＣＶＣ Ａ
ＳＴ−６０１ マグネトロンスパッタ装置で、１３０ν
の電圧を印加して）により厚さｔｌが０．５μｍ（すな
わち、下のホトレジストの厚さが金属の厚さの２倍）と
なるように膜付けした。膜付けされた金属の一般的な形
状は、図面の破線で示す。ボトレジスト層および張り出
した金属は、硝酸溶剤の蒸気中で取り除いた。
ルミニウム）を、バイアススパッタリング（ＣＶＣ Ａ
ＳＴ−６０１ マグネトロンスパッタ装置で、１３０ν
の電圧を印加して）により厚さｔｌが０．５μｍ（すな
わち、下のホトレジストの厚さが金属の厚さの２倍）と
なるように膜付けした。膜付けされた金属の一般的な形
状は、図面の破線で示す。ボトレジスト層および張り出
した金属は、硝酸溶剤の蒸気中で取り除いた。
最終的な生成物を電子顕微鏡で観測したところ、十分な
りフトオフと良好なステソプカハリソジが得られた。
りフトオフと良好なステソプカハリソジが得られた。
以上説明したように、本発明の集積回路の金属配線方法
により、ホトレジストでマスクされた部分の金属をリフ
トオフし、しがもマスクされていない部分に膜付けされ
た金属のステンプヵハリソジを良好に保つことが可能と
なる。したがって、０ 簡単な製造工程で集積回路に良好な金属配線を施すこと
が可能となり、集積回路の製造に大きな効果がある。
により、ホトレジストでマスクされた部分の金属をリフ
トオフし、しがもマスクされていない部分に膜付けされ
た金属のステンプヵハリソジを良好に保つことが可能と
なる。したがって、０ 簡単な製造工程で集積回路に良好な金属配線を施すこと
が可能となり、集積回路の製造に大きな効果がある。
図は基板およびマスクの断面図。
Ｓ・・・基板、Ｌ・・・下の層、Ｕ・・何二の層。
特許出願人代理人
弁理士井出直孝
１
手続補正書〔方式〕
昭和６０年３月２０日
特許庁長官 志 賀 学 殿
１、事件の表示
昭和５９年特許願第２４２１８１号
２、発明の名称 集積回路の金属配線方法代表者 フラ
ンシス・ニドワード・レンゲ４、代理人 〒１７７ ｇ
１０３−９２８−５６７３５、補正命令の日付 昭和６
０年２月６日６、補正により増加する発明の数 な し
７、補正の対象 明細書の「発明の詳細な説明」の欄 ８、補正の内容 （１）明細書第３頁１９行目ないし第４頁２行目「 ［
八 Ｓｉｍｐｌｅ Ｍｅｔａｌ Ｌｉｆｔ−０ｆｆ Ｐ
ｒｏｃｅｓｓ Ｊ 、Ｔｏｍ Ｂａｔｃｈｅｌｄｅｒ
。 ５ｏｌｉｄ ５ｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ。 Ｆｅｂｒｕａｒｙ １９８２．ｐｐ １１１−１１４
Ｊ Ｊを、［１〜ム・バチエルグ（Ｔｏｍ Ｂａｔｃｈ
ｅｌｄｅｒ）が［ソリッド・ステート・テクノロジ（Ｓ
ｏｌｉｄ ５ｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ） Ｊ１
９８２年２月号第２月号頁ないし第１１４頁に発表した
［簡単な金属リフトオフ工程（八Ｓｉｍｐｌｅ Ｍｅｔ
ａｌ Ｌｉｆｔ−０ｆｆＰｒｏｃ、ｅｓｓ） Ｊ Ｊと
補正する。 （２）第４頁４行目ないし８行目 ｒ ｒＬｉｆｔ−Ｏｆｆ Ｔｅｃｈｎｉｑｕｅｓ ｆｏ
ｒ Ｆｉｎｅ Ｌｉｎｅ ＭｅｔａｌＰａｔｔｅｒｎｉ
ｎｇ Ｊ、 Ｊ、Ｍ、Ｆｒａｒｙ ａｎｄ Ｐ、５ｅｅｓｅ。 Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ Ｉｎｔｅｒｎａｔｉｏｎ
ａｌ。 Ｄｅｃｅｍｂｅｒ １９８Ｌｐｐ ７２−８８ Ｊを、
「フラリ（Ｊ、Ｍ、Ｐｒａｒｙ）およびシーズ（Ｐ、５
ｅｅｓｅ）が「セミコンダクタ・インターナショナル（
ＳｅｍｉｃｏｎｄｕｃｔｏｒＩｎｔｅｒｎａｔｉｏｎａ
ｌ） １８８１年１２月号第７２頁ないし第８８頁に発
表した［微細配線金属パターンニングのためのリフトオ
フ技術（Ｌｉｆｔ−Ｏｆｆ Ｔｅｃｈｎｉｑｕｅｓ ｆ
ｏｒ Ｆｉｎｅ ＬｉｎｅＭｅｔａｌ Ｐａｔｔｅｒｎ
ｉｎｇ ） Ｊ Ｊと補正する。
ンシス・ニドワード・レンゲ４、代理人 〒１７７ ｇ
１０３−９２８−５６７３５、補正命令の日付 昭和６
０年２月６日６、補正により増加する発明の数 な し
７、補正の対象 明細書の「発明の詳細な説明」の欄 ８、補正の内容 （１）明細書第３頁１９行目ないし第４頁２行目「 ［
八 Ｓｉｍｐｌｅ Ｍｅｔａｌ Ｌｉｆｔ−０ｆｆ Ｐ
ｒｏｃｅｓｓ Ｊ 、Ｔｏｍ Ｂａｔｃｈｅｌｄｅｒ
。 ５ｏｌｉｄ ５ｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ。 Ｆｅｂｒｕａｒｙ １９８２．ｐｐ １１１−１１４
Ｊ Ｊを、［１〜ム・バチエルグ（Ｔｏｍ Ｂａｔｃｈ
ｅｌｄｅｒ）が［ソリッド・ステート・テクノロジ（Ｓ
ｏｌｉｄ ５ｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ） Ｊ１
９８２年２月号第２月号頁ないし第１１４頁に発表した
［簡単な金属リフトオフ工程（八Ｓｉｍｐｌｅ Ｍｅｔ
ａｌ Ｌｉｆｔ−０ｆｆＰｒｏｃ、ｅｓｓ） Ｊ Ｊと
補正する。 （２）第４頁４行目ないし８行目 ｒ ｒＬｉｆｔ−Ｏｆｆ Ｔｅｃｈｎｉｑｕｅｓ ｆｏ
ｒ Ｆｉｎｅ Ｌｉｎｅ ＭｅｔａｌＰａｔｔｅｒｎｉ
ｎｇ Ｊ、 Ｊ、Ｍ、Ｆｒａｒｙ ａｎｄ Ｐ、５ｅｅｓｅ。 Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ Ｉｎｔｅｒｎａｔｉｏｎ
ａｌ。 Ｄｅｃｅｍｂｅｒ １９８Ｌｐｐ ７２−８８ Ｊを、
「フラリ（Ｊ、Ｍ、Ｐｒａｒｙ）およびシーズ（Ｐ、５
ｅｅｓｅ）が「セミコンダクタ・インターナショナル（
ＳｅｍｉｃｏｎｄｕｃｔｏｒＩｎｔｅｒｎａｔｉｏｎａ
ｌ） １８８１年１２月号第７２頁ないし第８８頁に発
表した［微細配線金属パターンニングのためのリフトオ
フ技術（Ｌｉｆｔ−Ｏｆｆ Ｔｅｃｈｎｉｑｕｅｓ ｆ
ｏｒ Ｆｉｎｅ ＬｉｎｅＭｅｔａｌ Ｐａｔｔｅｒｎ
ｉｎｇ ） Ｊ Ｊと補正する。
Claims (1)
- 【特許請求の範囲】 （１）集積回路の基板上に、二層構造で一１ｍの層が下
の層の端部から基板表面に平行に張り出した形状のマス
クを形成し、 これらの基板およびマスクの上に金属の膜付けを行い、 上記マスクを取り除くことによりその上に膜付けされた
金属を取り除いて、上記マスクに覆われていない部分の
金属配線パターンを上記基板上に残す 集積回路の金属配線方法において、 金属の膜付けは、ハイアススパソタリングにより行い、 上記下の層の厚さは、金属の膜付けの厚さの少なくとも
１．５倍であり、 上記」二の層は、上記下の層の端部から基板表面に平行
に０．１μｍ以上張り出していることを特徴とする集積
回路の金属配線方法（２）下の層の厚さは、金属の膜付
けの厚さの１．７ないし２．３倍の範囲である特許請求
の範囲第（］）項に記載の集積回路の金属配線方法。 （３）下の層の厚さは、金属の膜イ」番ノの厚さの１．
８ないし２．２倍の範囲である特許請求の範囲第（１）
項に記載の集積回路の金属配線方法。 （４） ｌの層が下の層の端部から張り出した長さは０
．３ないし０．７μｍの範囲である特許請求の範囲第（
１）項ないし第（３）項のいずれかに記載の集積回路の
金属配線方法。 （５）下の層の線幅は、上の層がこの下の層の端部から
張り出した長さの２倍より大きい特許請求の範囲第ｆｉ
１項ないし第（４）項のいずれかに記載の集積回路の金
属配線方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8331158 | 1983-11-22 | ||
| GB838331158A GB8331158D0 (en) | 1983-11-22 | 1983-11-22 | Metal/semiconductor deposition |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60167448A true JPS60167448A (ja) | 1985-08-30 |
Family
ID=10552173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59242181A Pending JPS60167448A (ja) | 1983-11-22 | 1984-11-16 | 集積回路の金属配線方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4568411A (ja) |
| EP (1) | EP0145272B1 (ja) |
| JP (1) | JPS60167448A (ja) |
| AT (1) | ATE31843T1 (ja) |
| CA (1) | CA1219835A (ja) |
| DE (1) | DE3468584D1 (ja) |
| GB (1) | GB8331158D0 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4712291A (en) * | 1985-06-06 | 1987-12-15 | The United States Of America As Represented By The Secretary Of The Air Force | Process of fabricating TiW/Si self-aligned gate for GaAs MESFETs |
| US4670297A (en) * | 1985-06-21 | 1987-06-02 | Raytheon Company | Evaporated thick metal and airbridge interconnects and method of manufacture |
| US4699811A (en) * | 1986-09-16 | 1987-10-13 | Macdermid, Incorporated | Chromium mask for electroless nickel or copper plating |
| US5132248A (en) * | 1988-05-31 | 1992-07-21 | The United States Of America As Represented By The United States Department Of Energy | Direct write with microelectronic circuit fabrication |
| US4853080A (en) * | 1988-12-14 | 1989-08-01 | Hewlett-Packard | Lift-off process for patterning shields in thin magnetic recording heads |
| HU221294B1 (en) * | 1989-07-07 | 2002-09-28 | Novartis Ag | Process for producing retarde compositions containing the active ingredient in a polymeric carrier |
| JPH06215329A (ja) * | 1992-11-18 | 1994-08-05 | Mitsumi Electric Co Ltd | 微細導電パターンの形成方法 |
| US5770350A (en) * | 1993-11-09 | 1998-06-23 | Lg Semicon Co. Ltd. | Method for forming pattern using multilayer resist |
| JP2000199968A (ja) * | 1999-01-06 | 2000-07-18 | Sony Corp | 多層レジスト構造およびこれを用いた３次元微細構造の作製方法 |
| US7892974B2 (en) * | 2000-04-11 | 2011-02-22 | Cree, Inc. | Method of forming vias in silicon carbide and resulting devices and circuits |
| US20070036890A1 (en) * | 2005-08-12 | 2007-02-15 | Feng Zhong | Method of making a fuel cell component using a mask |
| US11948848B2 (en) * | 2019-02-12 | 2024-04-02 | Intel Corporation | Subtractive etch resolution implementing a functional thin metal resist |
| CN110379707A (zh) * | 2019-08-21 | 2019-10-25 | 无锡英菲感知技术有限公司 | 一种金属图形化的剥离结构及其制作方法 |
| JP6875480B2 (ja) * | 2019-09-27 | 2021-05-26 | マクセルホールディングス株式会社 | 蒸着マスク及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5370764A (en) * | 1976-12-07 | 1978-06-23 | Fujitsu Ltd | Electrode formation method by lift off method |
| JPS56147449A (en) * | 1980-04-18 | 1981-11-16 | Fujitsu Ltd | Pattern forming method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1096042B (it) * | 1978-06-26 | 1985-08-17 | Cise Spa | Struttura di fotoresist particolarmente adatta per la deposizione fotolitografica di strisce metalliche parallele su un substrato di base e procedimento per la sua realizzazione |
| NL8004573A (nl) * | 1979-09-19 | 1981-03-23 | Gen Electric | Werkwijze voor het vervaardigen van samengestelde voorwerpen. |
| EP0031463B1 (en) * | 1979-12-26 | 1984-06-13 | International Business Machines Corporation | Process for depositing a pattern of material on a substrate and use of this process for forming a patterned mask structure on a semiconductor substrate |
| IT1226065B (it) * | 1987-10-29 | 1990-12-10 | Vittoria Spa Off | Carcassa orditale per pneumatici per cicli in genere ed in particolare per biciclette sportive e da corsa. |
-
1983
- 1983-11-22 GB GB838331158A patent/GB8331158D0/en active Pending
-
1984
- 1984-10-19 CA CA000465884A patent/CA1219835A/en not_active Expired
- 1984-11-08 DE DE8484307712T patent/DE3468584D1/de not_active Expired
- 1984-11-08 EP EP84307712A patent/EP0145272B1/en not_active Expired
- 1984-11-08 AT AT84307712T patent/ATE31843T1/de not_active IP Right Cessation
- 1984-11-16 US US06/672,233 patent/US4568411A/en not_active Expired - Lifetime
- 1984-11-16 JP JP59242181A patent/JPS60167448A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5370764A (en) * | 1976-12-07 | 1978-06-23 | Fujitsu Ltd | Electrode formation method by lift off method |
| JPS56147449A (en) * | 1980-04-18 | 1981-11-16 | Fujitsu Ltd | Pattern forming method |
Also Published As
| Publication number | Publication date |
|---|---|
| US4568411A (en) | 1986-02-04 |
| EP0145272A2 (en) | 1985-06-19 |
| GB8331158D0 (en) | 1983-12-29 |
| EP0145272A3 (en) | 1985-07-31 |
| ATE31843T1 (de) | 1988-01-15 |
| DE3468584D1 (en) | 1988-02-11 |
| CA1219835A (en) | 1987-03-31 |
| EP0145272B1 (en) | 1988-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60167448A (ja) | 集積回路の金属配線方法 | |
| JPS63132452A (ja) | パタ−ン形成方法 | |
| JPH0458167B2 (ja) | ||
| JPS5928990B2 (ja) | 半導体装置 | |
| JPS63288020A (ja) | 電極作成方法 | |
| JPH0572006B2 (ja) | ||
| TW201642316A (zh) | 保護圖案化介電金層塗層之雙塗覆及剝離方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JPS59232423A (ja) | パタ−ン形成方法 | |
| JPS5835538A (ja) | パタ−ンマスクの作製方法 | |
| JPH03108798A (ja) | 多層配線基板およびその製造方法 | |
| JPS6273744A (ja) | 金属配線パタ−ンの形成方法 | |
| JPH03263834A (ja) | 半導体装置の製造方法 | |
| JPH041492B2 (ja) | ||
| JPH0246738A (ja) | 微細電極の形成法 | |
| JPS58145133A (ja) | リフトオフパタ−ン形成方法 | |
| JPS5854631A (ja) | 半導体装置の製造方法 | |
| JPS6270594A (ja) | 選択メツキ法 | |
| JPS63287018A (ja) | 電極作成方法 | |
| JPS61224713A (ja) | 導体パタ−ンの形成方法 | |
| JPS60106132A (ja) | パタ−ン形成方法 | |
| JPH02137224A (ja) | 微細パターン形成方法 | |
| JPS61119062A (ja) | 金属配線パタ−ンの形成方法 | |
| JPS6285429A (ja) | Ｘ線マスクの製造方法 | |
| JPS5867048A (ja) | 半導体装置の製造方法 |