JPS63287018A - 電極作成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は各種ＩＣ（半導体集積回路）等の製造工程で使
用される電極作成方法に関し、更・に詳しくは集積度の
高いデバイスあるいは電極の線幅を狭くすることが要求
されるデバイス類の電極作成に特に好適なものである。

〔従来の技術〕

通常、ＩＣを製造する場合には、半導体基板に対して所
望の回路を形成し、所要の特性を得るため各種の処理が
なされる。その結果、基板１０の表面は第１図（ａ＞の
如き凹凸を有する。そして、この状態の基板１０上に電
極を作成するため、レジストが公知の回転塗布法等によ
り塗布されるのであるが、従来においては基板１０上が
平担である場合と同一の手法が用いられていた。

その第１の手法はレジストを単層のみ塗布するものであ
り、第２の手法は異種のレジストを多層に積層して塗布
するものである。

〔発明が解決しようとする問題点〕

しかしながら上記従来技術では、次のような問題点があ
った。まず、第１の手法では単層で塗布することから、
薄く塗布するときは基板上の凹凸がそのままレジスト表
面に凹凸となって現われることになる。その結果、この
凹凸によってフォトマスクを介しての露光の際に光が回
折を生じ、フォトマスク通りにレジストが除去できない
という問題点があった。また、基板上の凹凸の境界部で
はレジストの厚さが薄く、フォトマスク通りにレジスト
の除去を行えなかった。そこで、レジストを厚く塗布し
て平坦化することも考えられるが、このようにするとレ
ジストが厚くなり過ぎ、露光、現象条件が最適化できな
いという問題が新らたに生じる。一方、第２の手法によ
るとレジストが多層であるため、レジストの混合が生じ
る等のためレジストの特性に変化を生じたり、異種のレ
ジスト相互の密着性が悪かったりする。また、レジスト
毎に露光、現像条件が異なることから、全体として露光
、現像条件を最適化することが難しいという問題があっ
た。

従って、上記いずれの手法を用いても、微細な幅をもっ
た電極パターンを作成するために、除去するレジストパ
ターンの幅を設計通りにすることができず、電極パター
ンが微細になると、その幅に誤差を生じ、製品の歩留り
が悪いなどの問題点があった。

そこで本発明は、凹凸のある基板上に、露光、現象条件
が最適化し易いレジストを平担に塗布することができ、
従って、微細な幅の電極パターンを的確に作成すること
のできる電極作成方法を提供することを目的とする。

〔問題点を解決するための手段〕

本発明に係る電極作成方法は、凹凸ある基板上にレジス
トを塗布し、このレジストの溶剤の少なくとも一部を蒸
発させた後、このレジスト上に当該レジストと同一レジ
ストを塗布してレジスト層を構成する工程を含むことを
特徴とする。

（作用） 本発明に係る電極作成方法は、以上の通りに構成される
ので、一度目に基板上にレジストを塗布することで基板
の凹凸より少ない凹凸面が得られ、このとぎ溶剤の少な
くとも一部が蒸発される。これによって、あまり流動し
ないなだらかな凹凸面を有するレジストが、基板の表面
に被覆される。

更に、その上に同種レジストを塗布することで、下側の
レジストのなだらかな凹凸が上側の同種のレジストによ
り埋められ、これらが一体となって平担な表面を持った
比較的薄いレジスト層が形成されることになる。

〔実施例〕

以下、添付図面の第１図を参照して本発明の詳細な説明
する。なお、図面の説明において同一の要素には同一の
符号を付し、重複する説明を省略する。

第１図（ａ）ないし第１図（Ｃ）は本発明の一実施例の
工程を示す素子の縦断面図である。図示の通り、半導体
基板１０の表面には、凹凸が存在している（第１図（ａ
））。この凹凸においては、凸部の上端から凹部の下端
までの高ざｈが例えば１．５μｍあり、凹部の幅Ｗが５
〜２００μｍであるとする。この場合、単層でレジスト
を塗布したとき表面が平担となるためには、２．０μｍ
以上の厚さで塗布を行う必要のあるレジストを用いて説
明を行う。

まず、平担面に０．８μｍの厚さで塗布する場合と同一
の条件で、かかるレジスト１１を基板１０の凹凸ある表
面に塗布する（第１図（ｂ））。

この状態で温度３０’Ｃ〜５０℃で約２０分間べ一りし
くこのように、乾燥時より低い温度でベークすることを
、以下の説明では低温ベークというものとする。）、レ
ジスト１１の溶剤の一部を蒸発させる。この結果、レジ
スト１１の表面は流動性がほぼなくなり、基板１０の表
面の凹凸よりもなだらかに凹凸した表面となる。特に、
凹凸の高さが低くなり、凹凸の境界部において勾配がな
だらかとなることが判る。

平担面に０．５μｍの厚さで塗布する場合と同一の条件
で、次に、レジスト１１と同じレジスト１２をレジスト
１１上に塗布する（第１図（Ｃ））。このとき、レジス
ト１１の表面においては溶剤の一部が蒸発していること
から、レジスト１１とレジスト１２とが混じり合い、レ
ジスト１２の表面が基板１０上の凹凸を反映するように
はならない。すなわち、レジスト１１のなだらかな凹凸
による緩衝的な作用でレジスト１１の表面が平担となる
。

次に、温度７０℃〜８０’Ｃで約２０分ベークすると、
レジスト１１およびレジスト１２から成る表面平担なレ
ジスト層１３が形成される。このレジスト層１３におい
て、基板１０の凸部の上側のレジスト層１３の厚さは１
．４μｍであり、上述のように単層で２．０μｍ以上の
厚さで塗布する必要があったのに比して、約２／３の厚
さにすることができる。

このように本実施例では、基板１０の表面に凹凸がある
場合でも、レジスト種類が一種類でその表面が平担であ
るレジスト層１３を形成でき、しかもその厚さを従来よ
りかなり薄くできる。従って、レジストの表面が平担で
あることにより、フォトマスクを介しての露光時の光が
凹凸によって回折することがない。また、一種類のレジ
ストで膜厚が薄いことにより、露光、現象条件の最適化
を図りやすい。さらに、基板１０上の凹凸の境界部で特
にレジストの厚さが薄くなることもなく、フォトマスク
に従ってレジストの除去がなされ、従って設計通りの幅
をもった電極パターンを作成することが可能となる。

ちなみに、上記の数値に従ってレジスト層１３を形成し
、エツチングを行って電極パターンを作成すると、電極
が１μｍ以下の幅であっても誤差がほとんどない電極パ
ターンを金属の蒸着により作成することが可能となった
。このため、凹凸ある基板上に１μｍ以下の線幅をもっ
た電極パターンの配線を行う必要のあるＩＣの如く、集
積度の高いデバイスの電極作成に極めて有効である。

本発明は上記の実施例に限定されるものではなく、種々
の変形が可能である。

例えば、本実施例では低温ベークを行ったが、レジスト
の種類や周囲の温度条件等によっては、更に高温でのベ
ークを行ってもよい。また、一度目の塗布後に、自然乾
燥的にレジストの溶剤を蒸　　　′発させてもよい。更
に、本実施例の基板の凹凸の大きさやレジストの膜厚、
あるいはベークの時間などは一例に過ぎず、他の数値で
あってもよい。

また、本発明によって平担なレジスト層が形成された後
の電極パターンの形成法には、何ら限定はなく、金属蒸
着法、スパッタリング法、その他様々な手法を適用する
ことが可能である。

〔発明の効果〕

以上、詳細に説明した通り本発明では１、凹凸ある基板
上にレジストを塗布し、このレジストの溶剤の少なくと
も一部を蒸発させ、更にこのレジストと同一レジストを
塗布するようにしたので、一度目のレジストの塗布で基
板の凹凸が緩和され、二度目のレジスト塗布によりその
表面を平担にでき、従って微細な幅の電極パターンの的
確な作成が保証されるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係る電極作成法によるレジ
スト層の°形成工程を示す縦断面図である。 １０・・・基板、１１．１２・・・レジスト、１３・・
・レジスト層。 特許出願人　　住友電気工業株式会社 代理人弁理士　　　長谷用　　芳　　樹実施例の工程 第　　１　　図

Claims (1)

1. 【特許請求の範囲】 １、凹凸ある基板上にレジストを塗布し、このレジスト
   の溶剤の少なくとも一部を蒸発させた後、前記レジスト
   上に当該レジストと同一レジストを塗布してレジスト層
   を構成する工程を有する電極作成方法。 ２、前記溶剤の蒸発は、低温ベークにより行う特許請求
   の範囲第１項記載の電極作成方法。