JPS59138334A - 微細パタ−ンの形成方法 - Google Patents
微細パタ−ンの形成方法Info
- Publication number
- JPS59138334A JPS59138334A JP58011310A JP1131083A JPS59138334A JP S59138334 A JPS59138334 A JP S59138334A JP 58011310 A JP58011310 A JP 58011310A JP 1131083 A JP1131083 A JP 1131083A JP S59138334 A JPS59138334 A JP S59138334A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resist material
- film
- etching
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title description 4
- 239000010409 thin film Substances 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 18
- 230000000694 effects Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 abstract description 29
- 239000010408 film Substances 0.000 abstract description 21
- 239000004065 semiconductor Substances 0.000 abstract description 13
- 239000002184 metal Substances 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分腎）
この発明は、微細パターンの形成方法に係り特に半導体
基板等の表面に極微細な寸法の線幅を有する電子回路パ
ターンを形成することの出来る微細パターンの形成方法
に関する。
基板等の表面に極微細な寸法の線幅を有する電子回路パ
ターンを形成することの出来る微細パターンの形成方法
に関する。
（従来技術）
平滑な基板表面にパターンを形成するための従来の方法
を半導体基板を例として説明する。
を半導体基板を例として説明する。
第１図に示すように、半導体基板１の表面にレジスト材
を塗布し、適当なマスクを用いてマスク像をレジスト材
に転写してレジストパターン２を形成する。乙のレジス
トパターン２をもとにして蒸着や半導体基板１のエツチ
ング等の工程が施こされる。
を塗布し、適当なマスクを用いてマスク像をレジスト材
に転写してレジストパターン２を形成する。乙のレジス
トパターン２をもとにして蒸着や半導体基板１のエツチ
ング等の工程が施こされる。
乙のような従来の方法では、所望のたとえば】０）Ｊｍ
以下の微細線幅のレジストパターンを実現するために基
本的には該線幅と等しい線幅を有するマスクを必要とし
、かかる微細線幅を有するマスクを製造することは通常
の光学的な手法では非常に困難である。
以下の微細線幅のレジストパターンを実現するために基
本的には該線幅と等しい線幅を有するマスクを必要とし
、かかる微細線幅を有するマスクを製造することは通常
の光学的な手法では非常に困難である。
しかし近年超高周波、超高速の半導体装置、単一モード
半導体レーザ、光干渉縞等のパターン製造においては、
１０／ｕＩＩ＋以下の線幅を高精度に形成することが必
須になりつつある。
半導体レーザ、光干渉縞等のパターン製造においては、
１０／ｕＩＩ＋以下の線幅を高精度に形成することが必
須になりつつある。
（発明の目的）
この発明の目的は所望の線幅よりも大きい寸法を有する
マスクを使用して極微細寸法のレジストパターンを形成
する方法を提供するにある。
マスクを使用して極微細寸法のレジストパターンを形成
する方法を提供するにある。
（発明の概要）
乙の発明では上記目的を達成するために、第１の薄膜と
この第１の薄膜上にありレジスト材に対する露光に対し
て遮光作用を有する第２の薄膜とを基板上に形成し、前
記第２の薄膜をマスクとして下地の前記第１の薄膜を前
記第２の薄膜がオーバーハングするようにエツチングし
、ついてこのオーバーハング下を含む前記基板全面にポ
ジ形のレジスト材を塗布し、前記レジスト材全面に露光
した後に前記第１の薄膜と第２の薄膜および前記レジス
ト材とを除去することにより前記オーバーハング下のみ
に前記レジスト材が残存するようにしたものである。以
下この発明を実施例に基づいて詳細に説明する。
この第１の薄膜上にありレジスト材に対する露光に対し
て遮光作用を有する第２の薄膜とを基板上に形成し、前
記第２の薄膜をマスクとして下地の前記第１の薄膜を前
記第２の薄膜がオーバーハングするようにエツチングし
、ついてこのオーバーハング下を含む前記基板全面にポ
ジ形のレジスト材を塗布し、前記レジスト材全面に露光
した後に前記第１の薄膜と第２の薄膜および前記レジス
ト材とを除去することにより前記オーバーハング下のみ
に前記レジスト材が残存するようにしたものである。以
下この発明を実施例に基づいて詳細に説明する。
（実施例）
第２図（ａ）〜（ｆ）はこの発明による微細パターンの
形成方法の一実施例を工程別に断面図の形で示したもの
である。
形成方法の一実施例を工程別に断面図の形で示したもの
である。
なお以下の実施例の説明においては微細パターンが形成
される基板として半導体基板を用いているが、場合によ
り他の基板を用いる事が出来る。
される基板として半導体基板を用いているが、場合によ
り他の基板を用いる事が出来る。
まず第２図（ａ）に示すように、半導体基板１１の表面
に第１の薄膜として例えばシリコン酸化膜等の絶縁膜１
２を適当な方法例えばＣＶＤ法により形成する。乙の絶
縁膜１２の表面に第２の薄膜として例えばへｔ、Ｎｉ、
Ｃｒ等の金属薄膜１３を真空蒸着法などの方法で被着し
て形成する。この第２の薄膜は金属薄膜１３に限定され
るものではないが、後続のネトリソ工程におけるレジス
ト材に対する露光処理に対して遮光作用を有するもので
なくてはならない。
に第１の薄膜として例えばシリコン酸化膜等の絶縁膜１
２を適当な方法例えばＣＶＤ法により形成する。乙の絶
縁膜１２の表面に第２の薄膜として例えばへｔ、Ｎｉ、
Ｃｒ等の金属薄膜１３を真空蒸着法などの方法で被着し
て形成する。この第２の薄膜は金属薄膜１３に限定され
るものではないが、後続のネトリソ工程におけるレジス
ト材に対する露光処理に対して遮光作用を有するもので
なくてはならない。
次に第２図（ｂ）に示すように金属薄膜１３の表面にレ
ジスト材を塗布し、周知のホトリソ技術を用いて所望の
パターンを持つレジストマスク１４を形成する。この時
用いるレジスト材はネガ形でもポジ形でもいずれでも使
用することが出来る。
ジスト材を塗布し、周知のホトリソ技術を用いて所望の
パターンを持つレジストマスク１４を形成する。この時
用いるレジスト材はネガ形でもポジ形でもいずれでも使
用することが出来る。
このレジストマスク１４を用いて選択エツチングにより
金属薄膜１３をエツチング除去して、レジストマスク１
４と同形のパターンを形成する。この時用いられるエツ
チング液は、金属Ｒ膜１３下の絶縁膜１２をエツチング
することなく金属薄膜１３のみをエツチングするエツチ
ング液を選択する必要がある。例えば絶縁膜１２として
５ｉｎ２金属薄膜として月を用いた場合には燐酸系のエ
ツチング液を使用するのが好適である。
金属薄膜１３をエツチング除去して、レジストマスク１
４と同形のパターンを形成する。この時用いられるエツ
チング液は、金属Ｒ膜１３下の絶縁膜１２をエツチング
することなく金属薄膜１３のみをエツチングするエツチ
ング液を選択する必要がある。例えば絶縁膜１２として
５ｉｎ２金属薄膜として月を用いた場合には燐酸系のエ
ツチング液を使用するのが好適である。
ついで前記工程までに使用したレジストマスク１４を除
去した後、金Ｗ！Ｇｒ４膜１３をマスクとして絶縁膜１
２をエツチングする。この時のエツチング量は、金属薄
膜１３でおおわれていない部分の絶＃ｉ！膜１２をすべ
てエツチング除去した後さらに金属薄膜１３がオーバー
ハングするようになるまで行う。即ち、この工程におけ
る絶縁膜１２のエツチングが本発明による微細化を実現
するための最も重要な一要素となる。従がってエツチン
グ時間やエツチング液の温度等のエツチング条件を刷部
することにより、金属薄膜１３下へのサイドエ蝶 ッチ量を所望の微細寸法恰幅となるようにする。
去した後、金Ｗ！Ｇｒ４膜１３をマスクとして絶縁膜１
２をエツチングする。この時のエツチング量は、金属薄
膜１３でおおわれていない部分の絶＃ｉ！膜１２をすべ
てエツチング除去した後さらに金属薄膜１３がオーバー
ハングするようになるまで行う。即ち、この工程におけ
る絶縁膜１２のエツチングが本発明による微細化を実現
するための最も重要な一要素となる。従がってエツチン
グ時間やエツチング液の温度等のエツチング条件を刷部
することにより、金属薄膜１３下へのサイドエ蝶 ッチ量を所望の微細寸法恰幅となるようにする。
この時用いるエツチング液は絶縁膜１２に対しては制御
性良好なエツチング作用を有し、金属薄膜１３に対して
はエツチング作用を有しないか又はきわめてエツチング
速度が遅いため絶縁膜１２のエツチングに際して、金属
薄膜１３の形状が変化しないようなものを用いるのが良
＜、シかも半導体基板１１に対してもエツチング作用を
有しないエツチング液が好ましい。例えば絶縁膜１２と
して５Ｉ０２を使用する場合には希釈弗酸系のエツチン
グ液を使用することが出来る。
性良好なエツチング作用を有し、金属薄膜１３に対して
はエツチング作用を有しないか又はきわめてエツチング
速度が遅いため絶縁膜１２のエツチングに際して、金属
薄膜１３の形状が変化しないようなものを用いるのが良
＜、シかも半導体基板１１に対してもエツチング作用を
有しないエツチング液が好ましい。例えば絶縁膜１２と
して５Ｉ０２を使用する場合には希釈弗酸系のエツチン
グ液を使用することが出来る。
このようにして所望の量だけサイドエツチングして金属
薄膜１３をオーバーハングさせた後、第２図（ｅ）に示
すように半導体基板１１の全表面にポジ形のレジスト材
１５塗布する。この時前述したオーバーハングした金Ｍ
ｆ、ＲＭ’Ａ１３の下にもレジスト材１５がまわり込む
ように塗布しなくてはならない。このような塗布はレジ
スト材１５の塗布条件、すなわち粘度、半導体基板１ｚ
の回転数、塗布時間等を適当に制御することにより容易
に実現することが出来る。
薄膜１３をオーバーハングさせた後、第２図（ｅ）に示
すように半導体基板１１の全表面にポジ形のレジスト材
１５塗布する。この時前述したオーバーハングした金Ｍ
ｆ、ＲＭ’Ａ１３の下にもレジスト材１５がまわり込む
ように塗布しなくてはならない。このような塗布はレジ
スト材１５の塗布条件、すなわち粘度、半導体基板１ｚ
の回転数、塗布時間等を適当に制御することにより容易
に実現することが出来る。
この後ホトマスクを使用せずレジスト材１５の全面に露
光して現像を行うと、オー／＜ −ｔｚソング下レジス
ト材１６は金属薄Ｍ１３により遮光されているため露光
されないｔこめ現像後も除去されないでオーバーハング
下に残存する。このようにオーバーハング下にレジスト
材１６を残存させるためにポジ形のレジスト材１５を使
用する必要がある。最後に第２図（ｊ）に示すように、
金属薄膜１３み絶縁膜１２とを選択エツチングにより除
去すれば、所望の微細線幅のレジストパターンがレジス
ト材１６となって形成される。
光して現像を行うと、オー／＜ −ｔｚソング下レジス
ト材１６は金属薄Ｍ１３により遮光されているため露光
されないｔこめ現像後も除去されないでオーバーハング
下に残存する。このようにオーバーハング下にレジスト
材１６を残存させるためにポジ形のレジスト材１５を使
用する必要がある。最後に第２図（ｊ）に示すように、
金属薄膜１３み絶縁膜１２とを選択エツチングにより除
去すれば、所望の微細線幅のレジストパターンがレジス
ト材１６となって形成される。
なお上述した実施例では第１の薄膜として絶縁膜を、第
２の薄膜として金属薄膜を用いた場合について説明した
が、この組合せに限定されるものではなく他の組合せに
よっても実現出来る。たとえば第１、第２の１４Ｍとも
にエツチング特性の異なる異種の金属薄膜を用いろこと
によっても同様に実現出来る。
２の薄膜として金属薄膜を用いた場合について説明した
が、この組合せに限定されるものではなく他の組合せに
よっても実現出来る。たとえば第１、第２の１４Ｍとも
にエツチング特性の異なる異種の金属薄膜を用いろこと
によっても同様に実現出来る。
（発明の効果）
以上詳細に説明したように、乙の発明では第２の薄膜を
マスクとしてエツチングされる第１の薄膜のサイドエッ
チ量によってパターンの線幅が決定され゛るため、従来
のように微細線幅を持ったマスクを必要としない。また
微細線幅となって残存するレジスト材の厚さは近似的に
第１の薄膜のそれと等しくなるため、通常のレジスト塗
布露光描画法の場合に比較して薄くすることが出来る。
マスクとしてエツチングされる第１の薄膜のサイドエッ
チ量によってパターンの線幅が決定され゛るため、従来
のように微細線幅を持ったマスクを必要としない。また
微細線幅となって残存するレジスト材の厚さは近似的に
第１の薄膜のそれと等しくなるため、通常のレジスト塗
布露光描画法の場合に比較して薄くすることが出来る。
即ち通常の場合にはピンホールなどをさけるうえで約
５．０ＯＯＡ〜１０．０ＯＯＡの厚さのレジスト材の厚
さを必要とするが、乙の発明では第１のＲＩＩ！ｉ！の
厚さ、即ち ５．０ＯＯＡ以下で使用することが出来、
しかもピンホールが発生するおそれもきわめて少ない。
５．０ＯＯＡ〜１０．０ＯＯＡの厚さのレジスト材の厚
さを必要とするが、乙の発明では第１のＲＩＩ！ｉ！の
厚さ、即ち ５．０ＯＯＡ以下で使用することが出来、
しかもピンホールが発生するおそれもきわめて少ない。
このように薄いレジスト材を用いろ乙とが出来るので、
ホトリソ工程による露光現像による寸法形状の変形割合
を大幅に軽減す゛ることが出来る。
ホトリソ工程による露光現像による寸法形状の変形割合
を大幅に軽減す゛ることが出来る。
乙の発明による微細パターンの形成方法により基板表面
に０５μｍ以下の微細幅をもつレジストパターンを再現
性良く製造出来ることが発明者らの実験により確認され
ている。従ってこの発明は高密度集積回路の製造に採用
して好適である。
に０５μｍ以下の微細幅をもつレジストパターンを再現
性良く製造出来ることが発明者らの実験により確認され
ている。従ってこの発明は高密度集積回路の製造に採用
して好適である。
第１図は従来の形成方法による微細パターンの断面図、
第２図（ａ）〜第２図（ｆ）はこの発明による形成方法
の一実施例を工程別に示した断面図である。 １１・半導体基板（基板）、１２・・絶縁膜（第１の薄
膜）、１３・・・金属薄Ｍ（第２の薄膜）、１４・・レ
ジストマスク、１５・・・レジスト材、１６−・オーバ
ーハング下のレジスト材。 特許出願人 沖電気工業株式会社 第１図 手続補正書（自発） １．事件の表示 昭和５８年 特 許 願第 ０１１３’ｌＯ号２ 発
明の名称 微細パターンの形成方法 ６補正の内容 （１） 明細書中１特許請求の範囲」の欄を別紙のと
おシ補正する。 （２）同書第７頁第７行目に「露光されないため」とあ
るのを「露光されず」と補正する。 別紙 ２、特許請求の範囲 第１の薄膜とこの第１の薄膜上にあるレジスト材に対す
る露光に対して遮光作用を有する第２の薄膜とを基板上
に形成し、前記第２の薄膜をマスクとして下地の前記第
１の薄膜を前記第２の薄膜がオーバー・・ングするよう
にエツチングし、ついでこのオーバーハング下を含む前
記基板全面にポジ形のレノスト材を塗布し、前記レジス
ト材全面に露光した後に前記第１の薄膜と第２の薄膜お
よび前記レジスト材とを除去することにより前記オーバ
ーハング下のみに前記レジスト材が残存するようにした
事を特徴とする微細・ぞターンの形成方法。
第２図（ａ）〜第２図（ｆ）はこの発明による形成方法
の一実施例を工程別に示した断面図である。 １１・半導体基板（基板）、１２・・絶縁膜（第１の薄
膜）、１３・・・金属薄Ｍ（第２の薄膜）、１４・・レ
ジストマスク、１５・・・レジスト材、１６−・オーバ
ーハング下のレジスト材。 特許出願人 沖電気工業株式会社 第１図 手続補正書（自発） １．事件の表示 昭和５８年 特 許 願第 ０１１３’ｌＯ号２ 発
明の名称 微細パターンの形成方法 ６補正の内容 （１） 明細書中１特許請求の範囲」の欄を別紙のと
おシ補正する。 （２）同書第７頁第７行目に「露光されないため」とあ
るのを「露光されず」と補正する。 別紙 ２、特許請求の範囲 第１の薄膜とこの第１の薄膜上にあるレジスト材に対す
る露光に対して遮光作用を有する第２の薄膜とを基板上
に形成し、前記第２の薄膜をマスクとして下地の前記第
１の薄膜を前記第２の薄膜がオーバー・・ングするよう
にエツチングし、ついでこのオーバーハング下を含む前
記基板全面にポジ形のレノスト材を塗布し、前記レジス
ト材全面に露光した後に前記第１の薄膜と第２の薄膜お
よび前記レジスト材とを除去することにより前記オーバ
ーハング下のみに前記レジスト材が残存するようにした
事を特徴とする微細・ぞターンの形成方法。
Claims (1)
- 第１の薄膜とこの第１の薄膜上にありレジスト材に対す
る露光に対して遮光作用を有する第２の薄膜とを基板上
に形成し、前記第２の薄膜をマスクとして下地の前記第
１の薄膜を前記第２の薄膜が詞−バーハングするように
エツチングし、ついでこのイーバーハング下を含む前記
基板全面にポジ形のレジス１−材を塗布し、前記レジス
ト材全面に露光した後に前記第１の薄膜と第２の薄膜お
よび前記レジスト材とを除去することにより前記オーバ
ーハング下のみに前記レジスト材が残存するようにした
事を特徴とする微細パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58011310A JPS59138334A (ja) | 1983-01-28 | 1983-01-28 | 微細パタ−ンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58011310A JPS59138334A (ja) | 1983-01-28 | 1983-01-28 | 微細パタ−ンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59138334A true JPS59138334A (ja) | 1984-08-08 |
Family
ID=11774430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58011310A Pending JPS59138334A (ja) | 1983-01-28 | 1983-01-28 | 微細パタ−ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59138334A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007065624A (ja) * | 2005-08-29 | 2007-03-15 | Lg Phillips Lcd Co Ltd | 印刷版の製造方法 |
-
1983
- 1983-01-28 JP JP58011310A patent/JPS59138334A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007065624A (ja) * | 2005-08-29 | 2007-03-15 | Lg Phillips Lcd Co Ltd | 印刷版の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2757983B2 (ja) | 半導体素子の微細パターン形成方法 | |
| JPS5851412B2 (ja) | 半導体装置の微細加工方法 | |
| JP2723476B2 (ja) | 位相反転マスクの製造方法 | |
| JPH0466345B2 (ja) | ||
| JPS59138334A (ja) | 微細パタ−ンの形成方法 | |
| JP2022009498A (ja) | フォトマスク及びその製造方法 | |
| TWI240302B (en) | Method for increasing adhesion of rework photoresist on oxynitride film | |
| JPH0458167B2 (ja) | ||
| JPS60235426A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6227386B2 (ja) | ||
| JP2745988B2 (ja) | フォトマスクの製造方法 | |
| JP3173314B2 (ja) | 位相シフトマスクの製造方法 | |
| JP2908649B2 (ja) | 位相シフトマスクおよびその製造方法 | |
| JPS61181130A (ja) | パタ−ン形成方法 | |
| JP3354959B2 (ja) | フォトマスクの製造方法 | |
| KR960000185B1 (ko) | 자동 배치형 위상반전마스크 제조 방법 | |
| JP3167398B2 (ja) | 半導体装置の製造方法 | |
| KR100289664B1 (ko) | 노광 마스크의 제조방법 | |
| JPH03271738A (ja) | フォトマスクの製造方法 | |
| JPH01185632A (ja) | 転写用マスク、およびこの転写用マスクを使用した露光転写方法 | |
| KR960000184B1 (ko) | 자동 배치형 위상반전마스크 제조 방법 | |
| JPH08195378A (ja) | 位相反転マスク及びその製造方法 | |
| JPS60140347A (ja) | フオトマスク | |
| JPH01295420A (ja) | 半導体装置の製造方法 | |
| KR960000183B1 (ko) | 크롬막이 부가된 위상반전마스크 및 그 제조 방법 |