JPS60126920A - スイッチ用駆動回路 - Google Patents
スイッチ用駆動回路Info
- Publication number
- JPS60126920A JPS60126920A JP23539483A JP23539483A JPS60126920A JP S60126920 A JPS60126920 A JP S60126920A JP 23539483 A JP23539483 A JP 23539483A JP 23539483 A JP23539483 A JP 23539483A JP S60126920 A JPS60126920 A JP S60126920A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- transistor
- output impedance
- emitter follower
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明のう支ＤＩ’＋ｉ分！！ｆ〕
この発明は、例えばＮ相の制御信号によって複数の回路
の動作モードを制御する為のスイッチ用駆動回路に関す
る。
の動作モードを制御する為のスイッチ用駆動回路に関す
る。
従来１例えば８相の制御信号によって複数の回路の動作
モードを制御する場合、第１図に示すようなスイッチ用
駆動回路が用いられている。
モードを制御する場合、第１図に示すようなスイッチ用
駆動回路が用いられている。
図示のスイッチ用駆動回路は２相の制御信号（ＶＪ）
、（Ｖｒ）にょＯテ？！数の回路（Ａｌ ）、（Ａ２
）−（Ａ３）、・・・の動作モードを制御するように構
成されたものである。
、（Ｖｒ）にょＯテ？！数の回路（Ａｌ ）、（Ａ２
）−（Ａ３）、・・・の動作モードを制御するように構
成されたものである。
図に於いて、今、端子（ａ＋）Ｋ印加される制御信号Ｃ
Ｖｘ）ｉｉハイレベル（Ｈ）で、端子（Ａ２）Ｋ印加さ
れる制御信号（Ｉ）がロウレベルＣＬ）とすると、エミ
ッタホロワトランジスタ（Ｑｇｌ）が活性状態、エミッ
タホロワトランジスタ（Ｑ１０）がカットオン状態とな
る。これにょシ、端子（ｂｚ）から得られる出方１言号
（ｖｏンがハイレベル（Ｈ）、端子（ｂｚ）から得られ
る出方信号（０）がロウレベル（Ｌ）となシ、回路（Ａ
＋ ） 、（Ａｚ）。
Ｖｘ）ｉｉハイレベル（Ｈ）で、端子（Ａ２）Ｋ印加さ
れる制御信号（Ｉ）がロウレベルＣＬ）とすると、エミ
ッタホロワトランジスタ（Ｑｇｌ）が活性状態、エミッ
タホロワトランジスタ（Ｑ１０）がカットオン状態とな
る。これにょシ、端子（ｂｚ）から得られる出方１言号
（ｖｏンがハイレベル（Ｈ）、端子（ｂｚ）から得られ
る出方信号（０）がロウレベル（Ｌ）となシ、回路（Ａ
＋ ） 、（Ａｚ）。
（Ａ３）、・・・はそれぞれ第１の動作モードに設定さ
れる１、 逆ニ１ｉｔｌｌ ’ｌｆ’ｌｌ １Ｍ号（ｖｌ）がｏ
ウＶ −ｔ ル（Ｌ） 、 ’ｉｌｊ制御信号（Ｖ、
）がノ・イレペル（Ｈ）とすると、出力信号（ＶＯ）
ｌ （Ｖｏ）がそれぞれ／Ｓイレペル（Ｈ）、ロウレベ
ル（Ｌ）となるので、回路（ＡＩ）、（Ａ２）。
れる１、 逆ニ１ｉｔｌｌ ’ｌｆ’ｌｌ １Ｍ号（ｖｌ）がｏ
ウＶ −ｔ ル（Ｌ） 、 ’ｉｌｊ制御信号（Ｖ、
）がノ・イレペル（Ｈ）とすると、出力信号（ＶＯ）
ｌ （Ｖｏ）がそれぞれ／Ｓイレペル（Ｈ）、ロウレベ
ル（Ｌ）となるので、回路（ＡＩ）、（Ａ２）。
（Ａ３）、・・・はそれぞれ第２の動作モードに設定さ
れる。
れる。
〔貨景技１１ニアの問題点〕
しかしながら、上記構成の場合、次のような問題があっ
た。
た。
すなわち、今、トランジスタ（Ｑ＋＋５）７５”活性状
態、トランジスタ（Ｑ＋ｅｚ）がカットオフ状態にある
場合を代表として考えると、端子（ｂｔ）７５＼らみた
スイッチ用ドライブ回路の出力インピーダンス（Ｚ＋）
は、 Ｚｌ ＝ｇ、 ／ ｒ、 ＝ ｒ、 ・＝（１）但し、
ｒｅ：トランジスタ（Ｑ＋＋ｓ）のエミッタ内部抵抗 となり、低出力インピーダンスとなり間５題はない。し
かしながら、端子（ｂｌ）からみたト”ライブ回路の出
力インピーダンス（ｚ２）は、Ｚ、＝Ｒ，−°−（２） となシ、高出力インピーダンスとなる。その結果、例え
ば回路（Ａ１）の−万の入力端子（ｄりから信号が漏れ
ると、その漏れ信号と回路（Ａ２）。
態、トランジスタ（Ｑ＋ｅｚ）がカットオフ状態にある
場合を代表として考えると、端子（ｂｔ）７５＼らみた
スイッチ用ドライブ回路の出力インピーダンス（Ｚ＋）
は、 Ｚｌ ＝ｇ、 ／ ｒ、 ＝ ｒ、 ・＝（１）但し、
ｒｅ：トランジスタ（Ｑ＋＋ｓ）のエミッタ内部抵抗 となり、低出力インピーダンスとなり間５題はない。し
かしながら、端子（ｂｌ）からみたト”ライブ回路の出
力インピーダンス（ｚ２）は、Ｚ、＝Ｒ，−°−（２） となシ、高出力インピーダンスとなる。その結果、例え
ば回路（Ａ１）の−万の入力端子（ｄりから信号が漏れ
ると、その漏れ信号と回路（Ａ２）。
（Ａ３）、・・・の一方の入力端子（ｄｚ） 、 （ｄ
３）、・・・の入力信号との間で誘導を引き起こすこと
がある。なお、図中、（ｃｒ） 、 （Ｒ２） 、（Ｒ
３）・・・はそれぞれ回路（Ａｌ）、（Ａ２） 、 （
Ａａ） 、・・の他方の入力端子、（Ｒ１）は抵抗であ
る。
３）、・・・の入力信号との間で誘導を引き起こすこと
がある。なお、図中、（ｃｒ） 、 （Ｒ２） 、（Ｒ
３）・・・はそれぞれ回路（Ａｌ）、（Ａ２） 、 （
Ａａ） 、・・の他方の入力端子、（Ｒ１）は抵抗であ
る。
このように、従来のスイッチ用ドライブ回路では、カッ
トオフ状態にあるエミッタホロワトランジスタ側の出力
インピーダンスが高出力インピーダンスとなる為、漏れ
信号等によシ回路（Ａｒ） 、（Ａ２） 、（Ａａ）
、・・・間で誘導等の相互干渉を起こすという問題があ
った。
トオフ状態にあるエミッタホロワトランジスタ側の出力
インピーダンスが高出力インピーダンスとなる為、漏れ
信号等によシ回路（Ａｒ） 、（Ａ２） 、（Ａａ）
、・・・間で誘導等の相互干渉を起こすという問題があ
った。
この発明は上記の事情に対処すべくなされたもので、カ
ットオフ状態にあるエミッタホロワトランジスタ側でも
、低出力インピーダンスを得ることができるスイッチ用
ドライブ回路を提供することを目的とする。
ットオフ状態にあるエミッタホロワトランジスタ側でも
、低出力インピーダンスを得ることができるスイッチ用
ドライブ回路を提供することを目的とする。
この発明は、各ペースにＮ相の制御信号のそれぞれが哄
１＠されるＮ１固のエミッタホロワトランジスタの谷エ
ミッタに、電源側のトラン−）スタとして１’Ｊ ＩＶ
Ｊｌのトランジスタを有する力Ｖントミラー回路の前記
８個のトランジスタそれぞれのコレクタを接続し、ペー
ス１位がロウレベルにあるエミッタホロワトランジスタ
側の出力インピーダンスは、これに接続されるトランジ
スタが飽オロ状態となることによって、該トランジスタ
のコレクタ・エミッタ間胞オロ抵抗として得られ、ペー
スα位がハイレベルにあるエミッタホロワトランジスタ
側の出力インピーダンスはこれに接続されるトランジス
タが活性領域にある為に対応する上記エミッタホロワト
ランジスタも活性状態となることによシ、このトランジ
スタのエミッタ内部抵抗として得られるようにしたもの
である。
１＠されるＮ１固のエミッタホロワトランジスタの谷エ
ミッタに、電源側のトラン−）スタとして１’Ｊ ＩＶ
Ｊｌのトランジスタを有する力Ｖントミラー回路の前記
８個のトランジスタそれぞれのコレクタを接続し、ペー
ス１位がロウレベルにあるエミッタホロワトランジスタ
側の出力インピーダンスは、これに接続されるトランジ
スタが飽オロ状態となることによって、該トランジスタ
のコレクタ・エミッタ間胞オロ抵抗として得られ、ペー
スα位がハイレベルにあるエミッタホロワトランジスタ
側の出力インピーダンスはこれに接続されるトランジス
タが活性領域にある為に対応する上記エミッタホロワト
ランジスタも活性状態となることによシ、このトランジ
スタのエミッタ内部抵抗として得られるようにしたもの
である。
以下、図面を参照してこの発明の一実施例を詳細に説明
する。
する。
第２図は一実施例の構成を示す回路図である。
図に於いて、２相の制御信号（Ｖｔ）、（Ｖ□）のうち
の第１の制御信号（Ｖ Ｉ ’）が印加される端子（ａ
ｔ）はエミッタホロワトランジスタ（Ｑつ、）のペース
に接続され、第２の制御信号（ＶＸ）が印加される端子
（Ｒ２）はエミッタホロワトランジスタ（Ｑ Ｒ２）の
ペースに接続される。各トランジスタ（Ｑｆｆｉ□）
、（Ｑｌ２）のコレクタは電源（Ｖｃｃ）に接続され、
各エミッタはそれぞれペースを共通とするトランジスタ
（Ｑ＋） 、（Ｑｌ）の各コレクタに接続されるととも
に、各端子（ｂｌ）。
の第１の制御信号（Ｖ Ｉ ’）が印加される端子（ａ
ｔ）はエミッタホロワトランジスタ（Ｑつ、）のペース
に接続され、第２の制御信号（ＶＸ）が印加される端子
（Ｒ２）はエミッタホロワトランジスタ（Ｑ Ｒ２）の
ペースに接続される。各トランジスタ（Ｑｆｆｉ□）
、（Ｑｌ２）のコレクタは電源（Ｖｃｃ）に接続され、
各エミッタはそれぞれペースを共通とするトランジスタ
（Ｑ＋） 、（Ｑｌ）の各コレクタに接続されるととも
に、各端子（ｂｌ）。
（ｂｌ）に接続されている。トランジスタ（Ｑｌ）。
（Ｑｌ）のエミッタは接地され、共通ペースはダイオー
ド接続のトランジスタ（Ｑｏ）のペースニ接続されてい
る。このトランジスタ（Ｑｏ）のエミッタは接地され、
コレクタは抵抗（Ｒ３）を介して電源（ＶＣＣ）に接続
されている。
ド接続のトランジスタ（Ｑｏ）のペースニ接続されてい
る。このトランジスタ（Ｑｏ）のエミッタは接地され、
コレクタは抵抗（Ｒ３）を介して電源（ＶＣＣ）に接続
されている。
上記構成の場合、トランジスタ（Ｑｏ）〜（Ｑｌ）はカ
レントミラー回路を構成する、 ここで、動作を説明する。
レントミラー回路を構成する、 ここで、動作を説明する。
今、第１の制御信号（ｖｌ）がノ・イレペル（Ｈ）（例
えばＨ）０．７Ｖ）で、第２の制御信号（Ｖりがロウレ
ベル（Ｌ）（例えばＬ（０，７Ｖ）とすると、トランジ
スタ（Ｑ、２）はカットオフ状態となる。トランジスタ
（Ｑｌ）はトランジスタ（Ｑ ｗｚ ）がカットオフ状
態となっているから、飽和している。これによシ、トラ
ンジスタ（Ｑ２〕はそのペース・エミッタ間にのみ電流
が流れている為、そのペース側からみた場合、ペース・
エミッタ間ダイオードとなる。ここで、トランジスタ（
Ｑｏ ）〜（Ｑｌ）を同一特性のトランジスタとすれば
（回路を集積回路化する場合は容易ににア性をとること
ができる）、トランジスタ（Ｑｌ）と（Ｑｌ）は２つの
ダイオードの並列接続から成る１つのダイオードとみな
すことができる。これにょシ、トランジスタ（Ｑり 、
（Ｑｌ）に流れるＩａ、流の和とトランジスタ（Ｑｏ
）に流れる電流との比は２：１となＱ１カレントミラー
回路はトランジスタ（Ｑｒ）のコレクタに、抵抗（Ｒ３
）に流れる電流の１／２の電流が流れる。これにょシ、
トランジスタ（Ｑｇｔ）のエミッタには上記１／２の電
流が流れ、トランジスタ（Ｑｇｔ）は活性状態となる。
えばＨ）０．７Ｖ）で、第２の制御信号（Ｖりがロウレ
ベル（Ｌ）（例えばＬ（０，７Ｖ）とすると、トランジ
スタ（Ｑ、２）はカットオフ状態となる。トランジスタ
（Ｑｌ）はトランジスタ（Ｑ ｗｚ ）がカットオフ状
態となっているから、飽和している。これによシ、トラ
ンジスタ（Ｑ２〕はそのペース・エミッタ間にのみ電流
が流れている為、そのペース側からみた場合、ペース・
エミッタ間ダイオードとなる。ここで、トランジスタ（
Ｑｏ ）〜（Ｑｌ）を同一特性のトランジスタとすれば
（回路を集積回路化する場合は容易ににア性をとること
ができる）、トランジスタ（Ｑｌ）と（Ｑｌ）は２つの
ダイオードの並列接続から成る１つのダイオードとみな
すことができる。これにょシ、トランジスタ（Ｑり 、
（Ｑｌ）に流れるＩａ、流の和とトランジスタ（Ｑｏ
）に流れる電流との比は２：１となＱ１カレントミラー
回路はトランジスタ（Ｑｒ）のコレクタに、抵抗（Ｒ３
）に流れる電流の１／２の電流が流れる。これにょシ、
トランジスタ（Ｑｇｔ）のエミッタには上記１／２の電
流が流れ、トランジスタ（Ｑｇｔ）は活性状態となる。
その結果、端子（ｂｌ）からみた出方インピーダンス（
ｚｌ）は、トランジスタ（Ｑｇｔのエミッタ内部抵抗（
ｒ、）とすると、 ｚｌ ＝、 ・・・（３） となる。
ｚｌ）は、トランジスタ（Ｑｇｔのエミッタ内部抵抗（
ｒ、）とすると、 ｚｌ ＝、 ・・・（３） となる。
一方、トランジスタ（Ｑｇｚ）がカットオフ状態にあシ
、かつトランジスタ（Ｑｌ）が飽和状態にあるので、出
方端子（ｂ２）の出方インピーダンス（ｚ２）は、 ｚｔ ＝ ｒ ｃＪ ｓａｔ ） −（４）但し、ｒｃ
ｚ：トランジスタ（Ｑｌ）のコレクタ・エミッタ間飽和
抵抗 となる。ここで、抵抗（ｒｅ） 、 （ｒｃｉ（ａａｔ
））は極めて小さなインピーダンスであるから、出力イ
ンピーダンス（Ｚ＋）、（Ｚ２ ）のいずれも低出力イ
ンピーダンスとなる。
、かつトランジスタ（Ｑｌ）が飽和状態にあるので、出
方端子（ｂ２）の出方インピーダンス（ｚ２）は、 ｚｔ ＝ ｒ ｃＪ ｓａｔ ） −（４）但し、ｒｃ
ｚ：トランジスタ（Ｑｌ）のコレクタ・エミッタ間飽和
抵抗 となる。ここで、抵抗（ｒｅ） 、 （ｒｃｉ（ａａｔ
））は極めて小さなインピーダンスであるから、出力イ
ンピーダンス（Ｚ＋）、（Ｚ２ ）のいずれも低出力イ
ンピーダンスとなる。
第１ 、第２の制御信号（Ｖｌ） 、 （ＶＸ）がそれ
ぞし、ロウレベル（Ｈ） 、ハイレベル（Ｌ）になっり
場合も同体に考えて、出力インピーダンス（Ｚ＋）。
ぞし、ロウレベル（Ｈ） 、ハイレベル（Ｌ）になっり
場合も同体に考えて、出力インピーダンス（Ｚ＋）。
（ｚ２）はそれぞれ、
Ｚ ｌ ＝ ｒＣｌ（ｓａｔ） ＋・＋ （５）Ｚ２”
ｒｅ・・・（６ン となシ、いずれも低出力インピーダンスとなる。
ｒｅ・・・（６ン となシ、いずれも低出力インピーダンスとなる。
以上詳述したようにこの実施例によれば、ペース電位か
ロウレベル（Ｌ）にあるエミッタホロワトランジスタ（
Ｑｆｆｉ２）（あるいは（Ｑ、、））側の出力インピー
ダンス＜ｚ２）Ｃ１ｂるいハ（Ｚ ｓ ） ）は、この
トランジスタ（Ｑ、２）（あるいは（Ｑｌｌｌ））がカ
ットオフすることによってトランジスタ（Ｑｌ）（ある
いは（Ｑｌ））が飽和状態となる為、このトランジスタ
（Ｑｔバあるいは（Ｑｔ））のコレクタ・エミッタ間飽
和抵抗（ｒｃＥ（ｓａｔ） ）となる。−万、ヘース’
ＷＬ位カハイレペルＣＨ）Ｋあるエミッタホロワトラン
ジスタ（ＱＥｌ）（あるいは（Ｑｌ、□））側の出力イ
ンピーダンス（Ｚｌ）（あるいハ（Ｚ２））は、トラン
ジスタ（Ｑｌ）（あるいは（Ｑｔ））が他のカレントミ
ラー素子からみるとダイオードとみなせるので、トラン
ジスタ（Ｑｓ）（あるいは（Ｑｚ））には電流が流れて
おシ、エミッタホロワトランジスタ（Ｑｇ、）（あるい
は（Ｑｆｆｉ２））を活性領域で動作させることができ
る為、トランジスタ１ｉｔ）（あるいは（ＱＩｃｍ））
のエミッタ内部抵抗（ｒｅ）となる。したがって、活性
状態、カットオフ状態のいずれかの状態にあるエミッタ
ホロワトランジスタ側の出力インピーダンスも低出力イ
ンピーダンスにすることができる。
ロウレベル（Ｌ）にあるエミッタホロワトランジスタ（
Ｑｆｆｉ２）（あるいは（Ｑ、、））側の出力インピー
ダンス＜ｚ２）Ｃ１ｂるいハ（Ｚ ｓ ） ）は、この
トランジスタ（Ｑ、２）（あるいは（Ｑｌｌｌ））がカ
ットオフすることによってトランジスタ（Ｑｌ）（ある
いは（Ｑｌ））が飽和状態となる為、このトランジスタ
（Ｑｔバあるいは（Ｑｔ））のコレクタ・エミッタ間飽
和抵抗（ｒｃＥ（ｓａｔ） ）となる。−万、ヘース’
ＷＬ位カハイレペルＣＨ）Ｋあるエミッタホロワトラン
ジスタ（ＱＥｌ）（あるいは（Ｑｌ、□））側の出力イ
ンピーダンス（Ｚｌ）（あるいハ（Ｚ２））は、トラン
ジスタ（Ｑｌ）（あるいは（Ｑｔ））が他のカレントミ
ラー素子からみるとダイオードとみなせるので、トラン
ジスタ（Ｑｓ）（あるいは（Ｑｚ））には電流が流れて
おシ、エミッタホロワトランジスタ（Ｑｇ、）（あるい
は（Ｑｆｆｉ２））を活性領域で動作させることができ
る為、トランジスタ１ｉｔ）（あるいは（ＱＩｃｍ））
のエミッタ内部抵抗（ｒｅ）となる。したがって、活性
状態、カットオフ状態のいずれかの状態にあるエミッタ
ホロワトランジスタ側の出力インピーダンスも低出力イ
ンピーダンスにすることができる。
なお、上記実施例では制御信号が２相である場合を説明
したが、第３図に示すように、エミメー；タホロワトラ
ンジスタを（Ｑｚ＋）〜（ＱＥＮ）までの８個とし、カ
レントミラー回路の′醒流源側のトランジスタを（Ｑｌ
）〜（ＱＮ ）までのＮｌｌ？ｉｌとすれば（但し、Ｎ
＝３．４，５．・・・）、３相以上の制御は号に対処で
きるスイッチ用駆動回路を提供することができる。
したが、第３図に示すように、エミメー；タホロワトラ
ンジスタを（Ｑｚ＋）〜（ＱＥＮ）までの８個とし、カ
レントミラー回路の′醒流源側のトランジスタを（Ｑｌ
）〜（ＱＮ ）までのＮｌｌ？ｉｌとすれば（但し、Ｎ
＝３．４，５．・・・）、３相以上の制御は号に対処で
きるスイッチ用駆動回路を提供することができる。
また、力Ｖントミラー回路の入力側のダイオードとして
はダイオード接続のトランジスタに限らず、ダイオード
素子そのものであってもよい。
はダイオード接続のトランジスタに限らず、ダイオード
素子そのものであってもよい。
このようにこの発明によれば、エミッタホロワトランジ
スタのカットオフ状態、活性状態にかかわらず、低出力
インピーダンスを得ることができるとともに集積回路に
好適なスイッチ用ドライブ回路を提供することができる
。
スタのカットオフ状態、活性状態にかかわらず、低出力
インピーダンスを得ることができるとともに集積回路に
好適なスイッチ用ドライブ回路を提供することができる
。
第１図は従来のスイッチ用ドライブ回路を示す回路図、
第２図はこの発明に係るスイッチ用ドライブ回路の一実
施例を示す回路図、第３図″はこの発明の他の実施例を
示す回路図である。 ＩＬＩ ＊ ａ２Ｔ ｂｌ ＋ ｂ２”・端子、ＱＥ１
〜ＱＥＮ・・・エミッタホロワトランジスタ、Ｑｏ ＝
Ｑ＋ｉ・・・トランジスタ、Ｒ１１・・・抵抗。
第２図はこの発明に係るスイッチ用ドライブ回路の一実
施例を示す回路図、第３図″はこの発明の他の実施例を
示す回路図である。 ＩＬＩ ＊ ａ２Ｔ ｂｌ ＋ ｂ２”・端子、ＱＥ１
〜ＱＥＮ・・・エミッタホロワトランジスタ、Ｑｏ ＝
Ｑ＋ｉ・・・トランジスタ、Ｒ１１・・・抵抗。
Claims (1)
- 【特許請求の範囲】 Ｎ（Ｎは２以上の整数）相の制御信号それぞれが各ベー
スに供給されるＮ個のエミッタホロワトランジスタと、 これらＮ個のエミッタホロワトランジスタの各エミッタ
にそれぞれコレクタが接続され、各エミッタが基準°屯
位端に接続されたＮ個のトラ、ンジスタと、 これらＮ１固のトランジスタとカレントミラー回路を成
すように電源と蘂準電位端間に挿入されたダイオード手
段と を具１＋４ Ｌ 、目ＩＪ記Ｎ個のエミッタホロワトラ
ンジスタのエミッタから前記Ｎ相の１ｌｌＪ （Ｒ信号
に対応したＮ相の１ｄ号を取シ出すように構成したこと
を特許とするスイッチ用駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23539483A JPS60126920A (ja) | 1983-12-14 | 1983-12-14 | スイッチ用駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23539483A JPS60126920A (ja) | 1983-12-14 | 1983-12-14 | スイッチ用駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60126920A true JPS60126920A (ja) | 1985-07-06 |
Family
ID=16985435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23539483A Pending JPS60126920A (ja) | 1983-12-14 | 1983-12-14 | スイッチ用駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60126920A (ja) |
-
1983
- 1983-12-14 JP JP23539483A patent/JPS60126920A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0473806B2 (ja) | ||
| JP2546004B2 (ja) | レベル変換回路 | |
| JPS60126920A (ja) | スイッチ用駆動回路 | |
| JPH0321927B2 (ja) | ||
| KR860000799B1 (ko) | 스위치 회로 | |
| JPS6252486B2 (ja) | ||
| JPH03160603A (ja) | 電流切換回路 | |
| JPS5834836Y2 (ja) | Ｆｅｔ スイツチカイロ | |
| JP3039174B2 (ja) | スイッチ回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPH0434567Y2 (ja) | ||
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JPS645369Y2 (ja) | ||
| JPS6325769Y2 (ja) | ||
| JPH071865Y2 (ja) | スイッチ回路 | |
| JPH0216293Y2 (ja) | ||
| JP2687160B2 (ja) | スイッチ回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPH04225618A (ja) | 比較回路 | |
| JPS61126694A (ja) | サンプルホ−ルド回路用スイツチ回路 | |
| JPS5943628A (ja) | 定電流切換回路 | |
| JPH0434849B2 (ja) | ||
| JPH07183739A (ja) | 差動増幅器 | |
| JPH0756938B2 (ja) | 出力回路 | |
| JPS5827437A (ja) | ３状態出力回路 |