JPH07183739A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH07183739A JPH07183739A JP5325303A JP32530393A JPH07183739A JP H07183739 A JPH07183739 A JP H07183739A JP 5325303 A JP5325303 A JP 5325303A JP 32530393 A JP32530393 A JP 32530393A JP H07183739 A JPH07183739 A JP H07183739A
- Authority
- JP
- Japan
- Prior art keywords
- current
- base
- resistor
- transistors
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】β依存性のない出力バイアス電流設定を行う。
【構成】入力段として、第１電源電極より定電流バイア
スが供給された差動対のトランジスタを用い、これらト
ランジスタのコレクタに負荷として、電流入、出力側ト
ランジスタのエミッタを第２電源電極としかつ電流入力
側トランジスタのコレクタとベース間に抵抗を設けて電
流出力に対して電流利得増倍作用を持たせた一対のカレ
ントミラー回路を、前記電流入力側トランジスタのコレ
クタを前記差動対のトランジスタのコレクタにそれぞれ
接続することにより設け、前記各カレントミラー回路の
電流入力側トランジスタのベースどうしを共通接続して
共通ベースとしてなり、この共通ベースに、前記各カレ
ントミラー回路の前記抵抗に前記電流入力側トランジス
タのベース電流が流れるのを阻止するためのバイアス回
路を接続したことを特徴とする。
スが供給された差動対のトランジスタを用い、これらト
ランジスタのコレクタに負荷として、電流入、出力側ト
ランジスタのエミッタを第２電源電極としかつ電流入力
側トランジスタのコレクタとベース間に抵抗を設けて電
流出力に対して電流利得増倍作用を持たせた一対のカレ
ントミラー回路を、前記電流入力側トランジスタのコレ
クタを前記差動対のトランジスタのコレクタにそれぞれ
接続することにより設け、前記各カレントミラー回路の
電流入力側トランジスタのベースどうしを共通接続して
共通ベースとしてなり、この共通ベースに、前記各カレ
ントミラー回路の前記抵抗に前記電流入力側トランジス
タのベース電流が流れるのを阻止するためのバイアス回
路を接続したことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、差動増幅段トランジス
タのコレクタ側負荷として、それぞれカレントミラー回
路を用いた差動増幅器に関する。
タのコレクタ側負荷として、それぞれカレントミラー回
路を用いた差動増幅器に関する。
【０００２】
【従来の技術】この種の差動増幅回路の従来例を図４に
示す。即ち、一対の差動入力段トランジスタＱ１、Ｑ２
の両エミッタが共通な定電流源Ｉ１に接続された回路
と、エミッタを正電源Ｖｃｃとし、電流入力側トランジ
スタＱ３、Ｑ５の各コレクタ、ベース間に抵抗Ｒ１、Ｒ
２を用い、電流出力側トランジスタＱ４、Ｑ６に電流利
得増倍作用を持たせたカレントミラー回路１、２を設
け、差動対Ｑ１、Ｑ２の負荷としてカレントミラー回路
１、２の入力側を接続し、その電流入力側トランジスタ
Ｑ３、Ｑ５のベースを共通接続することによって、差動
増幅器を構成する。
示す。即ち、一対の差動入力段トランジスタＱ１、Ｑ２
の両エミッタが共通な定電流源Ｉ１に接続された回路
と、エミッタを正電源Ｖｃｃとし、電流入力側トランジ
スタＱ３、Ｑ５の各コレクタ、ベース間に抵抗Ｒ１、Ｒ
２を用い、電流出力側トランジスタＱ４、Ｑ６に電流利
得増倍作用を持たせたカレントミラー回路１、２を設
け、差動対Ｑ１、Ｑ２の負荷としてカレントミラー回路
１、２の入力側を接続し、その電流入力側トランジスタ
Ｑ３、Ｑ５のベースを共通接続することによって、差動
増幅器を構成する。
【０００３】この差動増幅器にあって、交流信号は、ト
ランジスタＱ１→トランジスタＱ２→抵抗Ｒ２→抵抗Ｒ
１で構成される電気的閉回路内を循環し、トランジスタ
Ｑ３、Ｑ５の共通ベースは、交流的に接地された仮想接
地点（つまり電位が動かない基準点）となるため、抵抗
Ｒ１、Ｒ２は、交流的な負荷として作用する。
ランジスタＱ１→トランジスタＱ２→抵抗Ｒ２→抵抗Ｒ
１で構成される電気的閉回路内を循環し、トランジスタ
Ｑ３、Ｑ５の共通ベースは、交流的に接地された仮想接
地点（つまり電位が動かない基準点）となるため、抵抗
Ｒ１、Ｒ２は、交流的な負荷として作用する。
【０００４】したがってその電圧増幅率Ｇ１、Ｇ２は、
トランジスタＱ１、Ｑ２の等価的エミッタ抵抗ｒｅと抵
抗Ｒ１、Ｒ２によりそれぞれ求められ、 Ｇ１＝Ｒ１／２ｒｅ Ｇ２＝Ｒ２／２ｒｅ で与えられる。よって所望とする利得は、抵抗Ｒ１、Ｒ
２を交流的負荷として選定すればよく、この抵抗で生じ
た交流電圧が、カレントミラー回路１、２の出力側トラ
ンジスタＱ４、Ｑ６に伝達される。
トランジスタＱ１、Ｑ２の等価的エミッタ抵抗ｒｅと抵
抗Ｒ１、Ｒ２によりそれぞれ求められ、 Ｇ１＝Ｒ１／２ｒｅ Ｇ２＝Ｒ２／２ｒｅ で与えられる。よって所望とする利得は、抵抗Ｒ１、Ｒ
２を交流的負荷として選定すればよく、この抵抗で生じ
た交流電圧が、カレントミラー回路１、２の出力側トラ
ンジスタＱ４、Ｑ６に伝達される。
【０００５】ここで、図４の差動増幅器のカレントミラ
ー回路１、２における無信号時出力バイアス電流のβ
（エミッタ接地の電流増幅率）依存性を考察する。即ち
カレントミラー回路１、２の出力側トランジスタＱ４、
Ｑ６のベース電位は、それぞれ入力側トランジスタＱ
３、Ｑ５の共通ベース電位（Ｖｂｅｌ）に、そのベース
電流Ｉｂと抵抗Ｒ１、Ｒ２で生ずる電圧を加えた形で与
えられるため、その出力バイアス（直流）電流Ｉ２、Ｉ
３はそれぞれ次式によって求められる。
ー回路１、２における無信号時出力バイアス電流のβ
（エミッタ接地の電流増幅率）依存性を考察する。即ち
カレントミラー回路１、２の出力側トランジスタＱ４、
Ｑ６のベース電位は、それぞれ入力側トランジスタＱ
３、Ｑ５の共通ベース電位（Ｖｂｅｌ）に、そのベース
電流Ｉｂと抵抗Ｒ１、Ｒ２で生ずる電圧を加えた形で与
えられるため、その出力バイアス（直流）電流Ｉ２、Ｉ
３はそれぞれ次式によって求められる。
【０００６】 Ｉ２＝ＩC exp(Ｒ１・Ｉｂ／ＶT ） ＝ＩC exp(Ｒ１・ＩC ／ＶT ・β） Ｉ３＝ＩC exp(Ｒ２・Ｉｂ／ＶT ） ＝ＩC exp(Ｒ２・ＩC ／ＶT ・β） （ＩC は、無信号時のカレントミラー回路１、２の入力
トランジスタＱ３、Ｑ５のバイアス電流）従って、上式
より、カレントミラー回路１、２の出力バイアス電流Ｉ
２、Ｉ３はβ依存性を持ち、その値によってＩ２、Ｉ３
の出力バイアス電流は増減する。
トランジスタＱ３、Ｑ５のバイアス電流）従って、上式
より、カレントミラー回路１、２の出力バイアス電流Ｉ
２、Ｉ３はβ依存性を持ち、その値によってＩ２、Ｉ３
の出力バイアス電流は増減する。
【０００７】ゆえに、差動増幅器において高利得を得よ
うとして、その交流的負荷抵抗Ｒ１、Ｒ２の値を大きく
設定すれば、βによるカレントミラー回路の無信号時出
力バイアス電流Ｉ２、Ｉ３のバラツキは増大する。
うとして、その交流的負荷抵抗Ｒ１、Ｒ２の値を大きく
設定すれば、βによるカレントミラー回路の無信号時出
力バイアス電流Ｉ２、Ｉ３のバラツキは増大する。
【０００８】
【発明が解決しようとする課題】本発明は上記実情に鑑
みてなされたもので、高利得を得ようとして、上記抵抗
Ｒ１、Ｒ２に相当する抵抗値を大に設定した場合におい
ても、負荷となるカレントミラー回路の無信号時出力バ
イアス電流が、βに依存せずに設定できる差動増幅器を
提供するものである。
みてなされたもので、高利得を得ようとして、上記抵抗
Ｒ１、Ｒ２に相当する抵抗値を大に設定した場合におい
ても、負荷となるカレントミラー回路の無信号時出力バ
イアス電流が、βに依存せずに設定できる差動増幅器を
提供するものである。
【０００９】
【課題を解決するための手段と作用】本発明は、入力段
として、第１電源電極より定電流バイアスが供給された
差動対のトランジスタを用い、これらトランジスタのコ
レクタに負荷として、電流入、出力側トランジスタのエ
ミッタを第２電源電極としかつ電流入力側トランジスタ
のコレクタとベース間に抵抗を設けて電流出力に対して
電流利得増倍作用を持たせた一対のカレントミラー回路
を、前記電流入力側トランジスタのコレクタを前記差動
対のトランジスタのコレクタにそれぞれ接続することに
より設け、前記各カレントミラー回路の電流入力側トラ
ンジスタのベースどうしを共通接続して共通ベースとし
てなり、この共通ベースに、前記各カレントミラー回路
の前記抵抗に前記電流入力側トランジスタのベース電流
が流れるのを阻止するためのバイアス回路を接続したこ
とを特徴とする差動増幅器である。
として、第１電源電極より定電流バイアスが供給された
差動対のトランジスタを用い、これらトランジスタのコ
レクタに負荷として、電流入、出力側トランジスタのエ
ミッタを第２電源電極としかつ電流入力側トランジスタ
のコレクタとベース間に抵抗を設けて電流出力に対して
電流利得増倍作用を持たせた一対のカレントミラー回路
を、前記電流入力側トランジスタのコレクタを前記差動
対のトランジスタのコレクタにそれぞれ接続することに
より設け、前記各カレントミラー回路の電流入力側トラ
ンジスタのベースどうしを共通接続して共通ベースとし
てなり、この共通ベースに、前記各カレントミラー回路
の前記抵抗に前記電流入力側トランジスタのベース電流
が流れるのを阻止するためのバイアス回路を接続したこ
とを特徴とする差動増幅器である。
【００１０】すなわち本発明は、従来のものでは、上記
出力バイアス電流Ｉ２、Ｉ３がカレントミラー回路の電
流入力側トランジスタＱ３、Ｑ５の共通ベース電流Ｉｂ
の抵抗Ｒ１、Ｒ２への通電に依存するが、この共通ベー
ス電流Ｉｂを抵抗Ｒ１、Ｒ２へ流さなくても済む構成と
することにより、共通ベース電流Ｉｂを無視でき、つま
りはこのＩｂ変化のもとになるβ依存性が無視でき、以
て無信号時のカレントミラー回路の出力バイアス電流
が、βに依存せずに設定できた等価な機能が実現できる
差動増幅器が構成できるようにしたものである。
出力バイアス電流Ｉ２、Ｉ３がカレントミラー回路の電
流入力側トランジスタＱ３、Ｑ５の共通ベース電流Ｉｂ
の抵抗Ｒ１、Ｒ２への通電に依存するが、この共通ベー
ス電流Ｉｂを抵抗Ｒ１、Ｒ２へ流さなくても済む構成と
することにより、共通ベース電流Ｉｂを無視でき、つま
りはこのＩｂ変化のもとになるβ依存性が無視でき、以
て無信号時のカレントミラー回路の出力バイアス電流
が、βに依存せずに設定できた等価な機能が実現できる
差動増幅器が構成できるようにしたものである。
【００１１】
【実施例】以下図面を参照して本発明の実施例を説明す
る。図１は、同実施例の回路構成図であるが、これは、
図４のものと対応させた場合の例であるから、対応箇所
には同一符号を付し、特徴とする点の説明を行う。
る。図１は、同実施例の回路構成図であるが、これは、
図４のものと対応させた場合の例であるから、対応箇所
には同一符号を付し、特徴とする点の説明を行う。
【００１２】図１の特徴は、カレントミラー回路１、２
の電流入力側のトランジスタＱ３、Ｑ５の共通ベース
に、前記各カレントミラー回路の抵抗Ｒ１、Ｒ２への電
流入力側トランジスタＱ３、Ｑ５のベース電流阻止用バ
イアス回路２１を接続したことである。
の電流入力側のトランジスタＱ３、Ｑ５の共通ベース
に、前記各カレントミラー回路の抵抗Ｒ１、Ｒ２への電
流入力側トランジスタＱ３、Ｑ５のベース電流阻止用バ
イアス回路２１を接続したことである。
【００１３】即ち図１では、トランジスタＱ３、Ｑ５の
共通ベースから、βに応じたベース電流を取り出すべ
く、定電流源Ｉ４よりバイアス電流が通電されるＰＮＰ
トランジスタＱ７を設け、そのエミッタを電源Ｖｃｃに
接続し、トランジスタＱ７のコレクタ、ベース間に抵抗
Ｒ３を接続し、トランジスタＱ７のコレクタから抵抗Ｒ
４を介して、トランジスタＱ３、Ｑ５の共通ベースに接
続する。
共通ベースから、βに応じたベース電流を取り出すべ
く、定電流源Ｉ４よりバイアス電流が通電されるＰＮＰ
トランジスタＱ７を設け、そのエミッタを電源Ｖｃｃに
接続し、トランジスタＱ７のコレクタ、ベース間に抵抗
Ｒ３を接続し、トランジスタＱ７のコレクタから抵抗Ｒ
４を介して、トランジスタＱ３、Ｑ５の共通ベースに接
続する。
【００１４】ここで例えば、抵抗Ｒ３、Ｒ４の抵抗値
は、定電流源Ｉ１、Ｉ４の電流比に応じた設定をすれば
よく、又トランジスタＱ７は、これとトランジスタＱ
３、Ｑ５とで、カレントミラー回路と類似した構成とす
れば、図４のトランジスタＱ３、Ｑ５のベース電流Ｉｂ
と等価の電流を、トランジスタＱ３、Ｑ５の共通ベース
から取りだし易くなる。
は、定電流源Ｉ１、Ｉ４の電流比に応じた設定をすれば
よく、又トランジスタＱ７は、これとトランジスタＱ
３、Ｑ５とで、カレントミラー回路と類似した構成とす
れば、図４のトランジスタＱ３、Ｑ５のベース電流Ｉｂ
と等価の電流を、トランジスタＱ３、Ｑ５の共通ベース
から取りだし易くなる。
【００１５】上記のように、電流源Ｉ１対Ｉ４、抵抗Ｒ
３対Ｒ４の比を、カレンシミラー回路１、２のベース電
流に合わせて設定することにより、各βに応じたベース
電流Ｉｂを、トランジスタＱ３、Ｑ５の共通接続点から
取り出すことができ、ベース電流Ｉｂは抵抗Ｒ１、Ｒ２
を流れないから、無信号時のカレントミラー回路の出力
バイアス電流Ｉ２、Ｉ３は、βに依存しないと等価の状
態で設定されるものである。
３対Ｒ４の比を、カレンシミラー回路１、２のベース電
流に合わせて設定することにより、各βに応じたベース
電流Ｉｂを、トランジスタＱ３、Ｑ５の共通接続点から
取り出すことができ、ベース電流Ｉｂは抵抗Ｒ１、Ｒ２
を流れないから、無信号時のカレントミラー回路の出力
バイアス電流Ｉ２、Ｉ３は、βに依存しないと等価の状
態で設定されるものである。
【００１６】図２は、図１を改良し、カレントミラー回
路１、２およびバイアス回路２１のトランジスタに対し
て、エミッタ抵抗Ｒ５〜Ｒ９を挿入することで、回路
１、２、２１のトランジスタのアーリ効果対策、ペアを
必要とするトランジスタ間のベース・エミッタ間電圧Ｖ
ｂｅのばらつきを改善した例である。
路１、２およびバイアス回路２１のトランジスタに対し
て、エミッタ抵抗Ｒ５〜Ｒ９を挿入することで、回路
１、２、２１のトランジスタのアーリ効果対策、ペアを
必要とするトランジスタ間のベース・エミッタ間電圧Ｖ
ｂｅのばらつきを改善した例である。
【００１７】図３は、使用トランジスタの極性を反転し
た差動増幅器としても構成できることを示したものであ
る。ここで使用トランジスタの符号は、Ｑ１０１〜Ｑ１
０７として示してある。この図３の回路例では、バイア
ス回路２１から、トランジスタ１０３、１０５の共通ベ
ースへ、β依存が生じないように（抵抗Ｒ１、Ｒ２に電
流が流れないように）電流供給して、無信号時のカレン
トミラー回路の出力バイアス電流を、β依存せずに設定
できることを可能としたものである。
た差動増幅器としても構成できることを示したものであ
る。ここで使用トランジスタの符号は、Ｑ１０１〜Ｑ１
０７として示してある。この図３の回路例では、バイア
ス回路２１から、トランジスタ１０３、１０５の共通ベ
ースへ、β依存が生じないように（抵抗Ｒ１、Ｒ２に電
流が流れないように）電流供給して、無信号時のカレン
トミラー回路の出力バイアス電流を、β依存せずに設定
できることを可能としたものである。
【００１８】
【発明の効果】以上説明したごとく本発明によれば、高
利得を得ようとした場合においても、負荷となるカレン
トミラー回路の無信号時出力バイアス電流が、βに依存
せずに設定できる差動増幅器を提供することができるも
のである。
利得を得ようとした場合においても、負荷となるカレン
トミラー回路の無信号時出力バイアス電流が、βに依存
せずに設定できる差動増幅器を提供することができるも
のである。
【図１】本発明の一実施例の回路図。
【図２】本発明の異なる実施例の回路図。
【図３】本発明の異なる実施例の回路図。
【図４】従来の差動増幅器の回路図。
１、２…カレントミラー回路、２１…バイアス回路、Ｑ
１〜Ｑ７…トランジスタ、Ｒ１〜Ｒ４…抵抗、Ｉ１、Ｉ
４…電流源、Ｖｃｃ…電源。
１〜Ｑ７…トランジスタ、Ｒ１〜Ｒ４…抵抗、Ｉ１、Ｉ
４…電流源、Ｖｃｃ…電源。
Claims (2)
- 【請求項１】入力段として、第１電源電極より定電流バ
イアスが供給された差動対のトランジスタを用い、これ
らトランジスタのコレクタに負荷として、電流入、出力
側トランジスタのエミッタを第２電源電極としかつ電流
入力側トランジスタのコレクタとベース間に抵抗を設け
て電流出力に対して電流利得増倍作用を持たせた一対の
カレントミラー回路を、前記電流入力側トランジスタの
コレクタを前記差動対のトランジスタのコレクタにそれ
ぞれ接続することにより設け、前記各カレントミラー回
路の電流入力側トランジスタのベースどうしを共通接続
して共通ベースとしてなり、この共通ベースに、前記各
カレントミラー回路の前記抵抗に前記電流入力側トラン
ジスタのベース電流が流れるのを阻止するためのバイア
ス回路を接続したことを特徴とする差動増幅器。 - 【請求項２】前記バイアス回路は、前記第１電源電極よ
り定電流バイアスを供給されたトランジスタを別途設
け、このトランジスタのエミッタを第２電源電極に接続
し、コレクタ、ベース間に第１の抵抗を接続し、この抵
抗のコレクタ側端部を、第２の抵抗を介して前記共通ベ
ースに接続した請求項１に記載の差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32530393A JP3283981B2 (ja) | 1993-12-22 | 1993-12-22 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32530393A JP3283981B2 (ja) | 1993-12-22 | 1993-12-22 | 差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07183739A true JPH07183739A (ja) | 1995-07-21 |
| JP3283981B2 JP3283981B2 (ja) | 2002-05-20 |
Family
ID=18175315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32530393A Expired - Fee Related JP3283981B2 (ja) | 1993-12-22 | 1993-12-22 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3283981B2 (ja) |
-
1993
- 1993-12-22 JP JP32530393A patent/JP3283981B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3283981B2 (ja) | 2002-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4437023A (en) | Current mirror source circuitry | |
| US3534279A (en) | High current transistor amplifier stage operable with low current biasing | |
| JPH0322723B2 (ja) | ||
| JPH04227104A (ja) | 増幅回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US6175265B1 (en) | Current supply circuit and bias voltage circuit | |
| JPH0321927B2 (ja) | ||
| JPH07183739A (ja) | 差動増幅器 | |
| JPH0851324A (ja) | バッファアンプ | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JPH0462608B2 (ja) | ||
| JP3547895B2 (ja) | 定電流発生回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPS6121857Y2 (ja) | ||
| JP2532900Y2 (ja) | リミッタ回路 | |
| JP3018486B2 (ja) | バイアス回路 | |
| GB2126031A (en) | Cascode amplifier | |
| JPH0754893B2 (ja) | レベルシフト回路 | |
| JPH029729B2 (ja) | ||
| JPS62234406A (ja) | 電力増幅回路 | |
| JPS6133007A (ja) | 利得制御回路 | |
| JPS606128B2 (ja) | 発振回路 | |
| JPS63296404A (ja) | 差動増幅回路 | |
| JPS60223309A (ja) | 差動増幅回路 | |
| JPS625488B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080301 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110301 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |