JPS5998341A

JPS5998341A - 遅延回路

Info

Publication number: JPS5998341A
Application number: JP57206129A
Authority: JP
Inventors: Hideo Nishijima; 英男西島; Chikayuki Okamoto; 周幸岡本; Katsumi Sera; 世良　克己
Original assignee: Hitachi Ltd; Hitachi Microcomputer Engineering Ltd
Current assignee: Hitachi Microcomputer System Ltd; Hitachi Ltd
Priority date: 1982-11-26
Filing date: 1982-11-26
Publication date: 1984-06-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明はスロー再生に係り、特にテープ走行・時の基準
信号としてテープ下端に記録するコントロール信号の遅
延回路に関する。

〔従来技術〕

従来、キャプスタンモータ　（以下単にモー名と称す）
を間欠駆動し行なうスロー再生において、テープの停止
位置を制御する信号として哄テーグ下端に記録されたコ
ントロール信号（以下ＣＴＬ信号と称す）を用因ていた
。即ちＣＴＬ　（Ｑ号を基準にモータに施すブレーキの
最適開始タイミングをえらび、テープを所望の位置に停
止させていた。ところでモータに加わる負荷変紛等にも
無関係にテープを所望の位置に停止させるには、モータ
間欠駆動期間内の適当なタイミ・ングでＣＴＬ信号を再
生する必要がある。そこで従来よりＣＴＬ信号の遅延記
録再生を行なう方法がとられていた。しかし複数の記録
再生モード例えば標準モード或いは３倍モード等を有す
る機種にお−ては、ＣＴＬ信号の遅延量を複数切シ換え
なくてはならずその切〃換えが非常に煩緬であった。こ
こで３倍モードとはテープ速度を標準モードの１／３と
して記録再生を行うモードである。具体的数値を用いな
がらさらに説明する。第１図に各モードの最適ＣＴＬ信
号遅延量を示す。標準モードのスロー再生時におりてＣ
ＴＬをα　（αは任意）ｍ秒早ｂタイミングで検出する
のが最適であると仮定する。そうすると他の時間は一意
的に決まり第１図の如くなる。こζでＴはＣＴＬの１周
期を表わし約３５．３ｍ秒であ妬このコントロール信号
の遅延は例えば単安定−ルチバイプレーク等の手段で行
なって因た。そして第１図かられかる様に各モードにお
ける遅延量が違うため、合計４つの単安定マルチバイブ
レータの時定数の切り換えを必要とし非常に煩雑であっ
た。

〔発明の目的〕

本発明の目的は記録及び再生ＣＴＬ信号の遅延回路の時
定数回路切り換えを簡単化し、かつ調整箇所を大幅削減
した遅延回路を提供することにある。

〔発明の概要〕

本発明は上記目的を達成するために、所定捷の遅延を複
数のモード制御信号にょシ過延量カー変わる第１の遅延
回路部と固定貸の遅延を行ない第２の遅延回路部にわけ
、そして第１の遅延回路の各モード間の時定数に一定の
規則性を持たせることで９時定数の切り換えの簡単化を
はかるものである。

〔発明の実施例〕以下、本発明の一実施例を第２図により説明する。第２
図には各モードにおけるＣＴＬ遅延蓋を示すが、第１図
との違いは記録モードにあ妬まず、記録の３倍モードを
例にとり説明する。

第１図に示す３倍モードＴ−３αの遅延を２つのモノマ
ルチによシ行なう。即ち第１番目のモノマルチ（ｌυＭ
１と略記）の遅延時間をα、第２番目のモノマルチ（１
＆２）をＴ−４αとする。こうしてもＭＭｌとＭＭ２０
合計遅延時間はＴ−３αであり影響はな−。次に標準モ
ードにつｂても同様に考える事ができる。ＭＭｌの遅延
時間を３α、輩の遅延時間をＴ−４αとする。ここで注
目したいのはＭＭｌの遅延時間である。再生の３倍モー
ドの遅延時間と記録の標準モードのそれ及び再生の標準
モードの遅延時間と記録の３倍モードのそれは等しい。

この関係を利用すれば時定数句シ換え回路の簡単化が可
能となる。さらにＭＭｌは記録再生兼用で使用している
ために遅延時地のばらつきが記録と再生で相殺されると
いう利点もある。

次にｍｌの簡単なブロック図を第３図に、動１作説明図
を第４図に示す。１は信号の久方端子２はＲＳフリップ
フロップ、３は基準電源、４は基準電圧源３を有する比
較器、５は容量、へ７は抵抗、８はトランジスタ、９は
電流量４の定電流源、１０は電流量２Ｉｏの定゛亀流源
、１１はスイッチ、１２は定電圧源である。なおスイッ
チ１１は再生の標準モードと記録の３倍モードのみＯＮ
する。第４図において１３はＭＭｌの入力波形でかっ・
フリップ７０ツブ２のリセット大刀、１４はフリップフ
ロップ２のＱ出力、１５は容量５の電圧波形、１６は７
リツプ７０ツブ２０セツト入方波形。

１７はトランジスタ８０ベース電圧波形である。

再生の３倍モードについて動作説明を行なう。

ＡｆＭｌに入力が入る前（ｔ＜　ｔＩ）ではトランジス
タ８はＯＮ状態にある。（波形１７）定電流源９の電流はトランジスタ８を経由し全て接地へ
流れるので、容量５の電圧は接地電位に保たれる（波形
１５）。次に信号か久方端子１に入る（ｔｌ、波形１３
）。フリップフロップは出力を反転しＱ出力は１Ｌ”に
変わる（波形１４）。

トランジスタ８はＯＦＦ　Ｌ　、定電流源９の電流は容
量５を光電し始める　（波形１５）。この容量５の電圧
が基準電源３の電圧に達した時（１）。

比較器４の出力は”Ｈ”にかわシ、フリップフロップ２
にセット入力が入る（波形１６）。７リツプフロツプ２
のＱ出力は”Ｈ”になり、（波形１４）トランジスタ８
は再びＯＮシて１．以前の状態に戻る。さて遅延時間Ｔ
１であるが定電流充電方式のモノマルチの場合ＴＩ＝　　（Ｃｘ　Ｖｒｇｆ　）　／　Ｉ　　　　−（
ｔｌで表わされる０ここでＴ１はモノマルチの遅延時。

間、Ｃは容量５の容量値、　Ｖｒｔｆは基準電源３の電
圧、Ｉは容量に流す電流である。再生の３倍モードの遅
延時間は３αであるから、容量５に流す電流、即ち定電
流源９の電流４ば１ｏ　＝ＣＶｒｔｆ　／　５ａ　　　　　　・＝　Ｔ２
１で表わせる。次に記録時の場合、所望遅延時間はαで
あ）容量５に流すべき電流Ｉは１　＝　（Ｃｘ　Ｖｒｔｆ　）　／　ａ　＝　３１６　
・＝（３）となる。従ってこの場合単にスイッチ１１を
ｏＨし定電流源９と定電流源１０の電流２Ｉｏを加算し
た電流口Ｉ。を容量５に流す様にする。

以上、６倍モードについて考えたが、標準モードにつｂ
ても同様に考え再生時のみスイッチ１１をＯＮさせる事
で第２図に示す遅延時間を得る事ができる。以上各モー
ドにつｂて容量５に流すべき電流量をまとめたのが第５
図である。次にこの具体的な実現回路手段につき第６図
を用いながら説明する。１３．１４はｐｒＬｐトランジ
スタ。

１５はダイオード接続されたｐｎｐ　）ランジスタ。

１へ１７は抵抗値２Ｒの抵抗、１８は抵抗値Ｒの抵仇１
９はルＰｒＬトランジスタ、２０は抵抗、２１は定電圧
源、２２はダイオード、２３はｎｐｎ　）ランジスタ。

２４は抵抗、２５は信号入力端子で再生の標準モード或
い（は記録の３倍モード時のみ“Ｂ”が入力する。その
他同−の番号にっ込ては第３図と同一物を表わす。モノ
マルチの基本的な動作説明は第３図によシ行なったので
ここでは割愛する。

以下、時定数切り換えに関する部分にっ−てのみ説明を
する。第３図における定電流源９，１ｏが第６図のトラ
ンジスタ１３．１４に相当する。トランジスタ１５及び
１４の電流は次の様にして決まる。１６〜１日は一種の
カレントミラーを構成している。トランジスタ１３，１
４．１５に流れる電流の比（１１３〜Ｉ＋ｓ）は抵抗１
６〜１８の抵抗比によシ現定される事は周知である。一
方Ｉ８．の絶対値は抵抗２０によって決める事ができる
。トランジスタ１９のエミッタに流れる電流即ちコレク
タ電流（ベース電流は無視する）は次式で決まる。

１１５　＝　（’２１　　”’ε２ｏ）／７？２ｏ＝Ｉ
０・・・（４）ここで’１４１は定電源２１の電圧、　
Ｖｂｅ２０はトランジスタ１９のベース−エミッタ間電
圧、Ｒ２０は抵抗２０の抵抗値である。そこで前述の遅
延特性を得７）　Ｋ　ｔｄ　’１５　：　Ｉ。になるよ
うにん。の抵抗値を選択すればよい。

次に谷定電流源の切シ換えにつき説明する。

まず６倍モードの再生につき考える。この時、端子２５
に１Ｈ″電圧が入力し、１１４は全てトランジスタ２３
のコレクタ側へ流れる。従って容量５に流れる電流はト
ランジスタ１３のコレクタ電流のみでるシ、８５図の通
ルとなる。なおダイメート２２があるため１１３の電流
がトランジスタ２３のコレクタに流れる事はない。次に
６倍モードの記録につき考える。この時端子２５は”Ｌ
”である。容量に流れる電流は４ｇと１１４の加（ロ）
−値であり３’ｏと々る。これは第５図に一致する。以
上３倍モードにつき考えたが、標準モードについて同様
に考えられる。本回路のＩＣ化を考えた場合抵抗１６〜
１８の抵抗比は充分に取る事はできるので１１３〜１１
．の電流比はとれる。絶対値については抵抗２ｏを調整
し行なえば良込のでＩＣ化しｆｃ場合でも大きな問題は
ない。この様に複雑な時定数切り換え回路を全てＩＣ内
蔵でき調整は一箇所となシ、部品点数削減及び経済的効
果は犬である。

〔発明の効果〕

本発明によれば、前述した様に記録及び再生のＣＴＬ信
号の遅延回路をモードにょシ遅延蛋が変わる第１の遅延
回路と固定の遅延量をもつ第２の遅延回路にわける。こ
うすれば第１の遅延回路の各モードの遅延量には規則性
をもたせる事ができるので、第１及び第２の遅延回路を
適当に組み合わせれば簡単な記録及び再生のコントロー
ル信号の遅延回路ができる。また調整個所も一箇所と大
幅に削減できる。

【図面の簡単な説明】

第１図は記録及び再生のコントロール信号の所望遅延量
を示す図、第２図は本発明による記録及び再生コントロ
ール信号の遅延量を示す照温３図は本発明の具体的回路
ブロック図、第４図は本発明の動作説明図、第５図はモ
ノマルチに流す電流を示す図、第６図は本発明の具体的
な回路図である。５・・・容量　　　　９，１０・・・定電流源１１・・
・スイッチ代理人弁理士　薄　１）利　ｆ−）シアー’Ｓ；：、−。第１躬矛　３　図オ　　４　　口＋３ｔ、　　　　　　ｆｚ

Claims

【特許請求の範囲】

複数モードの遅延時定数を切如換える遅延量・路におい
て、前記複数モードの制御信号により５遅延蓋が変化す
る第１の遅延回路と遅延量が固・定の第２の遅延回路で
構成したことを特徴とす・る遅延回路。