JPS59500540A - 相補形集積回路デバイス形成プロセス - Google Patents

相補形集積回路デバイス形成プロセス

Info

Publication number
JPS59500540A
JPS59500540A JP58501341A JP50134183A JPS59500540A JP S59500540 A JPS59500540 A JP S59500540A JP 58501341 A JP58501341 A JP 58501341A JP 50134183 A JP50134183 A JP 50134183A JP S59500540 A JPS59500540 A JP S59500540A
Authority
JP
Japan
Prior art keywords
region
type
regions
layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58501341A
Other languages
English (en)
Inventor
パ−リロ・ルイス・カ−ル
ル−トリンガ−・ジヨ−ジ・ウイリアム
ワン・リ−−コン
Original Assignee
ウエスタ−ン　エレクトリツク　カムパニ−，インコ−ポレ−テツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウエスタ−ン　エレクトリツク　カムパニ−，インコ−ポレ−テツド filed Critical ウエスタ−ン　エレクトリツク　カムパニ−，インコ−ポレ−テツド
Publication of JPS59500540A publication Critical patent/JPS59500540A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 相補形集積回路デバイス形成プロセス 本発明は相補型集積回路デバイスの作成プロセスＩＣ係り、シリコン基体中＋Ｃ ｐ形伝導形の第１の領域及びｐ形伝導形の第２の領域全作成する工程、第１の領 域内１Ｃ少くとも１つの比較的高′ａ度ドープｐ形伝導形の第３の領域を形成す る工程及び第２の領域内；（少くとも１つの比較的高濃度ドープｐ形伝導形の第 ４の領域を形成する工程から成る。
半導体製造における著しい傾向は、単一チップ上に含まれる要素の数の定常的な 増力ρである。これには個々の要素をより小さく作ることと、密度を増すため、 それらをより接近させて充てんすることが含まれる。充てん密度の増加とともに 、要素間の分離障壁の必要性が大きくなってきた。典型的な場合、これらの分離 障壁は能動要素間の領域の寄生的な導電性反転により生じるような隣接する要素 間の漏れを減らすための、一般的にチャンストップ（又はチャンネル・ストップ 又は保護環）として知られる比較的高濃度ドープ領域の形をとる。そのような反 転はたとえば能動要素１ｃ動作電圧全印加するため１ｃ用いられるチップ上にあ る導電体の電圧により、起る傾向がある。これらのチャンストップは通常電界印 加用酸化物の下に形成するのが有利で、その酸化物は能動要素間の受動領域にお いて、チップ全被覆するために用いられる比較的厚い酸化物である。
相補形集積回路というのは、同様の領域が相対する（あるいは相補的な）伝導形 を有するデバイスである。相補形ＭＯ８（Ｃ−ＭＯＳ　）回路は、ｎ−チャネル ＭＯＳトランジスタがｐ形伝導形の゛タブとよぼれる表面領域中に形成され、ｐ −チャネルＭＯＳトランジスタが同じチップ上の表面領域又はｐ形伝導形のタブ 中に形成される。
相補形集積回路Ｃｃおいて、同じ伝導形のチップ中で隣凄したトランジスタをし ばしば必要とし、その場合単一のチャンストップで通常分離には十分で、相対す る伝導形の隣接したトランジスタに対する他の必要性の場合、各形のチャンスト ップが最適分離のためＩＣ通常必要である。空間全節約するため、相補チャンス トップのこの対は隣接するか背中合せにするのが有利であり、そのような構造を ツインチャンストップとよぶのが便利である。
集積回路デバイス、特１（高密度デバイスの製作において浸透してい乙一つの考 えは、製作価格を減すことである。典型的な場合、これは高歩留りが可能、ケプ ロセス全必要とし、厳密さを必要とする工程、特に正確な位置合せ全必要とする マスク全はとんど含まないプロレスによりその目的が最も達せられる。
もう一つの問題は、チャンストップ及び相対する伝導形のチャンストップを含む チップの他の領域、間に形成された接合において、高い降伏電圧を有するチャン ストップを作成することである。
本発明に従うと、これらの問題は上で述べたプロセスで解決される。このプロセ スは第３及び第４の領域全形成すべきシリコン基体・り表面部分にホウ累イオン を選択的に注入し、第４の領域を形成すべきシリコン基体の表面部分には、リン 又はひ素イオン全選択的１Ｃ注入し、シリコン基体：ま選択的にマスクされ、第 ３及び第４の領域全選択的（Ｃ酸化するよう加熱されることｔ％像とする。
本発明に従うプロセスの一つの特徴は、通常必要とされる以上に単一のマスク工 程？加えることにより、所望の；場所・に電界印加用酸化物下で自己整合したい ずれかの形の単一チャンストップ又はツインチャンストップが形成される。
本発明は上の電界印加用酸化物と自己整合したチップの表面ｒｃ、適当なチャン ストップを有する相補形集積回路をシリコンチップ中（Ｃ形成する方法である。
本プロセスの特徴ｊ・ま、電界印加用酸化物と位置合４ せしたいずれかの形のチャンストップ又はツインチャンストップを形成する技術 にある。基本的にはトランジスタの相補形の対を形成するために通常用いられる の１（加え、最初ツインタブ構造を形成した後、単一の余分のマスク工程のみを 含む。このマスク工程はドナイオン注入（典型的な場合、リン又はひ累）ｆｎ形 チャンストップ全形成すべき局在された領域にのみ閉じ込めるのに用いられ、そ れにアクセプタ（典型的な場合ホウ素）の注入が続き、それはチャンストップを 形成すべき領域に局在され、それはこの目的のため１１ｃ先に能動トランジスタ 全形成すべき領域全規定するため１ｃ用いたマスクを用いる。その後好ましい実 施例１でおいてはドナ及びアクセプタイオンの成長する酸化物／シリコン界面に おける偏析特性の違いを利用し、異なる注入領域のドーピングレベルを制御し、 各タブ中の所望のドーピングを得る。
本発明の実施例ＩＣおいて、最初にシリコンウェハの各チップ部分中の比較的高 抵抗の層の共通表面に隣接しｆｃ　ｎ形及びｐ形タブの少くとも一つの対を形成 する。ｎ形タブはｐチャネルエンハンスメントモードトランジスタに適合するよ うに設計され、Ｐ形タブはそのようなトランジスタの相補対のｎチャネルエンハ ンスメントモードトランジスタに適合する５　特表昭５９−５００５４０　（３ ）ように、設計される。次に、窒化物／酸化物アイランドが形成され、それはタ ブ中の能動トランジスタを形成すべき領域を規定する。アイランドを規定するた め＋１’Ｃ用いられるレジストもアイランド上に残し、露出した領域全体ｒｃ　 ｐ形注入を行うのが有利である。
レジストを被覆したアイランドはマスクとして働き、トランジスタを形成すべき 被覆された領域をこの注入力・ら遮蔽する。各ｐ形タブの露出された領域中に注 入されたイオンは、最終的にはそこにｐ形チャンストップを形成する。
次に、アイラントルらレジストが除去され、すでに窒化物／酸化物アイランドで 被覆されていないπ形タブ領域の表面のみが露出されるように、新しいレジスト 層がｐ形タブ上ｊで形成される。これだけが通常の一連のマスク工程に必要なも のｊテつけ加わる余分のマスク操作である。次に、ｎ形注入を行う。
注入されたイオンはｎ形タブの保護されていない領域ｊ／ｃのみ入り、最終的に はそこにｎ形チャンストップを形成する。次に、レジストがＰ形タブの表面から 除去され、ウェハは窒化物／酸化物アイランドにより被覆されていない領域のみ 、選択的に酸化される。２回のドーズ及びエネルギーを適゛当ニ調節するならば 、この酸化工程の終りには、新しく形成された局在した厚い酸化物領域下に、ｐ 形タブの所望の領域にｐ形チャンストップが、ｎ形タブの所望の領域ｙｎ形チャ ンストップが、隣接したｎ形及びｎ形タブ間ＩＣツインチャンストップが形成さ れている。
この所望の結果：！！−得るための一つの可能な技術は、ドナ注入ドーズをアク セプタ注入ドーズより十分高くし、両方に露出されｆ４　ｎ形領域中で、ドナイ オンがアクセプタイオンを十分補償するようにすることである。これは二つのチ ャンストップ間に形成され７１　ｐ　−ｎ接合は、低い逆方向降伏電圧値を有す る傾向があり、その減少分によりある種の用途ｒｆｃは限界が生じるという欠点 をもつ。
好ましい実施例において、ホウ素がアクセプタとして選ばれ、リン又はひ素がド ナとして選択され、補償の間＠を緩和するために、シリコン／シリコン酸化物成 長界面における異なる偏析特性を利用する。
具体的１Ｃは、局部的な酸化工程中、ホウ素はシリコン中に蓄積するより成長す る酸化物中に偏析する傾向があり、一方リン及びひ素は　“°雪かきヲし、成長 する酸化物中に入るよりシリコン中に蓄積する傾向がある。その結果、酸化物に 隣接し友シリコン領域中てリン及びひ素が増加する。従って、その領域を確実に するために注入する必要のあるリン又はひ素の量が減少する。その領域はｎ形チ ャンストップとして働き、高濃度ドナドーピング全必要とする。
更に、上で述べた二つのトナのうち、リンのより高い拡散速度が通常好ましい。
なぜならば、それにより所望の深さのチャンストップのために、低い注人工末ル ギーを用いることができるからである。
チャンストップ領域の形成後７　ｐチャネルトランジスタがπ形タブ内１て形成 され、任意の適癲な方去ＩＣより、ｐ形タブ内ＫＷチャネルトランジスタが形成 される。これはｐ形ＭＯＳトランジスタのソース／ドレイン領域を形成するため に、ケート電極をマスクとして用いて、ｎ形タブの局在領域にアクセプタのイオ ン全注入することと、ｎ形ＭＯＳトランジスタのソース／トレイン領域を形成す るため１〔、ゲート電極にマスクとして用いて、ｐ形タブの弓在領域（（ドナの イオン注入をすることを含む。
あるいは、別々のタブ領域中に他の形のトランジスタ全形成することができる。
次に、図面を参照すると、第１図］Ｃはたとえば多数の相補トランジスタを含む 大規模集積回路の一部として相補トランジスタが形成されるシリコンチップの一 部１（対応するシリコンウェハ（１０）の一部が示されている。典型的な場合、 プロセスが完了しｆｃ　！各つエノいまそれぞれ全パッケージに入れるため、多 数のチップに分割する。プロセスの異なる段階において、同じ部分又は領域を示 すために、図面全通８ じて同じ参照数字が通常用いられている。はるかに小さな垂直方向の大きさが典 型的な場合金まれるため、図面は実際の比率とは異る。
中に相補形トランジスタが形成される好ましいツインタブ構造全形成するため、 一対の隣接したｐ形及びル形タブとして見えるシリコンウェハ部分が最初１ｃ形 成される。
この目的のためには、ル形で比較的低抵抗のシリコンバルク領域（１１）上に、 最初１ｃ低濃度ドープエピタキシャルｎ形層（１２）ｋ成長させる。同し抵抗形 の比較的高濃度ドープ基板上の比較的低濃度ドープエピタキシャル層を用いるの は、ＣＭＯＳデバイス中の寄生ＳＣＲ形ラクラッチアップする保護とすることが 知られている。
次に、典型的には３５０オングストロームの比較的薄い二酸化シリコン層（１３ ）がエピタキシャル層の表面上に熱的１ｃ成長され、その上に厚いシリコン窒化 物層（１４）が約１２００オングストロームの厚さに、好ましくは低圧化学気相 堆積プロセスにより形成される。周知のように、中間酸化物層を用い乙と、バッ ファ層として役立ち、高温過程でシリコン表面があまり劣化しないようにする。
次に、第２図Ｉ（Ｃ示されるように、シリコン窒化物／シリコン酸化物層（１３ ，１４）が、領域（１５）９ｇ）鵠５？ｌ−５０ｔ１５４０　（４）からそれ全 除去するため、周知の方法でパターン形成され、その場合ル形タブが形成され、 その後ウェハはドナイオン、好ましくはリンの注入に露出される。負の印で示さ れたイオンは、７ｍ（１３，１４）が除去された領域（１５）のみから本質的（ Ｃシリコン中に侵入する。ドナドーズ量及び注入エネルギーはイオンの活性化後 、ｎ形タブの所望の特性が得られるよう選択される。
この注入後、ウェハは通常の方法で浄１ヒされ、次に第３図に示されるように、 約４０００オングストロームの厚さの二酸化シリコンの比較的厚い層（１６）が 領域（１５）上に選択的に熱的１で成長される。残ったシリコン窒化物層（１４ ）下の領域（１７）は、窒化物層（１４）のマスク効果のため（（、この酸化物 工程により本質的に影響を受けずに残る。
第３図に示されるように、このプロセスでドナ注入領域の端部において、シリコ ン中に小さな段差（１８）が残ることに注意すべきである。次に、シリコン窒化 物層（１４）の残りの部分が、二酸化シリコン層（１３）及び（１６）に著しい 影響を与えない適当なエッチ（典型的な場合Ｈ３Ｐ０．水溶液）により、選択的 １４ｃ除去される。次に、第４図１に示されるように、ウェハにアクセプタイオ ン、好ましくはホウ素を、比較的薄い酸化物層（１３）全容易（Ｃ０ 貫通するが、厚い酸化物領域（１６）全貫通するには不十分なエネルギーで照射 し、正の符号で示されるように、領域（１７）にはアクセプタイオンが選択的１ （注入され、その濃度はイオン活性化の後、領域（１７）がｐ形タブを形成する のに必要なドーピングａ妾を有するのに適したものである。
適当なエツチングにより酸化物層（１３）及び（１６）全除去し、ドライブ−イ ンのためアニーリングし、かつ注入されたイオン全格子位置に動かすことにより 活性化した後、第５図に示されるように、端部（１８）においてｐ　−ｎ接合を 形成する隣接し７ｎ　ｐ形タブ（１９）及びｎ形タブ（２ｏ）が内部に形成され る層（１２）から成る部分が得られる。二つのタブは層（１２）中に等しい深さ まで浸透するように示されているが、各深さがその中にトランジスタ全形成する のに十分な大きさである限り、その必要はない。この時点までは、プロセスは先 に述べた別の実施例の場合と本質的１ｃ同じで、これ以上詳細に参照しない。
ある種の例では、この状態で注入されたイオンを特にドライブ−イン及び活性化 するためのア二−リング工程ヲ用いる必要はないことに注意すべきである。ｔｌ ぜなうば、それはこの目的のため１（はプロセスの後の工程で起る加熱工程に頼 ることができるがらである。
次の工程として、各タブ中にトランジスタを形成すべき能動領域が規定された。
布板のデバイスにおいて、通常各タブ中に適当な一つの型の多数のトランジスタ がある。通常の回路はｐ形トランジスタよりｎ形トランジスタ全多く含むから、 ｎ形トランジスタを入れるｐ形タブは、より多くのトランジスタに適合するよう に、通常大きい。しかし、説明を簡単にするため、各タブ中には二つだけのトラ ンジスタがあるように示されている。
この目的のためには、全表面上に再び合成層が形成され、それは典型的な場合、 シリコンチップに隣接した約１００オングストロームの厚さの熱的１・で成長さ せたシリコン酸化物層と、約１２００オングストロームの厚さのその上のシリコ ン窒化物層から成る。
次に、各タブ領域中にフォトレジスト被覆シリコン窒化物／シリコン酸化物アイ ランドを形成するために、通常のプロセスが用いられ、アイランドは各トランジ スタが形成されるタブの領域を、本質的１ｃ規定する。アイランド全形成するｔ めＩｃ　ｓ周知の方式で非等方ドライエツチングを用′、）ると有利である。
第６図Ｃ（おいて、アイランド（２２）は反応性イオンエツチング中アイランド 全マスクするためｊに用いられるフォトレジスト保護被膜（２３）でなお被覆１ ２ されているように示されている。次に、正の符号により示されるように、被覆さ れていない表面領域に選択的に注入するため１（、ウェハにホウ素イオンを照射 する。典型的な場合、１０万電子ボルトのエネルギーと５×１０　／ｃｒｎ　の ドーズの高エネルギー注入が有利である。
次に、アイランドを被覆するフォトレジスト（２３）が除去され、ｐ形タブの全 体を選択的（に被覆するために、新しいフォトレジスト層がパターン形成される 。これはウェハ全体にフォトレジスト層を形成し、ｎ形タブＴｉ［覆する部分を 選択的ＩＣ除去するためにフォトリソグラフィ技術を用いることにより、最もよ く行える。このプロセスにおいて、ｐ形及びｎ形タブ間の界面に実効的に印をつ けるシリコン中の段差（１８）’ｅ利用することができる。第７図に示されるよ う尾、フォトレジスト層（２５）はこのタブに付随したアイランド（２２Ａ）’ に含むｐ形タブ（１９）のみの表面を被覆する。ｒＬ形タブ（２０）のいくつか の部分は、アイランド（２２Ｂ）で被覆されるが、他の部分は露出される。次に 、ｎ形タブ（２ｏ）の露出された領域中にリンイオン全注入するために、５×ｌ Ｏ／Ｃｍのドーズで、（典型的な場合、３万電子ボルトのエネルギー）ウェハに 比較的低エネルギーリンイオンを注入する。そして、図で符表昭５９−５００５ ４０　（５） は負イオンにより示されている。アイランド（２２Ｂ）下のタブ（２０）の領域 には、本質的１４ｃそのようなイオンは入らない。次に、フォトレジスト（２５ ）が除去され、ウェハはアイランド（２２Ａ）及び（２２Ｂ）’ｚはとんど乱す ことなく浄化される。
次に、アイランド間に厚い電界印加用酸化物を成長させるため、通常の局部酸化 プロセス（Ｃより、アイランド間にある露出されたシリコン表面を選択的に酸化 するように、酸化雰囲気中でウェハが加熱される。
電界印加用酸化物の成長中、リン（又はひ素）はホウ素より成長中の酸化物領域 から出やすく、下のシリコン中に蓄積する傾向が大きいという事実全利用すると 有利である。その結果、ホウ素とリンの両方か注入されたタブ（２ｏ）の部分の ような領域中で、電界用酸化物が成長するにつれ、それはホウ素を残すがリンを 拒絶する傾向がある。従って、下のシリコン中で、注入されたホウ素とリンの濃 度は最初はとんど等しかったにもがかわらす、リン濃度は急速１で増加し、ただ ちにホウ素を越える。この理由により、実際＋／ｃ本質的に同じドーズ量の二つ の注入全行うことができ、それは有利であることがわかっている。
その結果、第８図に示されるように、電界印加用４ 酸化物（２７）下のｎ形タブ（２０）の領域中に、高濃度リント−プル形チャン ストップ（２８）が形成される。同様に、電界印加用酸化物（２７）下、ｐ形タ ブ（１９）中に、高濃度ホウ累ドープｐ形チャンストップ（２９）が形成される 。二つのタブが隣接している場合、ツインチャンストップが形成され、各チャン ストップ（２８，２９）がその適当なタブ中にある。各チャンストップは、精密 に上の電界印加用酸化物下１（ある。
用いられる製作プロセスのため、各種領域のそれぞれのドーピング全高度に制御 することが可能である。これにより、過度の補償の必要性全最小１ｃすることが 可能で、それはチャンストップ及びタブの他の領域間の逆方向降伏電圧全比較的 高く維持すること全可能にする。同様に、チャンストップドーピングの制御をよ くすることによって、能動デバイスの寄生結合が最小になる。
次にアイランド（２２Ａ、２２Ｂ）が除去され、第９図１／ｌｃ示される構造全 形成するため、能動デバイスが形成され、部分のウェハが露出される。ｐ形タブ （１９）はその表面＋ｌＣｐ形チャンストップ（２９）全含み、厚い電界印加用 酸化物（２７）の下にあり、η形タブ（２０）は厚い電界印加用酸化物（２７） 下にある部分で、表面＋／ｒｃおいてル形チャンストップ（２８）を含む。
上で述べたプロセスの典壓的な−っの応用ｊ／ｃおいテ、二つノタブ間の界面に 配置されたツインチャンストップの各チャンストップは、最も狭い寸法は約５ミ クロンで、一方タブの内部領域に配置された単一のチャンストップは、最も狭い 寸法は約３５ミクロンであった。ｎ形タブ中で、活性領域は１　ｔｙｎ”　ａす ２×１０１６の過剰のリンを有し、ｐ形タブ中では活性領域はまた１　ｃｍ３昌 り２　Ｘ　１０　”’の過剰のホウ素ドーピングを有しｔ０各チャンストップは 深さが１ミクロン以下で、各戸形チャンストップは１−３当り約４　Ｘ　１０１ ６　の過剰のホウ素濃度を有し、各ｎ形チャンストップは１　ｔｙｎ３当り１× １ｏ１７の過剰リン濃度を有した。
プロセスのこの段階に達した後、更に製作するため各種の技術が使用でき、具体 的な選択１５まめる最終結果１．Ｃより基本的１（指定される。
本発明は独立の活性領域中；Ｃ相補型エンハンスメントモードＭｏ５ｔ’ランジ スタが形成されるように、すなわちｐ形タブ中ｆｎチャネルエンハンスメントモ ード型、ル形タブ中ＫＰチャネルエンハンスメントモード型が形成されるという 設定に対して、主な応用を見出すことが期待される。しかし、ある種の例では一 つ又は両方のタブ中疋、空乏形トランジス１６ タを形成することも望ましい。
また、ある種の例では、−ないし複数のタブ中に−ないし複数のバイポーラ接合 トランジスタ又は接合電界効果トランジスタを形成するのが有利であることが立 証されよう。
タブ中に相補型エンハンスメントモードＭＯＳトランジスタを形成する技術の一 例は、ｐ形及びル形タブ中の能動領域のそれぞれの表面上に、薄いゲート酸化物 層を形成することから始まる。これにゲート電極の形成が続く。通常二つのトラ ンジスタの型のそれぞれのゲート電極導電体として、同じにドープした多結晶シ リコン材料を用い、二つの型で同じ閾値全有するようにするのが有利である。二 つのタブが最初友形成された時、この要因が適切１ｃ備っていなければ、二つの タブの一つの表面を、ある程度更に処理する必要が生ずることがある。たとえば 、ｎドープポリシリコンをゲート導電体に用いるならば、ｎタブに形成すべきｎ チャネルトランジスタの閾値を、より正にするため、ｎタブの表面に浅いホウ素 の注入をする必要がありうる。この例において、ｐ形タブはフォトレジストでマ スクされ、ホウ素イオンがｎタブ中に注入された。
何らθ・の閾値調整用注入全行った後、用いたフォトレジストマスクが除去され 、ポリシリコン層をチ１７　蒲Ｂ８５９−５００５４０　（６）ツブの表面全体 に堆積させる。次にゲート電ｔｌｉＴｈ規定するために、ポリシリコン層がパタ ーン形成され、それは能動領域中に適切１て局在し、相互接続用に用いられる導 電体ランナも規定する。すると、この時点で、ソース及びドレインを配置すべき 露出された領域上に、薄い酸化物が残るが、典型的な場合損傷からシリコン表面 を保護できるよう、この酸化物を通してソース及びドレイン注入を行うのが好ま しい。
次に、ホウ素注入が続き、それ・まｎ形タブ中のｎチャネルトランジスタのｐ形 ンース及びドレイン領域を形成する働きをする。注入されたホウ素以上に後にリ ンを容易ＩＣ注入できるため、この操作中ｐ形タブをマスクすることは、典型的 な場合必要ない。
しかし、ｐ形タブ中′Ｖｔｃｎ−チャネルトランジスタのｎ形ソース及びドレイ ン領域を形成する之めに、そのようなリン注入をする前（（、ｎ形タブはそのよ うな注入に対し、マスクされる。これは最初ウェハ上に均一１（堆積したフォト レジスト層２適切にパターン形成することにより、容易に行える。マスクを形成 した後、ｎチャネルトランジスタの所望のソース及びドレイン領域全形成するた め、ウェハはリンイオンビームに露出される。この注入は典型的、″ｉ：場合導 電率を増肌させるため、ポリシリコンゲート電値及び任意のランナにドープする の１でも役立つ。
８ 次に、ウェハの表面全体（て保護用リンドープガラス層を形成し、凹凸全溝らか ＩＣするため、高温で流すことも通常用いられる。この加熱はまた、ソース及び トレイン注入様を活性化するためＫも役立つ。
次に、シリコン表面への窓が形成され、動作電圧全制御するため、適当な領域へ のドレイン及びゲート電極の接続が作られる。
第１０図１Ｃおいて、上に述べた方式で作られた完成されたデバイスの一部の基 本的構造が示されてい乙。それはバルク層（１１）を含むシリコンウェハの一部 を含み、バルク層（１１）上にはエピタキシャル％（１２）があり、それはｐ形 タブ（１９）及びル形タブ（２０）’に含む。ｐ形タブ（１９）中には電極（３ １Ａ、３２Ａ）ｋ有するル形ソース／ドレイン領域（３１，３２）、ゲート電極 （３３Ａ）を有するゲート酸化物（３３）Ｋより形成されｆｌ　一対のｎチャネ ルエンハンスメントモードトランジスタがある。ｎ形タブ（２０）中には、電極 （３４Ａ。
３５Ａ）’ｒ有するｐ形ソース／ドレイン領域（３４゜３５）、ゲート酸化物（ ３６）及びそれらのゲート電極（３６ａ）により形成された一対のｐチャネルエ ンハンスメントモードトランジスタがある。個々のトランジスタを分離して、厚 い電界印加用酸化物（２７）の一部があり、その下にチャンストップがある。ｐ 形タブ中の二つのｎ形トランジスタを分離して、単−ｐ形チャンストップ（２９ ）があり、ｎ形タブ中の二つのｐ形トランジスタを分離して単一ル形チャンスト ップ（２８）がある。二つのタブ全分離して、ツインチャンストップ（２８，２ ９）がある。リンドープカラス（４ｏ）がチップの表面のすべての部分全被覆し 、それを通して各種の電極が突き出ている。
上で述べた具体的なプロセスは、本発明の好ましい実施例を示すもので、本発明 の一般的な原理と逸脱することなく、変更することができることを理解すべきで ある。たとえば、本発明をツインタブ技術ｆｃ適用するのが有利であることが立 証されたが、その原理はそのような表面領域中（て相補型トランジスタを形成す るため１Ｃ１適当なドーピングの表面領域を形成する他の技術にも適用すべきで ある。
補正書の翻訳文提出書 （特許法第１８４条の７第１項） 昭和５８年１２月　５日 特許庁長官　若杉和夫　殿 １特許出願の表示 ＰＣＴ／ＵＳ８３１０’０３６９ ２発明の名称 相補形集積回路デバイス形成プロセス ３、特許出願人 ５、補正書の提出年月日　１９８３年８月２日請求の範囲 １　（補正後）シリコン基体中にｐ形伝導形の第１の領域（１９）とｎ形伝導形 の第２の領域（２０）とを形成する工程、第１の領域内ｒ／ｌＸ比較的高濃度に ドープされたｐ形伝導形の少くとも一つの第３の領域全形成する工程及び第２の 領域内１ｆｃ、比較的高濃度にドープされｔ７＋、形伝導形の少くとも一つの第 ４の領域（２８）を形成する工程から成る相補型集積回路デバイスの製造プロセ ス１肥おいて、第３及び第４の領域を形成すべきシリコン基体の表面部分に、選 択的１（ホウ素イオンを注入し、第４の領域全形成すべきシリコン基体の表面部 分ｊＣ１実質的ＩＣホウ素注入と同じドーズ量のリン又はひ素イオンを選択的に 注入し、シリコン基体は選択的ｉｃマスク（２２Ａ、２２Ｂ　）され、第３及び 第４の領域が選択的１で酸化（２７）されるように加熱されること？特徴色する プロセス２　請求の範囲第１項１ｃ記載されたプロセスにおいて、 相補型ＭＯＳトヲンジスタが第１及び第２の領域内に形成され、第３及び第４の 領域：・まチャンストップを構成することを更に特徴とするプロセス。
３、請求の範囲第２項１Ｃ記載されたプロセスにおいて、 ２ 第３及び第４の領域は、第１及び第２の領域より抵抗率が低く、第１及び第２の 領域はそれらが形成されるシリコン基体より抵抗率が低いことを更に特徴とする プロセス。
４　請求の範囲第３項に記載されたプロセスにおいて、 第１及び第２の領域は隣接し、少くとも一つの第３の領域が少くとも一つの第４ の領域と隣接すること全史に特徴とするプロセス。
５　請求の範囲第４項に記載されたプロセスにおいて、 隣接した第１及び第２の表面領域を形成するプロセスは、 比較的高抵抗率の基板（１１）上に、抵抗率が低く同様の伝導形のエピタキシャ ル層（１２）’に形成する工程、 エピタキシャル層上にシリコン酸化物−シリコン窒化物（１３，１４）合成層全 形成し、エピタキシャル層の選択された領域から合成層全除去する工程、 第２の領域を形成するために、合成層が除去されたエピタキシャル層の領域に、 選択的にドナイオン全注入する工程、 注入領域上に合成層中の酸化物層よりかなり厚特表昭５９−５００５４０（８） い酸化物層（Ｌ６）を形成するため（（、酸化雰囲気中で基板を加熱する工程、 合成層のシリコン窒化物部分（１４）’ｅ除去する工程及び、 第２の領域を形成するために、合成層の残った酸化物層によってのみ被覆されｔ エピタキシャル層の領域中に、選択的にアクセプタイオンを注入する工程、 を含むことを更に特徴とするプロセス。
６　請求の範囲第５項に記載されたプロセスにおいて、 エピタキシャル層中に注入されるドナ及びアクセプタイオンは、それぞれリン及 びホウ素であることを更に特徴とするプロセス 国際調査報告・

Claims (1)

  1. 【特許請求の範囲】 １、　シリコン基体中Ｋｐ形伝導形の第１の領域（１９）及びル形伝導形の第２ の領域（２０）と全形成する工程、第１の領域内に比較的高濃度にドープされｆ ｔｐ形伝導形の少くとも一つの第３の領域（２９）全形成する工程及び第２の領 域内ＩＣ１比較的高濃度ドープｎ形伝導形の少くとも一つの第４の領域（２８） ’を形成する工程から成る相補型集積回路デバイス製造プロセスにおいて、 第３及び第４の領域を形成すべきシリコン基体の表面部分に、ホウ素イオンが選 択的に注入され、第４の領域を形成すべきシリコン基体の表面部分に、リン又は ひ素イオンが選択的（Ｃ注入され、シリコン基体は選択的にマスク（２２Ａ、２ ２Ｂ）され、第３及び第４の領域を選択的ＩＣ酸化（２７）するためＫ、加熱す ることを特徴とするプロセス。 ２、請求の範囲第１項（Ｃ記載されたプロセスにおいて、 相補型ＭＯ８Ｉ−ヲンジスタが第１及び第２の領域内（Ｃ作成され、第３及び第 ４の領域はチャンストップを構成することを更に特徴とするプロセス３　請求の 範囲第２項１て記載されたプロセスにおいて、 第３及び第４の領域は第１及び第２の領域よシ抵抗率が低く、第１及び第２の領 域はそれらが形成されるシリコン基体より抵抗率が低いことを更に特徴とするプ ロセス。 ４　請求の範囲第３項に記載されたプロセスにおいて、 第１及び第２の領域は隣接し、第３の領域の少くとも−っシま、少くともｍ一つ の第４の領域に＠接することを更に％徴とするプロセス。 ５、　請求の範囲第４項に記載されたプローＺスにおいて、 隣接した第１及び第２の表面領域全形成するプロセスは、 比較的高抵抗率の基板（１１）上に、低抵抗率で、同様の伝導形のエピタキシャ ル層（１２）ｅ形成する工程、 エピタキシャル層上にシリコン酸化物−シリコン窒化物（１３，１４）合成層を 形成し、エピタキシャル層の選択された領域（１５）から、合成層を除去する工 程。 第２の領域を形成するため、合成層が除去されたエピタキシャル層の領域中に、 ドナイオンを選択的に注入する工程、 注入領域全体上に、合成層中の酸化物層−よりかなり厚い酸化物層（１６）ｋ形 成するため、酸化２２ 雰囲気中で基板全加熱する工程、 合成層のシリコン窒化物部分（１４）全除去する工程及び 第２の領域を形成するために、合成層の残った酸化物層部分によってのみ被覆さ れたエピタキシャル層の領域中に、アクセプタイオン全選択的１ｃ注入する工程 、 を含むこと全史に特徴とするプロセス。 ６　請求の範囲第５項に記載されたプロセスにおいて、 エピタキシャル層中に注入されるドナ及びアクセプタイオンは、それぞれリン及 びホウ素である二と全頁に特徴とするプロセス。 ７、請求の範囲第４項に記載されたプロセスにおいて、 ホウ素注入のドーズ量は、リン又はひ素注入のそれとほぼ同じであることを更に 特徴とするプロセス。 １１積顯５９−５０（１５４０（２）
JP58501341A 1982-04-05 1983-03-17 相補形集積回路デバイス形成プロセス Pending JPS59500540A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/365,396 US4435895A (en) 1982-04-05 1982-04-05 Process for forming complementary integrated circuit devices
US365396GBEJP 1982-04-05

Publications (1)

Publication Number Publication Date
JPS59500540A true JPS59500540A (ja) 1984-03-29

Family

ID=23438743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58501341A Pending JPS59500540A (ja) 1982-04-05 1983-03-17 相補形集積回路デバイス形成プロセス

Country Status (11)

Country Link
US (1) US4435895A (ja)
EP (1) EP0104233A4 (ja)
JP (1) JPS59500540A (ja)
KR (1) KR840004830A (ja)
AU (1) AU543436B2 (ja)
CA (1) CA1194612A (ja)
ES (1) ES8403665A1 (ja)
GB (1) GB2118364B (ja)
HK (1) HK80486A (ja)
IT (1) IT1168908B (ja)
WO (1) WO1983003709A1 (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4574465A (en) * 1982-04-13 1986-03-11 Texas Instruments Incorporated Differing field oxide thicknesses in dynamic memory device
JPS5955054A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体装置の製造方法
JPS5994861A (ja) * 1982-11-24 1984-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
US4716451A (en) * 1982-12-10 1987-12-29 Rca Corporation Semiconductor device with internal gettering region
DE3314450A1 (de) * 1983-04-21 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4574467A (en) * 1983-08-31 1986-03-11 Solid State Scientific, Inc. N- well CMOS process on a P substrate with double field guard rings and a PMOS buried channel
JPS60106142A (ja) * 1983-11-15 1985-06-11 Nec Corp 半導体素子の製造方法
JPS60123055A (ja) * 1983-12-07 1985-07-01 Fujitsu Ltd 半導体装置及びその製造方法
EP0157926B1 (de) * 1984-03-21 1989-03-08 Siemens Aktiengesellschaft Verfahren zum Herstellen einer hochintegrierten MOS-Feld-effekttransistorschaltung
US4516316A (en) * 1984-03-27 1985-05-14 Advanced Micro Devices, Inc. Method of making improved twin wells for CMOS devices by controlling spatial separation
US4554726A (en) * 1984-04-17 1985-11-26 At&T Bell Laboratories CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
US5008729A (en) * 1984-06-18 1991-04-16 Texas Instruments Incorporated Laser programming of semiconductor devices using diode make-link structure
US4561170A (en) * 1984-07-02 1985-12-31 Texas Instruments Incorporated Method of making field-plate isolated CMOS devices
US4558508A (en) * 1984-10-15 1985-12-17 International Business Machines Corporation Process of making dual well CMOS semiconductor structure with aligned field-dopings using single masking step
JPS6197859A (ja) * 1984-10-18 1986-05-16 Matsushita Electronics Corp 相補型ｍｏｓ集積回路の製造方法
US4866002A (en) * 1985-11-26 1989-09-12 Fuji Photo Film Co., Ltd. Complementary insulated-gate field effect transistor integrated circuit and manufacturing method thereof
JPH0770606B2 (ja) * 1985-11-29 1995-07-31 株式会社日立製作所 半導体装置
IT1188309B (it) * 1986-01-24 1988-01-07 Sgs Microelettrica Spa Procedimento per la fabbricazione di dispositivi elettronici integrati,in particolare transistori mos a canale p ad alta tensione
US4929565A (en) * 1986-03-04 1990-05-29 Motorola, Inc. High/low doping profile for twin well process
WO1987005443A1 (en) * 1986-03-04 1987-09-11 Motorola, Inc. High/low doping profile for twin well process
US4889825A (en) * 1986-03-04 1989-12-26 Motorola, Inc. High/low doping profile for twin well process
US4717683A (en) * 1986-09-23 1988-01-05 Motorola Inc. CMOS process
US4728619A (en) * 1987-06-19 1988-03-01 Motorola, Inc. Field implant process for CMOS using germanium
US4780424A (en) * 1987-09-28 1988-10-25 Intel Corporation Process for fabricating electrically alterable floating gate memory devices
US4925806A (en) * 1988-03-17 1990-05-15 Northern Telecom Limited Method for making a doped well in a semiconductor substrate
US5206535A (en) * 1988-03-24 1993-04-27 Seiko Epson Corporation Semiconductor device structure
KR940003218B1 (ko) * 1988-03-24 1994-04-16 세이꼬 엡슨 가부시끼가이샤 반도체 장치 및 그 제조방법
US5310690A (en) * 1988-10-31 1994-05-10 Texas Instruments Incorporated Method for forming integrated circuits having buried doped regions
US4839301A (en) * 1988-12-19 1989-06-13 Micron Technology, Inc. Blanket CMOS channel stop implant employing a combination of n-channel and p-channel punch-through implants
GB8907897D0 (en) * 1989-04-07 1989-05-24 Inmos Ltd Forming wells in semiconductor devices
US5091324A (en) * 1990-08-10 1992-02-25 Advanced Micro Devices, Inc. Process for producing optimum intrinsic, long channel, and short channel mos devices in vlsi structures
US5132241A (en) * 1991-04-15 1992-07-21 Industrial Technology Research Institute Method of manufacturing minimum counterdoping in twin well process
US5514616A (en) * 1991-08-26 1996-05-07 Lsi Logic Corporation Depositing and densifying glass to planarize layers in semi-conductor devices based on CMOS structures
KR950005464B1 (ko) * 1992-02-25 1995-05-24 삼성전자주식회사 반도체장치의 제조방법
EP0585601B1 (en) 1992-07-31 1999-04-28 Hughes Electronics Corporation Integrated circuit security system and method with implanted interconnections
US5358890A (en) * 1993-04-19 1994-10-25 Motorola Inc. Process for fabricating isolation regions in a semiconductor device
US5472887A (en) * 1993-11-09 1995-12-05 Texas Instruments Incorporated Method of fabricating semiconductor device having high-and low-voltage MOS transistors
US5434099A (en) * 1994-07-05 1995-07-18 United Microelectronics Corporation Method of manufacturing field isolation for complimentary type devices
KR100193102B1 (ko) * 1994-08-25 1999-06-15 무명씨 반도체 장치 및 그 제조방법
US5648290A (en) * 1994-12-30 1997-07-15 Lsi Logic Corporation Method of making a CMOS dynamic random-access memory (DRAM)
US5622882A (en) * 1994-12-30 1997-04-22 Lsi Logic Corporation Method of making a CMOS dynamic random-access memory (DRAM)
US5679598A (en) * 1994-12-30 1997-10-21 Lsi Logic Corporation Method of making a CMOS dynamic random-access memory (DRAM)
US5573963A (en) * 1995-05-03 1996-11-12 Vanguard International Semiconductor Corporation Method of forming self-aligned twin tub CMOS devices
KR100197656B1 (ko) * 1995-12-29 1999-07-01 김영환 반도체 에스.오.아이.소자의 제조방법
US5783846A (en) * 1995-09-22 1998-07-21 Hughes Electronics Corporation Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering
US5783470A (en) * 1995-12-14 1998-07-21 Lsi Logic Corporation Method of making CMOS dynamic random-access memory structures and the like
US5792680A (en) * 1996-11-25 1998-08-11 Vanguard International Semiconductor Corporation Method of forming a low cost DRAM cell with self aligned twin tub CMOS devices and a pillar shaped capacitor
US5973375A (en) * 1997-06-06 1999-10-26 Hughes Electronics Corporation Camouflaged circuit structure with step implants
US6396368B1 (en) 1999-11-10 2002-05-28 Hrl Laboratories, Llc CMOS-compatible MEM switches and method of making
US7217977B2 (en) * 2004-04-19 2007-05-15 Hrl Laboratories, Llc Covert transformation of transistor properties as a circuit protection method
US6391700B1 (en) * 2000-10-17 2002-05-21 United Microelectronics Corp. Method for forming twin-well regions of semiconductor devices
US6815816B1 (en) * 2000-10-25 2004-11-09 Hrl Laboratories, Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
US7294935B2 (en) * 2001-01-24 2007-11-13 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide
US6791191B2 (en) 2001-01-24 2004-09-14 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using vias without metal terminations
US6348371B1 (en) 2001-03-19 2002-02-19 Taiwan Semiconductor Manufacturing Company Method of forming self-aligned twin wells
US6774413B2 (en) 2001-06-15 2004-08-10 Hrl Laboratories, Llc Integrated circuit structure with programmable connector/isolator
US6740942B2 (en) 2001-06-15 2004-05-25 Hrl Laboratories, Llc. Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact
JP2003100862A (ja) * 2001-09-21 2003-04-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6897535B2 (en) * 2002-05-14 2005-05-24 Hrl Laboratories, Llc Integrated circuit with reverse engineering protection
US7049667B2 (en) * 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
US6979606B2 (en) 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
WO2004055868A2 (en) * 2002-12-13 2004-07-01 Hrl Laboratories, Llc Integrated circuit modification using well implants
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3418180A (en) * 1965-06-14 1968-12-24 Ncr Co p-n junction formation by thermal oxydation
US3806371A (en) * 1971-07-28 1974-04-23 Motorola Inc Method of making complementary monolithic insulated gate field effect transistors having low threshold voltage and low leakage current
US3865654A (en) * 1972-11-01 1975-02-11 Ibm Complementary field effect transistor having p doped silicon gates and process for making the same
US3853633A (en) * 1972-12-04 1974-12-10 Motorola Inc Method of making a semi planar insulated gate field-effect transistor device with implanted field
US3898105A (en) * 1973-10-25 1975-08-05 Mostek Corp Method for making FET circuits
US3986896A (en) * 1974-02-28 1976-10-19 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing semiconductor devices
US3983620A (en) * 1975-05-08 1976-10-05 National Semiconductor Corporation Self-aligned CMOS process for bulk silicon and insulating substrate device
JPS5286083A (en) * 1976-01-12 1977-07-16 Hitachi Ltd Production of complimentary isolation gate field effect transistor
US4013484A (en) * 1976-02-25 1977-03-22 Intel Corporation High density CMOS process
JPS52131483A (en) * 1976-04-28 1977-11-04 Hitachi Ltd Mis-type semiconductor device
US4104784A (en) * 1976-06-21 1978-08-08 National Semiconductor Corporation Manufacturing a low voltage n-channel MOSFET device
US4135955A (en) * 1977-09-21 1979-01-23 Harris Corporation Process for fabricating high voltage cmos with self-aligned guard rings utilizing selective diffusion and local oxidation
US4214359A (en) * 1978-12-07 1980-07-29 Bell Telephone Laboratories, Incorporated MOS Devices having buried terminal zones under local oxide regions
IT1166587B (it) * 1979-01-22 1987-05-05 Ates Componenti Elettron Processo per la fabbricazione di transistori mos complementari ad alta integrazione per tensioni elevate
US4282648A (en) * 1980-03-24 1981-08-11 Intel Corporation CMOS process

Also Published As

Publication number Publication date
EP0104233A1 (en) 1984-04-04
WO1983003709A1 (en) 1983-10-27
IT8320438A1 (it) 1984-10-01
IT8320438A0 (it) 1983-04-01
US4435895A (en) 1984-03-13
CA1194612A (en) 1985-10-01
ES521113A0 (es) 1984-04-01
AU1471883A (en) 1983-11-04
GB2118364B (en) 1985-11-06
HK80486A (en) 1986-10-31
IT1168908B (it) 1987-05-20
KR840004830A (ko) 1984-10-24
AU543436B2 (en) 1985-04-18
EP0104233A4 (en) 1984-11-07
GB2118364A (en) 1983-10-26
ES8403665A1 (es) 1984-04-01

Similar Documents

Publication Publication Date Title
JPS59500540A (ja) 相補形集積回路デバイス形成プロセス
US4558508A (en) Process of making dual well CMOS semiconductor structure with aligned field-dopings using single masking step
US4795716A (en) Method of making a power IC structure with enhancement and/or CMOS logic
KR20000037634A (ko) 반도체 소자의 제조 방법
JPH0351108B2 (ja)
JPS6225452A (ja) Ｃｍｏｓトランジスタの製造法
JPS58170047A (ja) 半導体装置
US4481705A (en) Process for doping field isolation regions in CMOS integrated circuits
JPS6050063B2 (ja) 相補型ｍｏｓ半導体装置及びその製造方法
JPH0316256A (ja) 半導体装置の製造方法
JPS60128668A (ja) 半導体装置の製造方法
JPH03262154A (ja) ＢｉＣＭＯＳ型半導体集積回路の製造方法
JPS62181458A (ja) 相補型ｍｏｓトランジスタ及びその製造方法
JPS61269360A (ja) 半導体装置とその製造方法
JPS63302562A (ja) Ｍｏｓ型半導体装置の製造方法
JP2658027B2 (ja) 半導体装置の製造方法
JPH0481336B2 (ja)
JPH023270A (ja) Ｈｃｔ半導体装置の製造方法
JPS60143665A (ja) 半導体メモリ
JP3057692B2 (ja) 半導体装置の製造方法
JPS60143657A (ja) Ｃｍｏｓ半導体装置及びその製造方法
JPH02305437A (ja) 半導体装置の製造方法
KR950005973B1 (ko) 블로킹용 p-웰 영역 형성 방법
JPH0616525B2 (ja) Ｍｏｓｆｅｔデバイスの製造方法
KR100313544B1 (ko) 반도체소자의 제조방법