KR950005973B1 - 블로킹용 p-웰 영역 형성 방법 - Google Patents
블로킹용 p-웰 영역 형성 방법 Download PDFInfo
- Publication number
- KR950005973B1 KR950005973B1 KR1019920013040A KR920013040A KR950005973B1 KR 950005973 B1 KR950005973 B1 KR 950005973B1 KR 1019920013040 A KR1019920013040 A KR 1019920013040A KR 920013040 A KR920013040 A KR 920013040A KR 950005973 B1 KR950005973 B1 KR 950005973B1
- Authority
- KR
- South Korea
- Prior art keywords
- well region
- well
- oxide film
- forming
- blocking
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
Abstract
내용 없음.
Description
제1a도 내지 1d도는 종래의 방법에 따라 반도체 기판에 N-웰 영역 및 P-웰 영역을 동시에 형성하는 공정 순선도로서, 제1a도는 반도체 기판 상부에 산화막, 질화막 및 제1포토레지스트층을 순차적으로 증착시키는 단계를 나타내는 반도체 소자의 단면도.
제1b도는 N-웰 마스크를 이용 N-웰이 형성될 영역에 P(인)를 주입한 상태를 나타내는 반도체 소자의 단면도.
제1c도는 P-웰이 형성될 영역에 B(보론)를 주입한 상태를 나타내는 반도체 소자의 단면도.
제1d도는 이온주입 공정후 열확산을 이용하여 N-웰 영역 및 P-웰 영역을 형성하는 공정을 나타내는 반도체 소자 단면도.
제2a도 내지 2e도는 종래의 방법에 따라 반도체 기판에 N-웰 영역을 형성시킨 후 P-웰 영역을 형성하는 공정 순서도로서, 제2a도는 실리콘 기판 상부에 산화막, 질화막 및 제1포토레지스트층을 순차적으로 증착시키는 단계를 나타내는 반도체 소자의 단면도.
제2b도는 N-웰 마스크를 이용하여 N-웰이 형성될 영역에 P(인)를 주입하는 상태를 나타내는 반도체 소자의 단면도.
제2c도는 P-웰 영역 이외의 영역을 산화시키는 공정을 나타내는 반도체 소자의 단면도.
제2d도는 질화막을 제거한후 P-웰이 형성될 영역에 B(보론)를 주입시키는 공정을 나타내는 반도체 소자의 단면도.
제2e도는 잔존 산화막을 제거하여 P-웰 영역 및 N-웰 영역을 형성하는 단계를 나타내는 반도체 소자의 단면도.
제3a도 내지 3e도는 본 발명의 방법에 따라 N-웰 영역 및 P-웰 영역 사이에 블로킹 P-웰 영역을 형성하는 공정 순서도로, 제3a도는 실리콘 기판 상부에 산화막, 질화막 및 제1포토레지스트층을 순차적으로 증착시키는 단계를 나타내는 반도체 소자의 단면도.
제3b도는 N-웰 마스크를 이용하여, N-웰이 형성될 영역에 P(인)가 주입되어 있는 상태를 나타내는 반도체 소자의 단면도.
제3c도는 블로킹용 P-웰 마스크를 이용하여 B(보론)를 블로킹 P-웰이 형성될 영역에 주입시키는 상태를 나타내는 반도체 소자의 단면도.
제3d도는 잔존 포토레지스트층을 제거하고 B(보론)을 P-웰이 형성될 영역에 주입시키는 상태를 나타내는 반도체 소자의 단면도.
제3e도는 열확산 공정을 거쳐, N-웰 영역과 P-웰 영역 및 블로킹 P-웰 영역을 형성하는 공정을 나타내는 반도체 소자의 단면도.
제4도는 본 발명의 또다른 실시예에 의해 형성되는 반도체 소자의 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 산화막
3 : 질화막 4: 제1포토레지스트층
4' : 제2포토레지스트층 5 : N-웰 영역
6 : 절연 산화막 7 : P-웰 영역
8 : 블로킹 P-웰 영역
본 발명의 고집적용 반도체 소자의 제조공정에서 트윈 웰 형성에 관한 것이며, 특히, 블로킹용 P-웰을 사용함으로써, N-웰과 P-웰의 농도를 높이지 않고 소자의 면적을 줄여서 래치-업을 방지하는 블로킹 P-웰 영역 형성방법에 관한 것이다.
종래의 고집적용 반도체 소자의 트윈 웰을 형성하는 방법에는 제1a도 내지 1d도에 도시된 바와같이, N-웰 영역과 P-웰 영역을 동시에 형성시키는 방법과, 제2a도 내지 2d도에 도시된 바와같이 N-웰 영역을 형성시킨후 P-웰 영역을 형성시키는 방법이 있다. N-웰 영역과 P-웰 영역을 동시에 형성시키는 방법을 제1a도 내지 1d도로 살펴보면, 제1a도에 도시된 바와같이 실리콘 기판(1)상에 산화막(2)을 100Å 내지 400Å정도 성장시킨후, 그 상부에 질화막(3)을 수천 Å정도 증착시킨다. 그후, 상기 질화막(3)상에 제1포토레지스트층(4)을 코팅시킨다.
상기 공정을 마친후, 제1b도에 도시된 바와같이 N-웰 마스크를 이용 하부의 질화막(3)의 소정부분을 식각한후 P31(인 )을 주입한다.
제1c도는 P-웰 마스크를 이용 하부의 질화막(3)의 소정부분을 식각한후, B10(보론)을 주입하는 공정을 나타낸다.
상기 공정을 마친후, 제1(d)도에 도시된 바와같이 열 확산을 이용하여 N-웰 영역(5) 및 P-웰 영역(7)을 형성한다.
다음에, N-웰 영역을 형성한후 P-웰 영역을 형성시키는 공정에 관하여 설명하기로 한다. 먼저, 제2(a)도 및 제(b)도에 도시된 공정은 제1(a)도 및 제1(b)도에 도시된 공정과 동일하게 실리콘 기판(1)상에 산화막(2)과 질화막(3)을 증착시킨후, 그 상부에 제1포토레지스트층(4)을 코팅한후, N-웰 마스크를 사용하여 P-웰을 형성한다. 다음에, 산화막(6)을 4000Å 내지 6000Å 정도 성장시킨후, 인을 확산시켜, N-웰(5)을 형성한다.
제2(c)도에 도시된 바와같이, 질화막(3)은 실리콘의 산화를 방지하는 역활을 하므로, P-웰 영역(7)에는 산화막이 형성되지 않는다.
상기 공정을 마친후, 제2(d)도에 도시된 바와같이, 질화막(3)을 제거하고 P-웰이 형성될 영역에 B(보론)를 주입시킨후, 다시 확산을 시킨다. 그후, 제2(e)도에 도시된 바와같이, 산화막(6)을 제거하여, N-웰 영역(5) 및 P-웰 영역(7)을 얻는다.
여기서, 종래의 두가지 방법에 의한 공정에서는 웰 사이의 거리가 모두 N-웰과 P-웰의 농도에 의존하게 된다. 여기서 만약 빠른 속도의 소자를 개발하고자 한다면, RC지연 효과를 줄이기 위해 캐패시턴스의 값은 줄여야한다. 캐패시턴스의 값을 줄이기 위해서는 먼저 농도를 감소시켜야 한다. 왜냐하면, 농도는 캐패시턴스의 제곱승에 비례하기 때문이다. 이경우, 하나의 웰과 다른 웰 내의 소오스나 드레인의 거리는 누설전류 및 래치-업을 방지하기 위해 증가해야 되므로, 집적도는 감소하게 된다. 반면에, 집적도를 증가시키면, 웰의 농도증가에 따른 속도의 감소 효과를 제거할 수 없다. 따라서, 고속의 고집적도를 요구하는 주문형 소자의 경우에는 N-웰 및 P-웰을 설정하는 데에 있어서, 어려움이 존재하며, 이경우, 메모리 소자보다 높은 전압을 사용하는 문제로 인하여, 래치-업 및 웰 내의 소오스나 드레인으로부터 다른 웰로 흐르는 누설 전류의 방지가 어려운 문제점이 있다.
상술한 문제점을 해결하기 위해, 본 발명은 N-웰과 P-웰 보다 높은 농도의 블로킹 P-웰을 N-웰과 P-웰 사이에 형성시켜, 주변회로 부분의 웰농도는 낮게 유지하고, 한 웰과 다른 웰내의 소오스 및 드레인 거리를 줄이고 래치-업을 방지하고자 하는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명은 반도체 소자 제조 공정에서 반도체 기판에 형성되는 N-웰 영역과 P-웰 영역 사이에 블로킹 N-웰 영역을 형성하는 방법에 있어서, 실리콘 기판 상부에 산화막 및 질화막과 제1포토레지스트층을 순차적으로 형성하는 단계와, 상기 제1포토레지스트층을 이용하여 N-웰 마스크를 형성하고, 상기 N-웰 마스크를 이용하여 하부의 질화막을 식각하여 상기 산화막의 소정부분을 노출하고 불순물을 이온주입하여 N-웰 영역을 형성하는 단계와, 상기 노출된 산화막을 산화시켜 성장된 절연 산화막을 형성하는 단계와, 상기 산화막 상부에 잔존하는 질화막을 제거하는 단계와, 상기 산화막 및 절연 산화막 상부에 제2포토레지스트층을 형성하는 단계와, 상기 제2포토레지스트층의 소정부분을 식각하여 블로킹 P-웰 마스크를 형성한후 불순물을 주입하여, 블로킹 P-웰 영역을 형성하는 단계와, 상기 산화막 및 절연 산화막 상부에 잔존하는 제2포토레지스트층을 제거하는 단계와, 상기산화막 상부로부터 불순물을 이온주입시키는 단계와, 상기 산화막 및 절연산화막을 제거한후 열확산 공정으로 N-웰 영역과 P-웰 영역 사이에 블로킹 P-웰 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면으로 본 발명을 더욱 상세하게 설명하기로 한다.
제1a도 내지 1d도 및 2a도 내지 2e도로 이미 앞에서 설명하였으므로, 더이상의 설명은 생략하기로한다.
제3a도 및 3b도는 2a도 및 2b도에 도시된 공정과 동일하므로 더이상의 설명은 생략하기로 한다.
제3c도는 블로킹 P-웰 마스크를 사용하여 기존의 P-웰 농도보다 높은 에너지 및 높은도스량으로 B(보론)을 이온주입하는 단계를 나타내는 반도체 소자의 단면도이다. 이때, 블로킹 P-웰 영역 마스크는 N-웰 영역(5)의 경계로 부터 1.0 내지 2.0㎛ 정도의 간격을 가지면서 N-웰 영역(5)과 P-웰 영역(7)사이에서 오픈되어 이온이 주입되도록 한다. 제3(d)도는 산화막(6) 상부의 제2포토레지스트층(4')을 완전히 제거한후 기존의 공정과 동일하게 B(보론) 이온을 주입하는 공정을 나타내며, 제3(e)도는 열확산 공정을 거쳐 N-웰 영역(5) 및 P-월 영역(7)을 형성하는 공정을 나타낸다.
이때, N-웰 영역(5)과 P-웰 영역(7) 사이에 형성되는 블로킹 P-월 영역(7)은 농도가 높아서 N-웰 영역(5)이 P-웰 영역(7)으로 확산되는 것을 방지하고, P-웰 영역(7)내의 드레이에 전압이 인가될때, 공핍층이 확산되는 것을 방지하여 N-웰 영역(5)과의 접촉으로 인한 누설전류를 방지한다. 따라서, P-웰 영역(7)내의 드레인 및 소오스와 N-웰 영역(5)간의 간격을 줄일수 있으며, 또한 래치-업의 발생을 방지할 수 있다.
제4도는 본 발명의 또다른 실시예에 따라 형성되는 반도체 소자의 평면도를 나타내는데, 종래의 메모리 소자를 제조하는 공정에서는, 주변 회로부와 메모리 셀이 형성되는 부분을 동일 농도의 단일 P-웰로 형성시켜 왔다. 그러나, 상기 종래의 공정에서는 셀의 누설전류와 소프트 에러를 방지하기 위해 P-웰의 농도가 상당히 높게 되므로, 주변회로의 캐패시턴스가 증가되어 소자의 동작속도는 필연적으로 늦게된다. 따라서, 제4도에 도시된 바와같이, 먼저, N-웰 영역(5)과 주변회로영역 및 메모리 셀 영역(8)을 구분한후, N-웰 영역(5)을 형성하고, 다음에 블로킹 P-웰 마스크를 메모리 셀 영역까지 확장시킨다. 그 다음에, 이온주입공정을 거친후 포토레지스트를 젝한다. 다음에, 기판 전면에 이온을 주입하여 P-웰 영역(7)을 형성한다. 이경우, 블로킹 마스크를 한장 추가함으로써, 주변 회로부의 웰 농도를 셀 부분의 웰 농도보다 낮게 형성시킬 수 있으며, 또한 에너지를 선택하는 폭이 두가지로 늘어나는 장점이 있다.
상기 방법으로 제조 공정을 진행한 경우, 캐패시턴스가 감소함으로 속도가 개선되며, 메모리셀 지역은 충분한 웰 농도를 확보할 수 있으므로, 리플레시 면에서 문제가 발생하지 않는다는 장점이 있다.
이상에서 살펴본 바와같이, 본 발명의 방법에 따르면, 디자인 룰 상의 웰과 소오스/드레인간의 거리를 줄일수 있어 소자의 면적을 감소시켜서 집적도를 개선시킬 수 있으며, 신뢰도 측면에서는 래치-업을 개선할수 있어 공정의 마진 확보가 가능하여, 수육을 개선시킬 수 있다. 또한, 메모리 소자에 응용하여, 고집적도와 고속의 특성을 가진 소자를 개발할수 있다.
Claims (3)
- 반도체 소자 제조 공정에서 반도체 기판에 형성된 N-웰 영역과 P-웰 영역 사이에 블로킹 P-웰 영역을 형성하는 방법에 있어서, 실리콘 기판(1) 상부에 산화막(2) 및 질화막(3)과 제1포토레지스트층(4)을 순차적으로 형성하는 단계와, 상기 제1포토레지스트층(4)을 이용하여 N-웰 마스크를 형성하고, 상기 N-웰 마스크를 이용하여 하부의 질화막(3)을 식각하여 상기 산화막(2)의 소정부분을 노출하고 불순물을 이온주입하여 N-웰 영역(5)을 형성하는 단계와, 상기 노출된 산화막(2)을 산화시켜 성장된 절연 산화막(6)을 형성하는 단계와, 상기 산화막(2) 상부에 잔존하는 질화막(3)을 제거하는 단계와, 상기 산화막(2) 및 절연 산화막(6) 상부에 제2포토레지스트층(4')을 형성하는 단계와, 상기 제2포토레지스트층(4')의 소정부분을 식각하여 블로킹 P-웰 마스크를 형성한후 불순물을 주입하여, 블로킹 P-웰 영역(8)을 형성하는 단계와, 상기 산화막(2) 및 절연 산화막(6) 상부에 잔존하는 제 2 포토레지스트층(4')을 제거하는 단계와, 상기 산화막(2)상부로부터 불순물을 이온주입시키는 단계와, 상기 산화막(2) 및 절연 산화막(6)을 제거한후열확산 공정으로 N-웰 영역(5)과 P-웰 영역(7) 사이에 블로킹 P-웰 영역(8)을 형성하는 단계를 포함하는 것을 특징으로 하는 블로킹 P-웰 영역 형성 방법.
- 제1항에 있어서, 상기 블로킹 P-웰 영역의 마스크는 N-웰 영역(5) 경계부로 부터 1.0 내지 2㎛의 간격을 가지면서 N-웰 영역(5)과 P-웰 영역(7) 사이에 형성되는 것을 특징으로 하는 블로킹 P-웰 영역 형성 방법.
- 제1항에 있어서, 상기 블로킹 P-웰 영역(8)은 주변의 N-웰 영역(5) 및 P-웰 영역(7)보다 높은 농도와 높은 에너지로 이온주입 형성되는 것을 특징으로 하는 블로킹 P-웰 영역 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920013040A KR950005973B1 (ko) | 1992-07-22 | 1992-07-22 | 블로킹용 p-웰 영역 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920013040A KR950005973B1 (ko) | 1992-07-22 | 1992-07-22 | 블로킹용 p-웰 영역 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940002932A KR940002932A (ko) | 1994-02-19 |
| KR950005973B1 true KR950005973B1 (ko) | 1995-06-07 |
Family
ID=19336752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920013040A KR950005973B1 (ko) | 1992-07-22 | 1992-07-22 | 블로킹용 p-웰 영역 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950005973B1 (ko) |
-
1992
- 1992-07-22 KR KR1019920013040A patent/KR950005973B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940002932A (ko) | 1994-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4534824A (en) | Process for forming isolation slots having immunity to surface inversion | |
| US4435895A (en) | Process for forming complementary integrated circuit devices | |
| US4385947A (en) | Method for fabricating CMOS in P substrate with single guard ring using local oxidation | |
| US5391907A (en) | Semiconductor device with buried inverse T-type field region | |
| KR0155874B1 (ko) | 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법 | |
| EP0091984B1 (en) | Integrated circuit devices comprising dielectric isolation regions and methods for making such devices | |
| EP0390219B1 (en) | Semiconductor device and method of manufacturing the same | |
| US5994190A (en) | Semiconductor device with impurity layer as channel stopper immediately under silicon oxide film | |
| KR950005973B1 (ko) | 블로킹용 p-웰 영역 형성 방법 | |
| US4762805A (en) | Nitride-less process for VLSI circuit device isolation | |
| KR100267197B1 (ko) | 반도체장치및그제조방법 | |
| JPS6119111B2 (ko) | ||
| KR100232198B1 (ko) | 반도체소자의 격리영역 형성방법 | |
| WO1988004106A1 (en) | Apparatus and method for forming self-aligned trench isolation | |
| KR100239669B1 (ko) | 반도체 디바이스의 필드 산화 마스크 및 그것의 제조방법 | |
| KR0179805B1 (ko) | 반도체 소자 제조방법 | |
| KR100493012B1 (ko) | 트렌치 소자분리 방법 | |
| KR100305018B1 (ko) | 반도체소자의 소자분리방법 | |
| KR0160115B1 (ko) | Mos 트랜지스터의 트랜치 로칼 산화 공정 방법 | |
| KR960014454B1 (ko) | 반도체장치의 제조방법 | |
| JP3057692B2 (ja) | 半導体装置の製造方法 | |
| KR950007422B1 (ko) | 반도체 장치의 소자격리 방법 | |
| KR0172545B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100297104B1 (ko) | 반도체소자의제조방법 | |
| KR100220236B1 (ko) | 반도체 소자의 필드 산화막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050524 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |