JPS5912486A

JPS5912486A - 文字の拡大補間方法

Info

Publication number: JPS5912486A
Application number: JP57121926A
Authority: JP
Inventors: 宏和河合; 畑　順
Original assignee: Shinko Electric Co Ltd
Current assignee: Shinko Electric Co Ltd
Priority date: 1982-07-13
Filing date: 1982-07-13
Publication date: 1984-01-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、各種プリンタ、表示器、券売機等、ドツト
によシ文字および図形を表示する装置における文字の拡
大補間方法に関する。

一般に、上記の各種装置において大きい文字を扱う場合
、基本文字パターンをメモリに格納しておき、この基本
文字パターンを拡大、補正して使用することが多い。従
来との橿の補正方法として、基本文字パターンの各エレ
メントの隣接エレメントが形成するパターンに応じて、
補正ドツトを追加し、拡大、補正された部分パターンを
発生させ、これを合成して拡大された文字パターンを得
る方法が提案されているが、この方法によれば、補正ド
ツトを追加するのみであ抄、文字の肉厚を厚くしすぎる
傾向にあった。

この発明は上記の事情に鑑み、補正ドツトの追加のみで
なく削除をも行って、均一な肉厚の拡大文字を発生さげ
る文字の拡大補間方法を提供するもので、基本文字パタ
ーンの各エレメントを順次被拡大エレメントとして抽出
し、予め、前記被拡大エレメントおよびこれをとり囲む
隣接エレメントからなるエレメント群が形成するあらゆ
るパターンと拡大率とに応じて、前記被拡大エレメント
を単純に拡大するか、補正ドツトを追加しながら拡大す
るか、補正ドツトを削除しながら拡大するか、のいずれ
かの手段によ１）ｆＸＩ記被拡大エレメントに対応する
部分パターンを作成し、前記予め作成された部分パター
ンを格納するＲＯＭ　（読み出し専用メモリ）を設け、
前記基本文字パターンから前記エレメント群を遂次抽出
する第１の過程と、前記抽出されたエレメント群と前記
拡大率とに対応する信号を前記ＲＯＭのアドレス端子に
供給し、前記被拡大エレメントに対応する部分パターン
を前記ＲＯＭから抽出する第２の過程と、前記抽出され
た部分パターンを合成して、拡大された文字パターンを
得る第３の過程とからなることをｔｌ＋徴とする。

以下図面に基づいて本発明の詳細な説明する。

第１図は本発明を適用した実施例の構成を示すブロック
図でｓｂ、図において１は例えばインテル社ｆｉ８０８
５型マイクロコンピユータ（以下ＣＰＵと略称する）で
あり丁１０コントローラ２を介して文字発生器３、拡大
補間回路４をコントロールする。文字発生器３は２４Ｘ
２４のドツトマトリックスからなる基本文字パターンを
発生するものである。拡大補間回路４は、０ＰＵＩの指
令により文字発生器３から供給された基本文字パターン
を拡大補間し拡大文字パターンを出カニリア５に供給す
る。そして出カニリア５に蓄積された拡大文字パターン
が外部に表示される。

第２図は文字発生器３に格納された基本文字パターンの
一例であり、アラビア数字の「９」を表している。

第３図は拡大補間回路４の構成を示すブロック図であり
、図においてＲＩ　　＋　Ｒａ　　＋　Ｒａは各々８ビ
ツトのシフトレジスタからなる入力レジスタで、その各
ビットＢ。−Ｂ、には文字発生器３から基本文字パター
ンのエレメントが８ビット単位で供給される。また、各
最下位ピッｌ−Ｂ。の出力信号”ｍ　　＋ａｌｌ　　＋
ａａは２ビツトのシフトレジスタＲ４１Ｒ１１１Ｒ１１
の各ビットＣＩに各々供給されるとともに、ＲＯＭ６の
アドレス端子に供給される。さらにシフトレジスタＲ４
、Ｒｅ　　ｔ　Ｒａの各ビットＣＱ＋０１の出力信号’
１　　ｒａ＊　　＋”４　　＋ａｏ　１ａｌｌ　　＋ａ
？　も各々ＲＯＭ６のアドレス端子に供給される。そし
て、レジスタＲ１〜Ｒ，の各ビットＢ０とレジスタＲ４
〜Ｒ６とでアドレスレジスタムＲを構成している。また
、レジスタＲ１は横方向の拡大率を、レジスタＲ，は縦
方向の拡大率をそれぞれ指定するものであシ、その出力
はＲＯＭ６のアドレス端子に供給されている。ＲＯＭ６
は、８にバイト×２の容量をもつ読み出し専用メモリで
アシ、アドレスレジスタＡＲとレジスタＲ７＊Ｒ８によ
って指定されたアドレスに格納されているデータを１６
ビツトのデータ端子から出力し、各々４ビツトのシフト
レジスタからなる出カパツファＲＩｆ　＋　Ｒｌｔ　＋
　ＲＩｓ　ｒ　Ｒ１４の各ビットＤｏ−Ｄ、に供給する
。また、各ビットＤｏの出力は８ビツトのシフトレジス
タからなる出力レジスタＲ１Ｉ　　ｒ　Ｆｉｘｔ　ｔ　
Ｆｊｔｓ　ｔ　Ｒ１４の各ビットＥフに供給されている
。これら出力レジスタ”１１　”Ｒｕの出力は各８ビッ
ト単位で出方エリア５に転送される。

次に、第４図■は文字発生器３に格納された基本文字パ
ターンを構成する２４Ｘ２４のドツトマトリックスの一
例を示す図であシ、図においてＡ。

は被拡大エレメントの一例、Ａ　Ｉ　−Ａ　ｓは被拡大
エレメントＡｏの外周をと９囲む隣接エレメントの一例
であり、これらのエレメントＡ。−Ａ、はニレメン）　
＃　Ｇ　ｏを構成する。着た５図中の数字はエレメント
番号を示すものであシ、例えば２８は第ｎ１行、第ｍ８
列のエレメントを示している。

そしてこの実施例においては、これらのエレメント１１
，１２．１３・・・・・・・・・が順次被拡大エレメン
トＡ。とじて抽出され、拡大９合成されて拡大文−字パ
ターンが形成される。

ところで、上記の拡大に際し、各エレメント１１．１２
．１３・・・・・・・・・はその外周をとり囲む隣接エ
レメントのなすパターンに応じて、単純に拡大されるか
、補正ドツトが追加されて拡大されるか、補正ドツトが
削除されて拡大されるか、のＶずれかの拡大補間方法に
よって拡大される。第４図＠　、　ｅＴ９　、　＠　、
　＠の■は補正ドツトが追加されて拡大されるものの一
例を示す図であり、＠の■に示すエレメントｎＧｏのな
すパターンにおいて、図の被拡大ニレメンｌ”Ａｏが２
倍に拡大されると、単純に拡大されて「全白」の部分ノ
くターン２Ａ０になるのではなく、隣接エレメ’ｓ’　
Ｆ　Ａｓ　　ｔ　Ａｔが「黒」であるのに応じてθの■
に示すように右下に１ドツトの補正ドツトが追加された
部分／（ターン２Ａｏが作られる。また、３倍に拡大さ
れたと右には、＠の■に示すように右下に３ドツトの補
正ドツトが追加された部分パターン３Ａわが作られ、４
焙に拡大されたときには、■の■に示すように右下に６
ドツトの補正ドツトが追加された部分パターン４Ａｏが
作られる。同様に＠の■〜のに示すニレメン）　＃　Ｇ
　ｏのなすパターンにおいて被拡大ニレメン）Ａ。が２
倍、３培、４倍に拡大されると、補正ドツトが追加され
てθ〜■の■〜■に示す部分パターン２ＡＯ＠　３ＡＯ
ｒ　’ＡＱが作られる。

一方、＠の■に示すエレメント群Ｇ。がなすパターンに
おいて被拡大パターンＡ。が拡大される場合、拡大率が
２倍のときは、θの■に示すようにそのまま拡大されて
「全点」の部分パターン２Ａ０が作られるが、３倍のと
きは、■の［株］に示すように右上の１ドツトが補正ド
ツトとして削除された部分パターン３ム０が得られ、４
ｍのときは、■の■に示すように、右上の２ドツトが削
除された部分パターン４Ａ、が得られる。

なお、図中Ｘ印が記されているエレメントは「白」でも
「黒」でも構わないことを示している。

また、ドツトマトリックス上のエレメント＃Ｇ。

のパターンが第４図＠の■〜■のノ（ターンを９０°。

１８０”　　又は２７０°回転して得られる）くターン
のいずれかに等しいときも上記と同様に拡大の際に補正
ドツトの追加又は削除がなされる。例えば、第５図の■
の■には、第４図＠の■７４ターン（第５図■の■に再
掲）を９０°反時計方向に回転して得られたパターンが
示されているが、このノくターンにおいて、被拡大エレ
メ／）Ａ。を２１ｔｒ、３＠。

４＠に拡大すると、第５図［株］、θ、＠の■に示す部
分パターン２Ａ０　．３Ａｏ　　Ｔ　４ＡＯを９０＃回
転して得られるノくターンと同一のノくターン力”ｌら
れる（同図＠、Ｏ，＠の■参照）。また、回転角カー１
８０“　、２７０”の場合についても同様であや、これ
らについては同図■、＠、す、＠の■、■に示しである
。

ｔｉ、エレメント＃Ｇ０のなすノ（ターン力５１ｇ４図
に示すパターン（上述の回転して得られる〕（ターンを
含む）以外のときは、被拡大エレメントＡ０は拡大率に
従ってそのまま拡大される。

これらの部分ノくターン２ム０．３ムＯｒ’ムＯは予め
作成されてＲＯＭ６に格納される。そして、拡大補間処
理のときに、アドレスレジスタＡＲの内容と拡大率とに
よってＲＯＭ６のアドレスが指定され、そのアドレスに
格納された部分ノ（ターン２Ａｏ　、３Ａ、又は４Ａ０
が読み出される。第４図６はこの場合のアドレスレジス
タＡＲの内容を示す図でオシ、アドレスレジスタＡＲに
はエレメント群Ｇ。が次のようにセットされる。まず、
被拡大エレメントＡｏはレジスタＲ１１の０１　ビット
に、隣接エレメントＡｔ　　ｓ　Ａ４　　ｓ　Ａ、、は
レジスタＲ４Ｊ　Ｒ１１ｔ　Ｒ６の各Ｃ。ビットに、隣
接エレメントＡｔ＊Ａ？はレジスタＲ４、Ｒ，の各０１
　ビットに、隣接エレメントＡｓ　　、Ａａ　　ｙＡ８
はレジスＩＲ１、Ｒｔ　　＋　Ｒｓの各Ｂ０ピットにセ
ットされる。そして、アドレスレジスタＡＲの各ビット
はニレメン？Ａｏ〜Ａ、の「白」／「黒」に応じて、”
０’／″ｌ”信号がセットされ、それが出力信号ａ。−
８８となる。

同図■、■、■は拡大率が２倍、３倍、４ｆｆＩのとき
にＲＯＭ６から出力された部分）（ターン２人０゜”Ａ
Ｏ＋　４ＡＯが出力バッファＲ１１〜Ｒ１４にセットさ
れる場合の状態を示す図であり、部分パターン２Ａｏは
出力バッファＲ１１＋　ＲＨのＤｏ　、Ｄ。

ビットに、部分パターン３Ａｏは出力バツ７アＲＩＩ　
ｒ　ＲＩｔ　＋　ＲＩＢのＤｏ　　＋　Ｄｌ　　＋　Ｄ
、ビットに、部分パターン４Ａｏは出力バッファＲＩＩ
　　Ｉ　ＲＩｔ　＋Ｒｔａ　ｌ　Ｒ１４のり。＋　ＤＩ
　　Ｉ　Ｄｔ　　ｌ　Ｄａ各ビットに格納される。

上述した構成において、ＣＰＵ１が基本文字パターンの
拡大補間処理を開始すると、０ＰＵＩはｒ　／　ｏコン
ドロー−ｙ２を介して拡大補間回路４に遂次指令を供給
して処理を進める。第６図はこのような拡大補間処理に
よって第２図に示す基本文字パターン「９」の第ｎ１行
、第ｍ、　〜Ｉｎ、列の各エレメントが２暗に拡大され
る過程を示す図でｓｂ、図において■〜■は上記過程に
おけるレジスタＲ７〜Ｒ６＋　Ｒ１１”””Ｒ１４＋　
Ｒ１１〜Ｒ１４の内容の変遷を示し、■は２暗に拡大さ
れた部分パターン２Ａｏが出カニリア５に格納された状
態を示している。なお、（１刀の過程では出カバソファ
に部分パターンをセットする前に、入力レジスタＲ１〜
Ｒ８に第ｎ、行第ｍ、〜ｒＴｌ、。列がセットされる。

また図中、○印で囲まれている番号は、これに対応する
エレメントが「黒」すなわちドツトが存在していること
を示している。一方、Ｏ印で囲まれていない番号はそれ
に対応するエレメントが１」すなわち空白であることを
示している。

さて、基本文字パターン「９」の拡大補間処理が開始さ
れると、０ＰＵＩからの指令に基づき、まずレジスタＲ
８〜Ｒ６がクリアされ、次に第６図のに示すように文字
発生器３から入力レジスタＲ，にエレメント１１〜１８
が、Ｒ８にエレメント２１〜２８が転送される。次に同
図＠に示すように左方向に１ビツトシフトされ、アドレ
スレジスタＡＲの中央にはエレメント１１が入り、これ
が被拡大エレメントＡ。になる。この場合、アドレスレ
ジスタＡＲの内容はすべて０”であシ、信号ａ６　％Ｊ
ａ　もすべて０”信号となる。これによってＲＯＭ６の
データ端子からの出力もすべて′０”になシ、すべて′
θ″（「白」）の拡大された部分パターンｌｌａが出力
バッファＲ１１゜Ｒ１２のビットＤ。＋ＤＩにセットさ
れる。次に出力バタ７７Ｒ１１〜ＲＩ４と出力レジスタ
Ｒ４１〜Ｒ１４の内容が左方向に２ビツトシフトされ、
部分パターンｌｌａが出力レジスタＲＨ＋　”Ｆｔのビ
ットに６＋Ｅ？にセットされる。

次に、同図θに示すように、入力レジスタＲ１〜Ｒ８の
内容が左方向に１ビツトシフトされると、エレメント１
２がアドレスレジスタＡＲの中央に入り、これが被拡大
エレメントＡ。になる。そして、上記と同様の処理がな
され、部分パターン１２ａが出力レジスタＩＲ，，、Ｒ
２，のビットＥｌｌ＋Ｅ７にセットされる。また、エレ
メント１３．１４についても同様の拡大処理が行われ、
同図■に示すように出力レジスタＲ□　、Ｒ□には部分
パターンｌｌａ〜１４ａが格納される。この間出力レジ
スタＲ２＋　　＋　Ｒ２Ｎは８ビツトシフトされ、７Ａ
／状態になる。そこで、出力レジスタ１Ｒｔｔ　ｌ　”
ｔ！の内容は出カニリア５の第Ｎ１行、第Ｍ、〜Ｍ４列
に転送される。

次に、レジスタＲ１〜Ｒ６の内容が再び１ビツトシフト
されて、同図６に示すようにエレメント１５が被拡大エ
レメントＡ。になると、エレメント２５．２６が「黒」
なので信号ａ？＋ａ＠は１″となる。しかしながら、こ
のようなノくターンは第４図＠の■〜■にないノくター
ンなので、ＲＯＭ６のデータ端子出力はすべてＯｎにな
り第６図Ｇに示す部分バター／１５ａが出カッ；ツファ
Ｒ１１＋　Ｒ１，にセットされ、次に２ビツトシフトさ
れ出力レジスタＲ１，とＲ，ｔＫ：ヒツトされる。

次に、第６図■に示すようにエレメント１６が被拡大エ
レメントＡ、になると、エレメント１７゜２５．２６．
２７が黒なのに対応して信号ａｓ　　＋８６　＋”？　
　＋ａｌｌ力げｌ”となる。これはｔＡ４図＠の■に示
すパターンと同一であるから、ＲＯＭ６のデータ端子か
らは、第４図θの■に示す部分パターン２Ａｏが出力さ
れ、これが部分ノくターン１６ａとして出力バッファ”
ＩＩ　　＋ＲＩ２のビットＤＯ＋ＤＩ　にセットされる
。そして２ビツトシフトされると出力レジスタＦｔｔｔ
　　＋　Ｒ２２のビットＲ６。

Ｅ、に移される。次に■、■に示すようにエレメント１
７．１８が順次拡大されるが、拡大率が２倍のときは削
除は行われないので、エレメント１７．１８はそのまま
２倍に拡大されて、出力レジスタＲ１＋　　＋　Ｒ１！
にセットされ、出力レジメ、りＲＨＯ”□が■に示すよ
うにフル状態になると、その内容は出カニリア５の第Ｎ
１行、第Ｍ、〜Ｍ。

列に転送される。

こうして、第２図に示す基本文字ノ（ター／の第０１行
、第ｎ１１〜ｍ６列の拡大補間処理が終了すると、次に
は第ｎ８行、第ｎ１〜ｍ６列（エレメント１９〜１１６
）、３回目には第ｎ１行、第ｎ１１〜ｍ６列列（エレメ
ント１１７〜１２４）、第４回目には第ｎｆｉ行、第ｒ
ｎｌ〜ｍ８列（エレメント２１〜２８）・・・・・・・
・・と遂次上述した拡大補間処理が行われる。なお、第
４回目のときに入力レジスタ’１　　）　Ｒ４ｓ　ｕ、
にセットされるエレメントは各々エレメント１１〜１８
．２１〜２８．３１〜３８でおる。こうして、基本文字
パターンの各行につき３回、文字発生器３から入力レジ
スタＲ１〜Ｒ８へ３バイトずつエレメントが移され、上
述したようにエレメント群Ｇ。のパターンに従って１エ
レメント毎に拡大補間処理が行われていく。

第７図は上記拡大補間処理のフローチャートであり、横
方向の拡大率が２ｆｔ！ｔのときのものである。

拡大率が３倍のときは図の出力レジスタＲ１，〜Ｒ１４
のシフト数が３に、４倍のときは４に変わるだけで他の
処理は同様である。

次に、第８図は第２図に示す基本文字パターンが４倍に
拡大された場合の文字パターンの一部を示す図であり、
同図■は基本文字パターンの一部、＠は４Ｗ１に拡大さ
れた文字パターンの■に対応する部分を示す。同図＠に
おいて嘘印で示す部分は拡大補間処理によシ追加された
ドツトを示し、［１印で示す部分は削除されたドツトを
示している。

第９図は、本実施例を適用したサーマルプリンタによっ
て印刷された文字の一例を示す図であり、この図から拡
大された文字は肉厚が均一で良好な文字品質を有してい
ることが分る。

なお、この発明によれば、縦、横の拡大率が異なる場合
にも、それに対応する部分）くターンを予めＲＯＭ６に
格納しておけば、縦、横の比が異なる拡大補間処理も可
能になる。

この発明は、上述したように、予め、被拡大エレメント
およびこれをとシ凹む隣接エレメントからなるエレメン
ト群が形成するあらゆる／（ターンと拡大率とに応じて
、前記被拡大エレメントを単純に拡大するか、補正ドツ
トを追加しながら拡大するか、補正ドツトを削除しなが
ら拡大するか、のいずれかの手段により前記被拡大エレ
メントに対応する部分パターンを作成し、前記予め作成
された部分パターンを格納するＲＯＭ（読み出し専用メ
モリ）を設け、前記基本文字パターンから前記エレメン
ト群を遂次抽出する第１の過程と、前記抽出されたエレ
メント群と前記拡大率とに対応する信号を前記ＲＯＭの
アドレス端子に供給し、前記被拡大エレメントに対応す
る部分ノ（ターンを前記ＲＯＭから抽出する第２の過程
と、前記抽出された部分パターンを合成して、拡大され
た文字パターンを得る第３の過程とからなるので次の効
米を得ることができる。

■　拡大された文字パターンの肉厚が均一になる。

■　縦、横の拡大比が異なる拡大補間処理が可能になる
。

■　部分パターンの格納にプログラム可能ＲＯＭ（ｐｎ
ｏｕ）を使用しているので、文字用、図形用など各種用
途に適合した拡大補間方法として容易に流用することが
できる。

■　拡大補間処理は主に拡大補間回路で行っているので
、ＯＰＨの負担を少くすることができ、マイクロコンピ
ュータでも十分使用できる。

【図面の簡単な説明】

第１図は本発明を適用した実施例の構成を示す回路図、
第２図は基本文字パターンの一例、第３図は拡大補間回
路の構成を示すブロック図、第４図■は文字発生器３に
格納された基本文字パターンを構成する２４ｘ２４のド
ツトマトリックスの一例を示す図、同図＠の■〜■はエ
レメント＃Ｇ。の各楕パターンを示す図、同図θ、＠、■の■〜■は被
拡大エレメントＡｏが２培、　３ｆｔ！、　４倍に拡大
されたときの部分パターン２ＡＯ＋　”　ＡＯｔ４Ａｏ
を示す図、同図６はエレメント群Ｇ。がアドレスレジス
タＡＲに入ったときの状態を示す図、同図■、■、■は
部分パターン２ＡＯ＋　３ＡＯｔ４Ａｏが出力バッファ
Ｒ１１〜Ｒ１４にセットされるときの出力バッファＲ１
１〜ＲＩ４の使用状態を示す図、第５図■の■は第４図
＠の■に示すエレメント群Ｇ。を再掲した図、同図■の
■〜■は上記エレメント群Ｇ。を９０’、１８０°　、
２７０°回転して得られるパターンを示す図、同図＠、
（ｊ、＠の■〜■は上記パターンにおいて被拡大エレメ
ントＡ。が２ｆｔ！ｉ、３倍、４倍に拡大されたときの部分パタ
ーン２　Ａｏ　　ｐ　３　Ａｏ　　＋　４　Ａｏを示す
図、第６図■〜■は拡大補間処理におけるレジスタＲ１
〜Ｒ６゜Ｒ１１〜Ｒ１４ｒ　Ｒ１１〜Ｒ１４の内容の変
遷を示す図、同図■は２倍に拡大された部分パターン２
Ａ０が出カニリア５に格納された状態を示す図、第７図
は拡大補間処理のフローチャート、第８図■は、第２図
に示す基本文字パターンの一部を示す図、同図＠は上記
基本文字パターンが４ＷＩに拡大されたときの文字パタ
ーンの一部を示す図、第９図は、本発明をサーマルプリ
ンタに適用したときに得られる文字パターン例を示す図
である。６・・・ＲＯＭ、Ａｏ・・・被拡大エレメント、Ａ１−
ム、・・・隣接エレメント、２ＡＯＨ３Ａｏ　　。４Ａ０・・・部分パターン、Ｇｏ・・・ニレメン）群。出願人神鋼電機株式会社第４図Ｑ）。 Δ○ 第５図 ■　　　　　　○ 第７図 −５２９− 手続補正書１発）特許庁長官殿１、　事件の表示昭和５７　年特軒願第１２１９２ｔＳ号２、　発明の名
相＼文字の拡大補間方法３、　補正をする者 ′＃針出出願人、ａｔＭ、機株式会社４、代理人６、　補正の内容＃Ｖｊ：Ｊ叩のうち第６図と第ざ図を別紙添付の図面の
辿りｄ」正する。

Claims

【特許請求の範囲】

ドツトマトリックスで構成される基本文字パターンの各
エレメントを順次被拡大エレメントとして抽出し、これ
を拡大補間して部分パターンな作　３・す、前記部分パ
ターンを合成して拡大文字パターンを作成する文字の拡
大補間方法において、予め、前記被拡大エレメントおよ
びこれをとシ囲む隣接エレメントからなるエレメント群
が形成するあらゆるパターンと拡大率とに応じて、前記
被拡大エレメントを単純に拡大するか、補正ドツトを追
加しながら拡大するか、補正ドツトを削除しながら拡大
するか、のいずれかの手段により前記被拡大エレメント
に対応する部分パターンを作成し、前記予め作成された
部分パターンを格納するＲＯＭ（読み出し専用メモリ）
を設け、前記基本文字パターンから前記エレメント群を
遂次抽出する第１の過程と、前記抽出されたエレメント
群と前記拡大率とに対応する信号を前記ＲＯＭのアドレ
ス端子に供給し、前記被拡大エレメントに対応する部分
パターンを前記ＲＯＭから抽出する第２の過程と、前記
抽出された部分パターンを合成して拡大された文字パタ
ーンを得る第３の過程とからなる文字の拡大補間方法。