JPS61208082A - 文字パタ−ン発生装置 - Google Patents
文字パタ−ン発生装置Info
- Publication number
- JPS61208082A JPS61208082A JP60047364A JP4736485A JPS61208082A JP S61208082 A JPS61208082 A JP S61208082A JP 60047364 A JP60047364 A JP 60047364A JP 4736485 A JP4736485 A JP 4736485A JP S61208082 A JPS61208082 A JP S61208082A
- Authority
- JP
- Japan
- Prior art keywords
- dot
- pattern
- dots
- character
- enlarged
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置によりドツトで表わされた文字パ
ターンを拡大して出力する文字パターン発生装置に関す
る。
ターンを拡大して出力する文字パターン発生装置に関す
る。
この種の装置においては１文字パターンを拡大して表示
または印字すると１文字を構成する斜めの線や角の部分
のパターン上の欠点が目立つようになる。そこで、補間
と呼ばれる処理を行い、拡大時の文字パターンの品質の
劣化を抑えるようにしていた。
または印字すると１文字を構成する斜めの線や角の部分
のパターン上の欠点が目立つようになる。そこで、補間
と呼ばれる処理を行い、拡大時の文字パターンの品質の
劣化を抑えるようにしていた。
この種の補間処理の一例は、特願昭５３−１６４７６２
号公報に示されている。
号公報に示されている。
しかし、これは拡大により生じた凹凸の激しい部分にド
ツトを加えるという方法であるため。
ツトを加えるという方法であるため。
凹凸は少なくなるものの１文字パターンが少しふ（らん
だ形となり２文字品位は劣化していた。
だ形となり２文字品位は劣化していた。
以下に、このことを図面を参照して説明する。
第１２図は漢字の「さんずい」をドツトで表わしたもの
である。このうちの一部分１１を２倍に拡大すると第１
３図のようになる。このように拡大することにより凹凸
の激しくなった隅の部分に補間を加えたものが第１４図
である。
である。このうちの一部分１１を２倍に拡大すると第１
３図のようになる。このように拡大することにより凹凸
の激しくなった隅の部分に補間を加えたものが第１４図
である。
△は補間されたドツトを示している。この第１４図を見
て理解できるように、パターン全体が脹らんで若干文字
品質が劣化している。
て理解できるように、パターン全体が脹らんで若干文字
品質が劣化している。
本発明の目的は文字パターンの拡大時、拡大によって生
じた文字パターンの凹凸を補間によって埋めるだけでな
く、拡大前には目立たなかった不自然なとび出した部分
を削除することもあわせて行うことができる文字パター
ン発生装置を提供することにより２文字パターンの拡大
による劣化を抑えることにある。
じた文字パターンの凹凸を補間によって埋めるだけでな
く、拡大前には目立たなかった不自然なとび出した部分
を削除することもあわせて行うことができる文字パター
ン発生装置を提供することにより２文字パターンの拡大
による劣化を抑えることにある。
本発明は１文字パターンを発生する手段と。
一つの文字パターンの一部を記憶するとともにその記憶
内容の一部を順次取出せるように構成された記憶手段と
、この記憶手段から取出された記憶内容の一部のうちの
中央のドツトに対してそのドツトとその周囲のドツトと
を参照して拡大される部分パターンの割当て方を判定す
るための複数のアドレス変換手段と、そのアドレス変換
手段の出力に結合され拡大された部分パターンを記憶す
る部分パターンメモリと、その部分パターンメモリの出
力の論理和をとる手段とを備えたことを特徴とする。
内容の一部を順次取出せるように構成された記憶手段と
、この記憶手段から取出された記憶内容の一部のうちの
中央のドツトに対してそのドツトとその周囲のドツトと
を参照して拡大される部分パターンの割当て方を判定す
るための複数のアドレス変換手段と、そのアドレス変換
手段の出力に結合され拡大された部分パターンを記憶す
る部分パターンメモリと、その部分パターンメモリの出
力の論理和をとる手段とを備えたことを特徴とする。
これまでの補間処理では、中央のドツトと周囲のドツト
とを参照するに際し中央のドツトが黒ドツトであれば拡
大されたものも黒ドツトとしていたのに対し９本発明で
は中央の黒ドツトについても２周囲の条件に応じて拡大
された部分パターンの一部を白にすること１：より、突
出部の削除を行い、よりなめらかな拡大文字を得ること
ができる。
とを参照するに際し中央のドツトが黒ドツトであれば拡
大されたものも黒ドツトとしていたのに対し９本発明で
は中央の黒ドツトについても２周囲の条件に応じて拡大
された部分パターンの一部を白にすること１：より、突
出部の削除を行い、よりなめらかな拡大文字を得ること
ができる。
すなわち、第２図は第１４図に示した補間のドツト数を
少なくしたものであるが、・の部分が出過ぎた印象を与
える。
少なくしたものであるが、・の部分が出過ぎた印象を与
える。
これに対し、第２図の・部分を削除した第３図では、脹
らんだ感じが少なく９文字品質としてはかなり向上して
いる。
らんだ感じが少なく９文字品質としてはかなり向上して
いる。
本発明は、第３図のように、拡大に際し補間と削除とを
行うことにより、高品位の拡大文字パターンを得るもの
である。
行うことにより、高品位の拡大文字パターンを得るもの
である。
以下に、このような補間及び削除を行う手法。
具体的構成について順に説明する。
第４図は文字パターンの一部から５Ｘ５個のドツトマト
リクスを取り出す場合に、各ドツトの呼び名を定義する
ための図である。ドラ）ｍを１例えば２倍であれば２Ｘ
２＝４ドツトに拡大し、６倍であれば３Ｘ３＝９ドツト
に拡大する。ｍ以外のａ −ｙは参照ドツトとして２ｍ
に対してどのような拡大をするかを決めるために用いら
れる。
リクスを取り出す場合に、各ドツトの呼び名を定義する
ための図である。ドラ）ｍを１例えば２倍であれば２Ｘ
２＝４ドツトに拡大し、６倍であれば３Ｘ３＝９ドツト
に拡大する。ｍ以外のａ −ｙは参照ドツトとして２ｍ
に対してどのような拡大をするかを決めるために用いら
れる。
例えば１ｍが白ドツトであっても９周囲の条件によって
は、拡大されたドツトでは一部が黒ドツトとなり得る。
は、拡大されたドツトでは一部が黒ドツトとなり得る。
逆に９ｍが黒ドツトであっても９周囲の条件によっては
拡大されたドツトの一部が白ドツトとなることもある。
拡大されたドツトの一部が白ドツトとなることもある。
第５図は拡大されたドツトのうち不要なものを削除する
条件を示す図である。中央のドツトｍの周囲に図のよう
な白、黒ドツトの配置が出現した時には、第６図にＢ１
〜Ｂ９の９種類のパターンを示したように、中央のドツ
トを拡大した時、一部を削ったドツトで置きかえること
で「削除」を実現する。なお、第５図のドツトの配列は
第６図の各パターンに対応させて示したプール代数式で
表わされる。すなわち、第５図のＪ１〜Ｊ８は、各々第
６図の３１〜Ｂ８に対応している。
条件を示す図である。中央のドツトｍの周囲に図のよう
な白、黒ドツトの配置が出現した時には、第６図にＢ１
〜Ｂ９の９種類のパターンを示したように、中央のドツ
トを拡大した時、一部を削ったドツトで置きかえること
で「削除」を実現する。なお、第５図のドツトの配列は
第６図の各パターンに対応させて示したプール代数式で
表わされる。すなわち、第５図のＪ１〜Ｊ８は、各々第
６図の３１〜Ｂ８に対応している。
第７図は補間条件を示す図である。第７図は１文字のド
ツトマトリクスサイズが比較的大きい２４ Ｘ ２４以
上の場合の一例であり、これが小さい場合は若干の変更
が必要である。第７図で黒丸はそのドツトが黒であるこ
とを示し、白丸はそのドツトが白であることを示す。斜
線の部分は希望する補間部分を示す。第７図でＨ９〜Ｈ
１６はこれまでの品質の低い補間方式でも用いられたも
のであり、Ｈ１〜Ｈ８は本発明による高品質の補間を行
うために追加された補間条件である。
ツトマトリクスサイズが比較的大きい２４ Ｘ ２４以
上の場合の一例であり、これが小さい場合は若干の変更
が必要である。第７図で黒丸はそのドツトが黒であるこ
とを示し、白丸はそのドツトが白であることを示す。斜
線の部分は希望する補間部分を示す。第７図でＨ９〜Ｈ
１６はこれまでの品質の低い補間方式でも用いられたも
のであり、Ｈ１〜Ｈ８は本発明による高品質の補間を行
うために追加された補間条件である。
第７図のＨｌに示す補間を行う場合を考えると。
Ｈｌの７１の部分と７２の部分を分割して取出した図形
がそれぞれ第８図に示すＢ２と８３である。
がそれぞれ第８図に示すＢ２と８３である。
Ｂ２の補間を行う条件は第７図のＨｌと第４図より、こ
れはプール代数を用いて。
れはプール代数を用いて。
ｎｓｗｖｒ
と表わすことができる。ここに、積は論理積を。
−は否定を表わす。Ｂ３の補間を行う条件は。
ｉ互ｒｍｉπ
と表わすことができる。以下同様にして、第８図に示す
８２〜５１５（ただし、数字は１６進法）のように表わ
すことができる。
８２〜５１５（ただし、数字は１６進法）のように表わ
すことができる。
の十記号は論理和を意味し、Ｈ９，Ｈｌｏの場合はいず
れもｓ、２の補間を行うことを意味する。
れもｓ、２の補間を行うことを意味する。
第６図のＢ１〜Ｂ９及び第８図の８１〜８１５の場合以
外は白を割当てる。
外は白を割当てる。
Ｂ１．Ｂ２．Ｂ３を各倍数に拡大した場合のドツトのデ
ザイン例を第９図に示す。・他の場合も同様にデザイン
することができるが、同様に理解することができるので
ここでは省略する。５倍以上に拡大したい場合も同様に
デザインすることができる。
ザイン例を第９図に示す。・他の場合も同様にデザイン
することができるが、同様に理解することができるので
ここでは省略する。５倍以上に拡大したい場合も同様に
デザインすることができる。
次に、上述した手法を実現する構成について説明する。
第１図は本発明の実施例装置のブロック構成図である。
Ａ、Ｂ、Ｃ，Ｄ、にはそれぞれ、シフトレジスタであり
、各レジスタは信号線６１全通して９図外の文字パター
ン発生部から信号が与えられ、５ドツトライン分のドツ
トパターンが読込まれる。拡大したいドツトラインのデ
ータはレジスタＣに読込まれる。レジスタＡ。
、各レジスタは信号線６１全通して９図外の文字パター
ン発生部から信号が与えられ、５ドツトライン分のドツ
トパターンが読込まれる。拡大したいドツトラインのデ
ータはレジスタＣに読込まれる。レジスタＡ。
Ｂ、Ｄ、Ｅにはその周囲の参照データが読込まれる。す
なわち、レジスタＡにはレジスタＣに読込まれたデータ
より２ドツトライン前のドツトパターンが読込まれ、レ
ジスタＢ（：はレジスタＣに読込まれたデータより１ド
ツトライン前のドツトパターンが読込まれる。レジスタ
Ｄには１ドツトライン後の、レジスタＥには２ドツトラ
イン後のドツトパターンがそれぞれ読込まれる。
なわち、レジスタＡにはレジスタＣに読込まれたデータ
より２ドツトライン前のドツトパターンが読込まれ、レ
ジスタＢ（：はレジスタＣに読込まれたデータより１ド
ツトライン前のドツトパターンが読込まれる。レジスタ
Ｄには１ドツトライン後の、レジスタＥには２ドツトラ
イン後のドツトパターンがそれぞれ読込まれる。
一文字の先頭のドツトラインを拡大したい場合には、そ
のドツトラインより前のドツトラインは存在しないので
、これらを入れるべきレジスタには「０」を入れる。２
番目あるいは最後から２番目もしくは最後のドツトライ
ンを拡大する場合も同様である。また、１ドツトライン
の左端や右端の場合も同様である。しかし、端部は必ず
しも白ではないので９文字パターンとして最初から周囲
の２ドツト分も含めて記憶するように構成しておくこと
が好ましい。周囲２ドツト分の白データを記憶できない
場合には。
のドツトラインより前のドツトラインは存在しないので
、これらを入れるべきレジスタには「０」を入れる。２
番目あるいは最後から２番目もしくは最後のドツトライ
ンを拡大する場合も同様である。また、１ドツトライン
の左端や右端の場合も同様である。しかし、端部は必ず
しも白ではないので９文字パターンとして最初から周囲
の２ドツト分も含めて記憶するように構成しておくこと
が好ましい。周囲２ドツト分の白データを記憶できない
場合には。
制御回路により端の２ドツトが「０」であるデータを発
生させるように構成する。なお、制御回路自体の構成１
一ついては従来と変らないので。
生させるように構成する。なお、制御回路自体の構成１
一ついては従来と変らないので。
説明は省略する。
第１図で各レジスタＡ−Ｂの右の５ビツトは図のように
ワイヤド・ロジックあるいはＦＲＯＭ等によって構成さ
れるアドレス変換回路ＡＤＣ１。
ワイヤド・ロジックあるいはＦＲＯＭ等によって構成さ
れるアドレス変換回路ＡＤＣ１。
ＡＤＣ！２ 、 ＡＤＯｓ 、 ＡＤＣ４に並列に接続
される。
される。
この出力はＦＲＯＭ等で構成される部分パターンメモリ
ｓｐ１ 、 ｓｐ２ 、 Ｓｐ５ 、 ＳＦ３にそれぞ
れ接続される。またこれらの部分パターンメモリには１
文字の拡大率を示すレジスタＦＳＲＧと部分パターンの
中で何列目かを示すカウンタＳＤＣとが結ばれる。この
「列」とは第９図の５倍の例を取れば、１番左の列が１
列目９次の列が２列目という意味である。最大の拡大サ
イズが５倍の場合は９部分パターンメモリは１語５ビツ
トのメモリとして、出力線６２〜６５は各５本である。
ｓｐ１ 、 ｓｐ２ 、 Ｓｐ５ 、 ＳＦ３にそれぞ
れ接続される。またこれらの部分パターンメモリには１
文字の拡大率を示すレジスタＦＳＲＧと部分パターンの
中で何列目かを示すカウンタＳＤＣとが結ばれる。この
「列」とは第９図の５倍の例を取れば、１番左の列が１
列目９次の列が２列目という意味である。最大の拡大サ
イズが５倍の場合は９部分パターンメモリは１語５ビツ
トのメモリとして、出力線６２〜６５は各５本である。
１列分のパターンは１語としてこの部分パターンメモリ
に格納される。
に格納される。
出力線６２〜６５はオア回路６６に導かれて各出力線の
論理和がとられる。この出力６７はランダムアクセスメ
モリＦ１． Ａ Ｍに導かれる。これは１語５ピントの
メモリであり一時記憶用として用いられる。このＲＡＭ
のアドレスはカウンタＣＮＴに結ばれている。ＲＡＭの
出力は表示用に供され、プリンタやディスプレイ等に導
かれる。
論理和がとられる。この出力６７はランダムアクセスメ
モリＦ１． Ａ Ｍに導かれる。これは１語５ピントの
メモリであり一時記憶用として用いられる。このＲＡＭ
のアドレスはカウンタＣＮＴに結ばれている。ＲＡＭの
出力は表示用に供され、プリンタやディスプレイ等に導
かれる。
シフトレジスタＡ−には１ドツトライン分の容量を持つ
ものと述べたが、実際には文字パターンを拡大する都度
に９文字パターン発生部より補充するよう構成すればそ
れより小さいものでもよい。
ものと述べたが、実際には文字パターンを拡大する都度
に９文字パターン発生部より補充するよう構成すればそ
れより小さいものでもよい。
次に、アドレス変換回路ＡＤＯｉ〜ＡＤＣ４を４種類必
要とする理由を述べる。第１０図の１０１の部分を補間
する場合を考えてみる。第１１図（−この部分だけを取
り出して補間した図を示す。
要とする理由を述べる。第１０図の１０１の部分を補間
する場合を考えてみる。第１１図（−この部分だけを取
り出して補間した図を示す。
１１１の部分は第７図のＨ２とＨ３の補間を重ね合わせ
たものである。仮りに、アドレス変換回路と部分パター
ンメモリが各１個の場合は、１１１のような場合にはＨ
２またはＨ５のどちらか一方の補間のみを行うことにな
り、他方はできないことになる。このような見地から、
第７図のＨ４〜Ｈ１６を見ると、補間部分の三角形の直
角の部分が、右下にあるか、左下にあるか、左上にある
か、右上にあるかによって４つのグループに分類できる
ことがわかる。例えば、三角形の直角が左下にあるもの
として＋ Ｈ５＋ Ｈ５＋ Ｈ４５＋Ｈ１６が１つのグ
ループである。このグループの中で＋Ｈ５とＨ５は同時
に現われることはない。
たものである。仮りに、アドレス変換回路と部分パター
ンメモリが各１個の場合は、１１１のような場合にはＨ
２またはＨ５のどちらか一方の補間のみを行うことにな
り、他方はできないことになる。このような見地から、
第７図のＨ４〜Ｈ１６を見ると、補間部分の三角形の直
角の部分が、右下にあるか、左下にあるか、左上にある
か、右上にあるかによって４つのグループに分類できる
ことがわかる。例えば、三角形の直角が左下にあるもの
として＋ Ｈ５＋ Ｈ５＋ Ｈ４５＋Ｈ１６が１つのグ
ループである。このグループの中で＋Ｈ５とＨ５は同時
に現われることはない。
しかしＨ５とＵ＋Ｓは同時に現われることがある。
すなわち、第８図の番号ではＳ７と８１５が同時に現わ
れることがある。
れることがある。
このように、同一グループの中でも同時に現われる可能
性のある場合には、 ８７の方を８１５より優先順位を
高くとるよう、アドレス変換回路を構成する。Ｈ５とＨ
１６の場合も同様である。
性のある場合には、 ８７の方を８１５より優先順位を
高くとるよう、アドレス変換回路を構成する。Ｈ５とＨ
１６の場合も同様である。
このように４つのグループに１個づつのアドレス変換回
路と部分パターンメモリを用意すれば。
路と部分パターンメモリを用意すれば。
補間条件が同時に発生しても十分対応できることになる
。
。
次に、第１図に基づいて拡大の一連の動作を説明する。
この装置は、マイクロプログラムにより制御回路あるい
はハードウェアによる論理回路等で制御されるがその制
御回路は特に図示されていない。制御回路は文字コード
データと。
はハードウェアによる論理回路等で制御されるがその制
御回路は特に図示されていない。制御回路は文字コード
データと。
何ドツトライン目かのデータを文字パターン発生部に与
えることにより、続出指示を与える。
えることにより、続出指示を与える。
これにより、信号線６１を通して１ドツトライン分のデ
ータと、このデータを読込むためのストロブパルスが送
られてくる。制御回路はこのストロブパルスを読込ませ
たいレジスタに与える。このようにしてレジスタＡには
第４図のａ〜ｅ、レジスタＢにはｆＮｊ、レジスタＣに
はに〜０．レジスタＤにはｐ〜ｔ、レジスタＥにはｕ
−ｙに、それぞれ相当するデータが読込まれる。
ータと、このデータを読込むためのストロブパルスが送
られてくる。制御回路はこのストロブパルスを読込ませ
たいレジスタに与える。このようにしてレジスタＡには
第４図のａ〜ｅ、レジスタＢにはｆＮｊ、レジスタＣに
はに〜０．レジスタＤにはｐ〜ｔ、レジスタＥにはｕ
−ｙに、それぞれ相当するデータが読込まれる。
次に、レジスタＡ−にの右の５ビツトのデータは、アド
レス変換回路ＡＤＣ１〜ＡＤＯ４によって、それぞれア
ドレス変換される。いま拡大したい倍数が５倍であれば
、レジスタ１１’ＳＲＧの内容はｒｏｌｌＪ（２進数で
示す。）である。制御回路はそのデータが部分パターン
メモリの何列目のものかを指示する。次いでカウンタＳ
ＤＣの内容を「０」にする。部分パターンメモリＳＰ４
〜ＳＰ４は、これらのデータで指定されたアドレスのデ
ータを信号線６２〜６５に出力する。
レス変換回路ＡＤＣ１〜ＡＤＯ４によって、それぞれア
ドレス変換される。いま拡大したい倍数が５倍であれば
、レジスタ１１’ＳＲＧの内容はｒｏｌｌＪ（２進数で
示す。）である。制御回路はそのデータが部分パターン
メモリの何列目のものかを指示する。次いでカウンタＳ
ＤＣの内容を「０」にする。部分パターンメモリＳＰ４
〜ＳＰ４は、これらのデータで指定されたアドレスのデ
ータを信号線６２〜６５に出力する。
これらのデータはオア回路６６を介してランダムアクセ
スメモリＲＡＭに導かれる。
スメモリＲＡＭに導かれる。
制御回路はこのときカウンタＣＮＴの内容を「０」にイ
ニシャライズする。そしてランダムアクセスメモリＲＡ
Ｍに部分パターンの１列分のデータを並列に記憶させる
。これが終るとカウンタＣＮＴの内容を＋１し、さらに
カウンタＳＤＣの内容も＋１する。またランダムアクセ
スメモ！ＪＲＡＭに部分パターンの出力を記憶させる。
ニシャライズする。そしてランダムアクセスメモリＲＡ
Ｍに部分パターンの１列分のデータを並列に記憶させる
。これが終るとカウンタＣＮＴの内容を＋１し、さらに
カウンタＳＤＣの内容も＋１する。またランダムアクセ
スメモ！ＪＲＡＭに部分パターンの出力を記憶させる。
このような動作を５回繰り返して、制御回路はシフトレ
ジスタＡ−Ｋを右方向に１ピントシフトさせる。また、
カウンタＳＤＣの内容も「０」にイニシャライズする。
ジスタＡ−Ｋを右方向に１ピントシフトさせる。また、
カウンタＳＤＣの内容も「０」にイニシャライズする。
次に、前と同様に、カウンタＳＤＣの内容を＋１する動
作、カウンタＣＮＴの内容を＋１する動作及びランダム
アクセスメモリＲＡＭに記憶される動作を５回繰り返す
。これが終るとシフトレジスタＡ−Ｅを右方向に１ビツ
トシフトさせる動作にもどる。
作、カウンタＣＮＴの内容を＋１する動作及びランダム
アクセスメモリＲＡＭに記憶される動作を５回繰り返す
。これが終るとシフトレジスタＡ−Ｅを右方向に１ビツ
トシフトさせる動作にもどる。
このようにして１ドツトライン分の処理が終ると、ラン
ダムアクセスメモリＲＡＭには、ちとレジスタＣに記憶
されていた１ドツトライン分のドツトパターンが５倍に
拡大されて蓄積されること（二なる。次に制御回路はカ
ウンタＣＮＴをイニシャライズして、プリンタ等にこの
蓄積されたデータを送り出す。
ダムアクセスメモリＲＡＭには、ちとレジスタＣに記憶
されていた１ドツトライン分のドツトパターンが５倍に
拡大されて蓄積されること（二なる。次に制御回路はカ
ウンタＣＮＴをイニシャライズして、プリンタ等にこの
蓄積されたデータを送り出す。
本発明は以上説明したように、アドレス変換手段により
補間と削除の条件を検出し１部分パターンメモリに補間
、削除などの考慮されたパターンを記憶し、これを与え
られた文字パターンを置き換えていくことにより１文字
パターン拡大時、補間、削除が行われ１品質の高い拡大
文字パターンを得ることができる。
補間と削除の条件を検出し１部分パターンメモリに補間
、削除などの考慮されたパターンを記憶し、これを与え
られた文字パターンを置き換えていくことにより１文字
パターン拡大時、補間、削除が行われ１品質の高い拡大
文字パターンを得ることができる。
第１図は本発明の一実施例の構成を示し、第２図は拡大
された文字パターンに補間ドツトを加えた図、第３図は
第２図の補間を行う場合削除すべきドツトを説明するた
めの図、第４図は文字パターンの一部を参照ドツトと共
に呼出す時の呼び方を示した図、第５図は拡大に際して
削除を行う条件を説明するための図、第６図は拡大に際
しての削除のパターンとこれに対応すり削除条件をプー
ル代数式で表わした図、第７図は補間条件を示した図、
第８図は拡大に際しての補間のパターンとこれに対応す
る補間条件をプール代数式で表わした図、第９図は第６
図。 第８図に示されたパターンを２〜５倍（＝拡大した場合
のパターンを各倍率毎に示した図、第１０図は漢字のド
ツトパターンの一例を示し、第１１図は第１０図のパタ
ーンの一部に補間を加える場合：二ついて説明するため
の図、第１２図はドツトで表わされた漢字の「さんずい
」を示し。 第１６図は第１２図の一部を２倍に拡大した図。 第１４図は第１２図に従来方法で補間ドツトを加えた図
。 図中、Ａ、−Ｅはシフトレジスタ、 ＡＤＣ！ｌ〜ＡＤ
Ｃ４はアドレス変換回路、 ＳＰ１〜ＳＰ４は部分パタ
ーンメモリ、６６はオア回路。 ＦＳＦｅＧ ：赫率１ｓ示レジスタ ＳＯＣ：列指示カウンタ ６６：オア回路 ＣＮＴ ：力ウンタ 第１図 第４図 午５図 β１ ［！ｉ ｍＴ？ＢＥＨｄｔ ８２ １ｔｌｌ ｍｈ９ｖテＷ？１Ｔ８３ ’ｍ
ｍＥπｂ９ｒ五百 ８４ ＩＩ ｍｈｓｘｊＴＦΦ ８５ 口 ｍ１ｓｔｉ五Ｎ。 ａ６ ｆｉｌ ｍｎｔｇＷτ〒百 ８７ ｉｌ ｍｎｐｑＷＴｌｉＴ ａｓ ｍ ｍ１ｉｊｑ？ｎＴ ６９ 口 Ｉｌｌ！′ｌ）田氏肥配爵馳早６図 第７図 Ｓ２ 口 ｍｎｓｗＷ ＳＡ Ｃ１ｒｒＦ
ｋｑヒτ５３ ｒｌ 昂２ｉｒｎｉ五 ｓａ
５ｊ ｉ’ｎ１ｌｒｓｎ５４ ｆｆｉ ＦｎｑｌｈＴ
Ｆ ｓｃ口茄ｈ＋ｏＹＦｉｓｓ ！］ Ｂｇｔｃ２Ｉ
五 ｓｏ Ｓ Ｆｉｉｇｈｎ’ｉＴ５６０Ｆｎｌｑｗ
ｍＰ ＳεロＰｇｈｋ７＋ＴＳ７ ＷＥＪＦ＋ｇｌｒ
’！Ｔｉ ５Ｆ ｒ ｉｉ’＋ｈ＋１２ｉｆｉ５１
０口ｉ’Ｒｒｓｏ３ｎ ｓｕ ｌｊ ｎ’＋ｑｒｎＴ ３１２７ Ｆｎ（ｎ７Ｊ ＋Ｆｎ（ｈｒＳｌａ ｆｆｉ
’ｆｎｈ４ ＋ ＝ｈｎｉ”４ ｒｌ ｉ’Ｆｉｎｒ
ｇ ＋ Ｆ＋ｎｒτ２倍 ３＠ ４倍
５伶第９図 Δ Δ Ｏ ｏ。 ΔｏＯ ΔＯ０ ｏｏ ｏ。 Δ００Δ Δ００Δ ］０ 】０ Δ００ｏＯ Δ０ｏ００ ０ｏ００Δ ΔΔｏｏｏｏΔ ｏｏｏｏｏｏｏ。 ｏｏｏｏｏｏｏ。 ΔｏｏｏＯ ｏｏｏ。 ０ｏＯ ｏ ｏｏ。 ｏｏｏ。 ０ｏ０ ０００゜ Ｏｏ 】 ０゜ ｏ。 Ｏｏ Δ Δ
された文字パターンに補間ドツトを加えた図、第３図は
第２図の補間を行う場合削除すべきドツトを説明するた
めの図、第４図は文字パターンの一部を参照ドツトと共
に呼出す時の呼び方を示した図、第５図は拡大に際して
削除を行う条件を説明するための図、第６図は拡大に際
しての削除のパターンとこれに対応すり削除条件をプー
ル代数式で表わした図、第７図は補間条件を示した図、
第８図は拡大に際しての補間のパターンとこれに対応す
る補間条件をプール代数式で表わした図、第９図は第６
図。 第８図に示されたパターンを２〜５倍（＝拡大した場合
のパターンを各倍率毎に示した図、第１０図は漢字のド
ツトパターンの一例を示し、第１１図は第１０図のパタ
ーンの一部に補間を加える場合：二ついて説明するため
の図、第１２図はドツトで表わされた漢字の「さんずい
」を示し。 第１６図は第１２図の一部を２倍に拡大した図。 第１４図は第１２図に従来方法で補間ドツトを加えた図
。 図中、Ａ、−Ｅはシフトレジスタ、 ＡＤＣ！ｌ〜ＡＤ
Ｃ４はアドレス変換回路、 ＳＰ１〜ＳＰ４は部分パタ
ーンメモリ、６６はオア回路。 ＦＳＦｅＧ ：赫率１ｓ示レジスタ ＳＯＣ：列指示カウンタ ６６：オア回路 ＣＮＴ ：力ウンタ 第１図 第４図 午５図 β１ ［！ｉ ｍＴ？ＢＥＨｄｔ ８２ １ｔｌｌ ｍｈ９ｖテＷ？１Ｔ８３ ’ｍ
ｍＥπｂ９ｒ五百 ８４ ＩＩ ｍｈｓｘｊＴＦΦ ８５ 口 ｍ１ｓｔｉ五Ｎ。 ａ６ ｆｉｌ ｍｎｔｇＷτ〒百 ８７ ｉｌ ｍｎｐｑＷＴｌｉＴ ａｓ ｍ ｍ１ｉｊｑ？ｎＴ ６９ 口 Ｉｌｌ！′ｌ）田氏肥配爵馳早６図 第７図 Ｓ２ 口 ｍｎｓｗＷ ＳＡ Ｃ１ｒｒＦ
ｋｑヒτ５３ ｒｌ 昂２ｉｒｎｉ五 ｓａ
５ｊ ｉ’ｎ１ｌｒｓｎ５４ ｆｆｉ ＦｎｑｌｈＴ
Ｆ ｓｃ口茄ｈ＋ｏＹＦｉｓｓ ！］ Ｂｇｔｃ２Ｉ
五 ｓｏ Ｓ Ｆｉｉｇｈｎ’ｉＴ５６０Ｆｎｌｑｗ
ｍＰ ＳεロＰｇｈｋ７＋ＴＳ７ ＷＥＪＦ＋ｇｌｒ
’！Ｔｉ ５Ｆ ｒ ｉｉ’＋ｈ＋１２ｉｆｉ５１
０口ｉ’Ｒｒｓｏ３ｎ ｓｕ ｌｊ ｎ’＋ｑｒｎＴ ３１２７ Ｆｎ（ｎ７Ｊ ＋Ｆｎ（ｈｒＳｌａ ｆｆｉ
’ｆｎｈ４ ＋ ＝ｈｎｉ”４ ｒｌ ｉ’Ｆｉｎｒ
ｇ ＋ Ｆ＋ｎｒτ２倍 ３＠ ４倍
５伶第９図 Δ Δ Ｏ ｏ。 ΔｏＯ ΔＯ０ ｏｏ ｏ。 Δ００Δ Δ００Δ ］０ 】０ Δ００ｏＯ Δ０ｏ００ ０ｏ００Δ ΔΔｏｏｏｏΔ ｏｏｏｏｏｏｏ。 ｏｏｏｏｏｏｏ。 ΔｏｏｏＯ ｏｏｏ。 ０ｏＯ ｏ ｏｏ。 ｏｏｏ。 ０ｏ０ ０００゜ Ｏｏ 】 ０゜ ｏ。 Ｏｏ Δ Δ
Claims (1)
- １、ドットで表わされた文字パターンを拡大して出力す
る文字パターン発生装置において、文字パターンを発生
する手段と、一つの文字パターンの一部を記憶するとと
もにその記憶内容の一部を順次取り出せるように構成さ
れた記憶手段と、この記憶手段から取り出された記憶内
容の一部のうちの中央のドットに対してそのドットとそ
の周囲のドットとを参照して拡大される部分パターンの
割り当て方を判定するためのアドレス変換手段と、その
アドレス変換手段の出力に結合され拡大された情報を記
憶する部分パターンメモリと、その部分パターンメモリ
の出力を重ね合わせて入力することのできる蓄積手段と
を備え、前記アドレス変換手段は単に１ドットをｎ×ｎ
ドットとして拡大すると不自然となる文字パターンを補
間するだけでなく削除することを検出する機能を有し、
前記部分パターンメモリにおいては、補間のためにドッ
トを追加するだけでなく、不自然となるドットが削除さ
れて拡大された部分パターンを記憶するよう構成されて
おり、拡大時、補間および削除を行うことを特徴とする
文字パターン発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60047364A JPS61208082A (ja) | 1985-03-12 | 1985-03-12 | 文字パタ−ン発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60047364A JPS61208082A (ja) | 1985-03-12 | 1985-03-12 | 文字パタ−ン発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61208082A true JPS61208082A (ja) | 1986-09-16 |
Family
ID=12773053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60047364A Pending JPS61208082A (ja) | 1985-03-12 | 1985-03-12 | 文字パタ−ン発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61208082A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6375789A (ja) * | 1986-09-18 | 1988-04-06 | シャープ株式会社 | 拡大文字生成方式 |
| JPS63205693A (ja) * | 1987-02-21 | 1988-08-25 | シャープ株式会社 | 拡大文字生成方式 |
| JPS6456485A (en) * | 1987-08-27 | 1989-03-03 | Nec Corp | Character pattern correction circuit |
| WO2005124736A1 (ja) * | 2004-06-15 | 2005-12-29 | Sony Corporation | 画像処理装置および方法、記録媒体、並びにプログラム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5556245A (en) * | 1978-10-20 | 1980-04-24 | Hitachi Ltd | Correction system for expanded character pattern |
| JPS5591022A (en) * | 1978-12-28 | 1980-07-10 | Nec Corp | Interpolation system for character pattern |
| JPS5912486A (ja) * | 1982-07-13 | 1984-01-23 | 神鋼電機株式会社 | 文字の拡大補間方法 |
-
1985
- 1985-03-12 JP JP60047364A patent/JPS61208082A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5556245A (en) * | 1978-10-20 | 1980-04-24 | Hitachi Ltd | Correction system for expanded character pattern |
| JPS5591022A (en) * | 1978-12-28 | 1980-07-10 | Nec Corp | Interpolation system for character pattern |
| JPS5912486A (ja) * | 1982-07-13 | 1984-01-23 | 神鋼電機株式会社 | 文字の拡大補間方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6375789A (ja) * | 1986-09-18 | 1988-04-06 | シャープ株式会社 | 拡大文字生成方式 |
| JPS63205693A (ja) * | 1987-02-21 | 1988-08-25 | シャープ株式会社 | 拡大文字生成方式 |
| JPS6456485A (en) * | 1987-08-27 | 1989-03-03 | Nec Corp | Character pattern correction circuit |
| WO2005124736A1 (ja) * | 2004-06-15 | 2005-12-29 | Sony Corporation | 画像処理装置および方法、記録媒体、並びにプログラム |
| US8253763B2 (en) | 2004-06-15 | 2012-08-28 | Sony Corporation | Image processing device and method, storage medium, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4763119A (en) | Image processing system for area filling of graphics | |
| JPH03128574A (ja) | 疑似中間調処理装置 | |
| JPH05224644A (ja) | 標準ディジタルビデオ信号からデータを表示する方法及びそのためのシステム | |
| JPH0737082A (ja) | 多値画像９０度回転方法及び装置 | |
| JPS6230435B2 (ja) | ||
| JPH04204496A (ja) | 表示制御方法 | |
| JPH058835B2 (ja) | ||
| US6606094B1 (en) | Method and apparatus for text image stretching | |
| JPS61208082A (ja) | 文字パタ−ン発生装置 | |
| JP4672821B2 (ja) | 補間用のラインバッファを画素のルックアップテーブルとして用いる方法及び装置 | |
| US5657047A (en) | Method and apparatus for zooming images on a video display | |
| JPS6158037B2 (ja) | ||
| JPS60191293A (ja) | Ｃｒｔデイスプレイ装置の高速直線補間回路 | |
| US5148519A (en) | Method for generating patterns based on outline data | |
| JP2980732B2 (ja) | アウトラインフォントの生成方法 | |
| JPS5897083A (ja) | 縦横変換回路 | |
| JPS5854395B2 (ja) | 文字パタ−ン発生方式 | |
| JP3937418B2 (ja) | 記憶装置および記憶読み出し制御方法 | |
| JPH0241267A (ja) | 像形成装置 | |
| JPS61223962A (ja) | メモリ制御装置 | |
| JPH06161406A (ja) | 可変解像度表示制御方式 | |
| JP2557630B2 (ja) | 画像縮小装置 | |
| US7348983B1 (en) | Method and apparatus for text image stretching | |
| JPS61213887A (ja) | 文字パタ−ン発生装置 | |
| JP2551322B2 (ja) | 画像再生方法および装置 |