JPS5912485A - 文字の拡大補間方法 - Google Patents
文字の拡大補間方法Info
- Publication number
- JPS5912485A JPS5912485A JP57121925A JP12192582A JPS5912485A JP S5912485 A JPS5912485 A JP S5912485A JP 57121925 A JP57121925 A JP 57121925A JP 12192582 A JP12192582 A JP 12192582A JP S5912485 A JPS5912485 A JP S5912485A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- enlarged
- partial
- bit
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/24—Generation of individual character patterns
- G09G5/26—Generation of individual character patterns for modifying the character dimensions, e.g. double width, double height
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0002—Handling the output data
- G06K2215/004—Generic data transformation
- G06K2215/0054—Geometric transformations, e.g. on rasterised data
- G06K2215/0057—Sizing and resolution changes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0002—Handling the output data
- G06K2215/004—Generic data transformation
- G06K2215/006—Anti-aliasing raster data
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は各捕プリンタ、券売機、表示器等、ドツトに
よシ文字を表示する装置における文字の拡大補間方法に
関する。
よシ文字を表示する装置における文字の拡大補間方法に
関する。
一般に上記の各種装置において大きい文字を扱う場合、
基本文字パターンをメモリに格納しておき、この基本文
字パターンを拡大、補間して使用することが多い。従来
、この槌の補間方法として、基本文字パターンの各エレ
メントを１ビツトずつ順次抽出して、被拡大エレメント
とし、これと、この外周を囲む８ビツトの隣接エレメン
トの計９ビットのエレメント群が形成するパターンに応
じて補正ドツトを追加して前記被拡大エレメントに対応
する拡大補間された部分パターンを発生させ、これを合
成して拡大された文字パターンを得る方法が提案されて
いるが、この方法によれば、例えば＃ｇ１図、第２図に
示す文字例のように、斜め方向のストロークの直線性が
損われるという欠点がある。そして、この直線性を改善
するためには、上記の９ビツトのエレメント群よりもさ
らに広範囲にわたるエレメント群のなすパターンに応じ
て部分パターンを形成しなければならず、かかる処理を
行う装置はハード的にもソフト的にも一段と複雑になる
という欠点があった。
基本文字パターンをメモリに格納しておき、この基本文
字パターンを拡大、補間して使用することが多い。従来
、この槌の補間方法として、基本文字パターンの各エレ
メントを１ビツトずつ順次抽出して、被拡大エレメント
とし、これと、この外周を囲む８ビツトの隣接エレメン
トの計９ビットのエレメント群が形成するパターンに応
じて補正ドツトを追加して前記被拡大エレメントに対応
する拡大補間された部分パターンを発生させ、これを合
成して拡大された文字パターンを得る方法が提案されて
いるが、この方法によれば、例えば＃ｇ１図、第２図に
示す文字例のように、斜め方向のストロークの直線性が
損われるという欠点がある。そして、この直線性を改善
するためには、上記の９ビツトのエレメント群よりもさ
らに広範囲にわたるエレメント群のなすパターンに応じ
て部分パターンを形成しなければならず、かかる処理を
行う装置はハード的にもソフト的にも一段と複雑になる
という欠点があった。
この発明は、上記の事情に蹟み、間単化された文字の拡
大補間方法を提供するもので、基本文字パターンを構成
する各ストロークを垂直方向、水平方向およびこれらと
４５°の角度をなす方向のものに限定し、前記基本文字
パターンの各エレメントを順次被拡大エレメントとして
抽出し、予め、前記被拡大エレメントを含む隣接４ビツ
トのエレメントが形成する正方形パターンと拡大率とに
応じて、前記被拡大エレメントに対応する部分パターン
を作成し、この部分パターンを格納するＲＯＭ（読み出
し専用メモリ）を設け、前鱈己基本文字パターンから前
記正方形パターンを遂次抽出する第１の過程と、前記抽
出された正方形パターンと前ｎ己拡大率とに対応する信
号を前記ＲＯＭのアドレス端子に供給し、前記被拡大エ
レメントに対応する部分パターンを前ｆｆｉＲＯＭから
抽出する第２の過程と、前記抽出された部分パターンを
合成して拡大された文字パターンを得る第３の過程とか
らなることを％徴とする。
大補間方法を提供するもので、基本文字パターンを構成
する各ストロークを垂直方向、水平方向およびこれらと
４５°の角度をなす方向のものに限定し、前記基本文字
パターンの各エレメントを順次被拡大エレメントとして
抽出し、予め、前記被拡大エレメントを含む隣接４ビツ
トのエレメントが形成する正方形パターンと拡大率とに
応じて、前記被拡大エレメントに対応する部分パターン
を作成し、この部分パターンを格納するＲＯＭ（読み出
し専用メモリ）を設け、前鱈己基本文字パターンから前
記正方形パターンを遂次抽出する第１の過程と、前記抽
出された正方形パターンと前ｎ己拡大率とに対応する信
号を前記ＲＯＭのアドレス端子に供給し、前記被拡大エ
レメントに対応する部分パターンを前ｆｆｉＲＯＭから
抽出する第２の過程と、前記抽出された部分パターンを
合成して拡大された文字パターンを得る第３の過程とか
らなることを％徴とする。
以下図面に基づいて本発明の詳細な説明する。
第３図は本発明を適用した実施例の構成を示すブロック
図であシ、図において１は例えばインテル社［８０８５
型マイクロコンピユータ（以下ＯＰＵと略称する）であ
り、Ｔ１０コントローラ２を介して文字発生器３、拡大
補間回路４をコントロールする。文字発生器３は１６Ｘ
１６のドツトマトリックスからなる基本文字パターンを
発生するものである。拡大補間回路４は、ＯＰ［Ｔ１の
指令によυ文字発生器３から供給された基本文字パター
ンを拡大補間し拡大文字パターンを出カニリア５に供給
する。そして出カニリア５に蓄積された拡大文字パター
ンが外部に光示される。
図であシ、図において１は例えばインテル社［８０８５
型マイクロコンピユータ（以下ＯＰＵと略称する）であ
り、Ｔ１０コントローラ２を介して文字発生器３、拡大
補間回路４をコントロールする。文字発生器３は１６Ｘ
１６のドツトマトリックスからなる基本文字パターンを
発生するものである。拡大補間回路４は、ＯＰ［Ｔ１の
指令によυ文字発生器３から供給された基本文字パター
ンを拡大補間し拡大文字パターンを出カニリア５に供給
する。そして出カニリア５に蓄積された拡大文字パター
ンが外部に光示される。
第４図は文字発生器３に格納された基本文字パターンの
一例でおり、アラビア数字の「９」を表している。そし
て、図に示すように、この基本文字パターンは、垂直方
向、水平方向およびこれらと４５°の角度をなす方向の
ストロークから構成されている。
一例でおり、アラビア数字の「９」を表している。そし
て、図に示すように、この基本文字パターンは、垂直方
向、水平方向およびこれらと４５°の角度をなす方向の
ストロークから構成されている。
第５図は拡大補間回路４の構成を示すブロック図でおり
、図において、Ｒ１，Ｒ２は各々８ビツトのシフトレジ
スタからなる入力レジスタで、その各ビットＢＯ〜Ｂ７
には文字発生器３から基本文字パターンのエレメントが
８ビット単位で供給される。゛まだ最下位ビットＢＯの
出力信号ａ２゜ａＯは１ビツトのレジスタＲ４、Ｒ５の
ビットＣＯに各々供給されており、各ビットＣＯからは
出力信号ａｌ、ａ３が出力されている。そして、各ビッ
トＢｏ 、００は４ビツトのアドレスレジスタＡＲを構
成し、その出力信号ａＯ，ａｌ、ａ２．ａ３はＲＯＭ６
のアドレス端子に供給される。また、レジスタＲ７，Ｒ
８はそれぞれ横方向、縦方向の拡大率を指定するもので
あり、その出力はＲＯＭ６のアドレス端子に供給されて
いる。ＲＯＭ６は、０．５にバイトの容量をもつ読み出
し専用メモリであり、アドレスレジスタＡＲと、レジス
タＲ７゜Ｒ８によって指定されたアドレスに格納されて
やるデータを１６ビツトのデータ端子から出力し、各々
４ビツトのシフトレジスタからなる出力バツ７アＲ１１
、Ｒ１２，Ｒ１３，Ｒ１４の各ビットＤＯ〜Ｄ３に供給
する。−また、各ビットＤＯの出力は８ビツトのシフト
レジスタからなる出力レジスタＲ２１、Ｒ２２，Ｒ２３
，Ｒ２４の各ビットＥ７に供給 −されている。これ
ら出力レジスタＲ２１−Ｒ２４の内容は各８ビット単位
で出カニリア５に転送される。
、図において、Ｒ１，Ｒ２は各々８ビツトのシフトレジ
スタからなる入力レジスタで、その各ビットＢＯ〜Ｂ７
には文字発生器３から基本文字パターンのエレメントが
８ビット単位で供給される。゛まだ最下位ビットＢＯの
出力信号ａ２゜ａＯは１ビツトのレジスタＲ４、Ｒ５の
ビットＣＯに各々供給されており、各ビットＣＯからは
出力信号ａｌ、ａ３が出力されている。そして、各ビッ
トＢｏ 、００は４ビツトのアドレスレジスタＡＲを構
成し、その出力信号ａＯ，ａｌ、ａ２．ａ３はＲＯＭ６
のアドレス端子に供給される。また、レジスタＲ７，Ｒ
８はそれぞれ横方向、縦方向の拡大率を指定するもので
あり、その出力はＲＯＭ６のアドレス端子に供給されて
いる。ＲＯＭ６は、０．５にバイトの容量をもつ読み出
し専用メモリであり、アドレスレジスタＡＲと、レジス
タＲ７゜Ｒ８によって指定されたアドレスに格納されて
やるデータを１６ビツトのデータ端子から出力し、各々
４ビツトのシフトレジスタからなる出力バツ７アＲ１１
、Ｒ１２，Ｒ１３，Ｒ１４の各ビットＤＯ〜Ｄ３に供給
する。−また、各ビットＤＯの出力は８ビツトのシフト
レジスタからなる出力レジスタＲ２１、Ｒ２２，Ｒ２３
，Ｒ２４の各ビットＥ７に供給 −されている。これ
ら出力レジスタＲ２１−Ｒ２４の内容は各８ビット単位
で出カニリア５に転送される。
次に、第６図（イ）は文字発生器３に格納された基本文
字パターンを構成する１６ｘ１６のドツトマトリックス
の一例を示す図であり、図においてＡ。
字パターンを構成する１６ｘ１６のドツトマトリックス
の一例を示す図であり、図においてＡ。
は被拡大エレメントの一例、Ｇｏは被拡大エレメントＡ
。を含む瞬接４ビツトのエレメント八〇〜Ａ、が形成す
る正方形パターンの一例である。また、図中の数字はエ
レメント番号を示すものであり、例えば２８は第０２行
、第ｍｌ１列のエレメントを示している。そして、この
実施例においては、これらのエレメント１１，１２．１
３・・・・・・・・・が順次被拡大エレメントＡ。とじ
て抽出され、拡大、合成されて拡大文字パターンが形成
される。
。を含む瞬接４ビツトのエレメント八〇〜Ａ、が形成す
る正方形パターンの一例である。また、図中の数字はエ
レメント番号を示すものであり、例えば２８は第０２行
、第ｍｌ１列のエレメントを示している。そして、この
実施例においては、これらのエレメント１１，１２．１
３・・・・・・・・・が順次被拡大エレメントＡ。とじ
て抽出され、拡大、合成されて拡大文字パターンが形成
される。
第６図（ロ）は被拡大エレメントＡｏが２倍、３］音４
ｆきに拡大された場合の部分パターン２Ａｏ 。
ｆきに拡大された場合の部分パターン２Ａｏ 。
３Ａｏ 、４Ａｏを示す図であり、部分パターン２Ａｏ
〜４Ａｏは正方形パターンＧｏによって決められる。こ
れを示したのが同図ｅ１〜（へ）であり、←Ｊの（１）
〜（ｌｂ’）は正方形パターンＧ。を示し、その右下の
エレメントが被拡大エレメントＡ０である。
〜４Ａｏは正方形パターンＧｏによって決められる。こ
れを示したのが同図ｅ１〜（へ）であり、←Ｊの（１）
〜（ｌｂ’）は正方形パターンＧ。を示し、その右下の
エレメントが被拡大エレメントＡ０である。
°まだ、に）、（ホ）、（へ）の各（１）〜α０は名々
部分パターン２Ａｏ 、３Ａｏ 、４Ａ０を示している
。そして、例えば、（ハ）の（２）に示す正方形パター
ンＧ。において、「白」の被拡大エレメントＡ。が２倍
に拡大されると、単純に拡大されて「全白」の部分パタ
ーン２Ａ０が得られるのではなく、「黒」のエレメント
Ａ１に影響されて、に）の（２）に示すように左上に１
ドツトの補正ドツトが追加された部分パターン２Ａｏが
作られる。また、３倍に拡大されたときには、Ｑ旬の（
２）に示すように、左上に３ドツトの補正ドツトが追加
された部分パターン３Ａ、が作られ、４ｆｔ！ｔに拡大
されたときには、（へ）の（２）に示すように左上に６
ドツトの補正ドツトが追加された部分パターン４Ａｏが
作られる。
部分パターン２Ａｏ 、３Ａｏ 、４Ａ０を示している
。そして、例えば、（ハ）の（２）に示す正方形パター
ンＧ。において、「白」の被拡大エレメントＡ。が２倍
に拡大されると、単純に拡大されて「全白」の部分パタ
ーン２Ａ０が得られるのではなく、「黒」のエレメント
Ａ１に影響されて、に）の（２）に示すように左上に１
ドツトの補正ドツトが追加された部分パターン２Ａｏが
作られる。また、３倍に拡大されたときには、Ｑ旬の（
２）に示すように、左上に３ドツトの補正ドツトが追加
された部分パターン３Ａ、が作られ、４ｆｔ！ｔに拡大
されたときには、（へ）の（２）に示すように左上に６
ドツトの補正ドツトが追加された部分パターン４Ａｏが
作られる。
一方、（ハ）の（４）に示す正方形パターンＧ０におい
て、「黒」の被拡大エレメントＡｏが２１１ｆに拡大さ
れると、単純に拡大されて「全黒」の部分バターｙ２Ａ
ｏになるのではなく、に）の（４）に示すように、３ド
ツトが補正ドツトとして削除され右下のエレメントのみ
が「黒」の部分パターン２Ａ０が作られる。また、３＠
のときは６ドツトが削除された（ホ）の（４）に示す部
分パターン３Ａｏが、４＠のときは１０ドツトが削除さ
れた、（へ）の（４）に示す部分パターン４ＡＯが作ら
れる。
て、「黒」の被拡大エレメントＡｏが２１１ｆに拡大さ
れると、単純に拡大されて「全黒」の部分バターｙ２Ａ
ｏになるのではなく、に）の（４）に示すように、３ド
ツトが補正ドツトとして削除され右下のエレメントのみ
が「黒」の部分パターン２Ａ０が作られる。また、３＠
のときは６ドツトが削除された（ホ）の（４）に示す部
分パターン３Ａｏが、４＠のときは１０ドツトが削除さ
れた、（へ）の（４）に示す部分パターン４ＡＯが作ら
れる。
このように、第６１ｋｌ（’→の（１）〜ａ輸に示す正
方形パターンＧ。と拡大率とに応じて第６図に）〜（へ
）の（１）〜０（へ）に示す部分パターン２人ｏ〜４Ａ
、）が作られる。そして、これらの部分パターン２Ａｏ
〜４Ａ。
方形パターンＧ。と拡大率とに応じて第６図に）〜（へ
）の（１）〜０（へ）に示す部分パターン２人ｏ〜４Ａ
、）が作られる。そして、これらの部分パターン２Ａｏ
〜４Ａ。
は予めＲＯＭ６に格納され、拡大補間処理のときに、正
方形パターンＧｏ と拡大率とに応じてＲＯＭ６のアド
レスが指定され、そのアドレスに格納されている部分パ
ターン２Ａｏ〜４Ａｏが絖み出される。この場合、正方
形パターンＧ。は第６図（ト）に示すように、アドレス
レジスタＡＲにセットされる。すなわち、レジスタＲ２
のＢＯビットには被拡大エレメントＡ。の「黒」／「白
」に応じて信号ＨＩ ＩＩ ／・０・がセットされ、レ
ジスタＲ４のＣｏビット、レジスタＲ１のＢＯビット、
レジスタＲ５のＣｏビットには各々隣接エレメントＡＩ
＋ Ａ２ ＋ Ａｓの「黒」／「白」に応じて信号
゛′１”／ ｌ＋ ０１＋がセットされる。また、横方
向の拡大率はレジスタ７に縦方向の拡大率はレジスタＲ
８にセットされる。
方形パターンＧｏ と拡大率とに応じてＲＯＭ６のアド
レスが指定され、そのアドレスに格納されている部分パ
ターン２Ａｏ〜４Ａｏが絖み出される。この場合、正方
形パターンＧ。は第６図（ト）に示すように、アドレス
レジスタＡＲにセットされる。すなわち、レジスタＲ２
のＢＯビットには被拡大エレメントＡ。の「黒」／「白
」に応じて信号ＨＩ ＩＩ ／・０・がセットされ、レ
ジスタＲ４のＣｏビット、レジスタＲ１のＢＯビット、
レジスタＲ５のＣｏビットには各々隣接エレメントＡＩ
＋ Ａ２ ＋ Ａｓの「黒」／「白」に応じて信号
゛′１”／ ｌ＋ ０１＋がセットされる。また、横方
向の拡大率はレジスタ７に縦方向の拡大率はレジスタＲ
８にセットされる。
同図の、■、■は、拡大率が２暗、３ｆ音、４ｆ音のと
きに、ＲＯＭ６から出力された部分パターン２Ａｏ 、
３Ａｏ 、４Ａｏが出力バッファＲ１１〜Ｒ１２にセッ
トされる場合の状態を示す図であり、部分パターン２Ａ
ｏは出力バツ７アＲ１１，Ｒ１２のり。 Ｄｌ ビッ
トに、部分パターン３Ａｏは出力バッファＲ１１、Ｒ１
２，Ｒ１３のＤＯ＋ Ｄ Ｉ ＋Ｄ、Ｄｌトに、部分パ
ターン４Ａｏは出力バッファＲ１１、Ｒ１２，Ｒ１３，
Ｒ１４のＤＯＩＤＩ＋Ｄｔ＋ＤＢ各ビットに格納される
。
きに、ＲＯＭ６から出力された部分パターン２Ａｏ 、
３Ａｏ 、４Ａｏが出力バッファＲ１１〜Ｒ１２にセッ
トされる場合の状態を示す図であり、部分パターン２Ａ
ｏは出力バツ７アＲ１１，Ｒ１２のり。 Ｄｌ ビッ
トに、部分パターン３Ａｏは出力バッファＲ１１、Ｒ１
２，Ｒ１３のＤＯ＋ Ｄ Ｉ ＋Ｄ、Ｄｌトに、部分パ
ターン４Ａｏは出力バッファＲ１１、Ｒ１２，Ｒ１３，
Ｒ１４のＤＯＩＤＩ＋Ｄｔ＋ＤＢ各ビットに格納される
。
上述の構成において、ＱＰＵＩが基本文字パターンの拡
大補間処理を開始すると、０ＰＵ１は工１０コントロー
ラ２を介して拡大補間回路４に遂次指令を供給して処理
を進める。第７図はこのような拡大補間処理によって第
４図に示す基本文字パターン「９」の第ｎ３行、第ｍ、
〜０１ｉ列の各エレメントが２倍に拡大される過楊を示
す図であり、図において（イ）はレジスタＲ１，ｘ２．
ｎ４゜けるレジスタＲ１，Ｒ２，Ｒ４，Ｒ５、Ｒ１１〜
Ｒ１４、Ｒ２１〜Ｒ２４の内科の変遷を示し、■は、゛
入カレジスタＲ１，Ｒ２にｍｎ１行、ｍ ｍ ｅ〜ｍ１
６列がセットされた状態を示している。−また■は、２
倍に拡大された部分パターン２Ａｏが出カニリア５に格
納された状態を示している。なお、図中、（、−）印で
囲まれている番号は、これに対応するエレメントが１黒
」、すなわち１”信号であることを示している。一方、
０印で囲まれていない番号はそれに対応するエレメント
が「白」すなわち″０′′信号であることを示している
。
大補間処理を開始すると、０ＰＵ１は工１０コントロー
ラ２を介して拡大補間回路４に遂次指令を供給して処理
を進める。第７図はこのような拡大補間処理によって第
４図に示す基本文字パターン「９」の第ｎ３行、第ｍ、
〜０１ｉ列の各エレメントが２倍に拡大される過楊を示
す図であり、図において（イ）はレジスタＲ１，ｘ２．
ｎ４゜けるレジスタＲ１，Ｒ２，Ｒ４，Ｒ５、Ｒ１１〜
Ｒ１４、Ｒ２１〜Ｒ２４の内科の変遷を示し、■は、゛
入カレジスタＲ１，Ｒ２にｍｎ１行、ｍ ｍ ｅ〜ｍ１
６列がセットされた状態を示している。−また■は、２
倍に拡大された部分パターン２Ａｏが出カニリア５に格
納された状態を示している。なお、図中、（、−）印で
囲まれている番号は、これに対応するエレメントが１黒
」、すなわち１”信号であることを示している。一方、
０印で囲まれていない番号はそれに対応するエレメント
が「白」すなわち″０′′信号であることを示している
。
さて、基本文字パターン「９」の拡大補間処理が開始さ
れると、０ＰＵＩからの指令に基づき、まずレジスタＲ
１＋ Ｒ１ｔ Ｒ４＋ Ｒ１１がクリアされ、次に第７
図（ロ）に示すように、文字発生器３から入力レジスタ
Ｒ２にニレメン）１１〜１８が転送され、レジスタＲ２
のＢＯビットにエレメント１１が入り、これが被拡大ニ
レメン）Ａｏになる。
れると、０ＰＵＩからの指令に基づき、まずレジスタＲ
１＋ Ｒ１ｔ Ｒ４＋ Ｒ１１がクリアされ、次に第７
図（ロ）に示すように、文字発生器３から入力レジスタ
Ｒ２にニレメン）１１〜１８が転送され、レジスタＲ２
のＢＯビットにエレメント１１が入り、これが被拡大ニ
レメン）Ａｏになる。
この場合、アドレスレジスタＡＲにセットされた正方形
パターンＧ。は第６図（ハ）の（１）に示すものとなり
、アドレスレジスタムＲの出力信号ａＯ”’−８Ｂはす
べてパ０”になる。これによって、ＲＯＭ６のデータ端
子からの出力は、同図に）の１１）に示す部分パターン
２Ａ、、に対応してすべて０”になり、すべて”Ｏ”（
ｒ白」）の部分パターンｌｌａが出力バツファＲ１１，
Ｒ１２のビットＤｏ 、 ＤＩにセットされる。次に出
力バッファＲ１１〜Ｒ１４と出力レジスタＲ２１〜Ｒ２
４の内容が左方向に２ビツトシフトされ、部分パターン
ｌｌａが出力レジスタＲ２１，Ｒ２２のビットｍ６
＋ Ｅ、にセットされる。
パターンＧ。は第６図（ハ）の（１）に示すものとなり
、アドレスレジスタムＲの出力信号ａＯ”’−８Ｂはす
べてパ０”になる。これによって、ＲＯＭ６のデータ端
子からの出力は、同図に）の１１）に示す部分パターン
２Ａ、、に対応してすべて０”になり、すべて”Ｏ”（
ｒ白」）の部分パターンｌｌａが出力バツファＲ１１，
Ｒ１２のビットＤｏ 、 ＤＩにセットされる。次に出
力バッファＲ１１〜Ｒ１４と出力レジスタＲ２１〜Ｒ２
４の内容が左方向に２ビツトシフトされ、部分パターン
ｌｌａが出力レジスタＲ２１，Ｒ２２のビットｍ６
＋ Ｅ、にセットされる。
次に、第７図ヒ］に示すように、入力レジスタＲ１，Ｒ
２，Ｒ４；Ｒ５の内容が左方向にｌビットシフトされる
と、エレメント１２が被拡大エレメントとなり、この場
合の正方形パターンＧ。も ゛第６１停）の（１１に
示すものとなり、上記と同様の処理がなされ「全白」の
部分パターン１２ａが出力レジスタＲ２１，Ｒ２２のビ
ットＥ６＋”７にセットされる。まだ、エレメント１３
．１４についても同様の処理がなされ、第７図（ホ）に
示すように出力レジスタＲ２１，Ｒ２２には「全白」の
部分パターン１１ ！、〜１４ａが格納される。この間
、出力レジスタＲ２１，Ｒ２２は８ビツトシフトされフ
ル状態になる。そこで出力レジスタＲ２１゜Ｒ２２の内
容が出カニリア５の第Ｎ１行、第Ｍ１〜Ｍ４列に転送さ
れる。
２，Ｒ４；Ｒ５の内容が左方向にｌビットシフトされる
と、エレメント１２が被拡大エレメントとなり、この場
合の正方形パターンＧ。も ゛第６１停）の（１１に
示すものとなり、上記と同様の処理がなされ「全白」の
部分パターン１２ａが出力レジスタＲ２１，Ｒ２２のビ
ットＥ６＋”７にセットされる。まだ、エレメント１３
．１４についても同様の処理がなされ、第７図（ホ）に
示すように出力レジスタＲ２１，Ｒ２２には「全白」の
部分パターン１１ ！、〜１４ａが格納される。この間
、出力レジスタＲ２１，Ｒ２２は８ビツトシフトされフ
ル状態になる。そこで出力レジスタＲ２１゜Ｒ２２の内
容が出カニリア５の第Ｎ１行、第Ｍ１〜Ｍ４列に転送さ
れる。
次に、レジスタＲ１，Ｒ２，Ｒ４，Ｒ５の内容が再び１
ピツトシフトされると、第７図（へ）に示すように１黒
」のエレメント１５が被拡大ニレメン１’Ａｏ となる
。この場合、アドレスレジスタＡＲにセットされた正方
形パターンＧ。は、第６図ｅ］の（４）に示すものとな
り、アドレスレジスタＡＨの出力信号ａ１〜ａ、が０”
２ｏが１°′となる。
ピツトシフトされると、第７図（へ）に示すように１黒
」のエレメント１５が被拡大ニレメン１’Ａｏ となる
。この場合、アドレスレジスタＡＲにセットされた正方
形パターンＧ。は、第６図ｅ］の（４）に示すものとな
り、アドレスレジスタＡＨの出力信号ａ１〜ａ、が０”
２ｏが１°′となる。
これによって、出力バツファＲ１１，Ｒ１２のビットＤ
Ｏ、ＤＩにはＲＯＭ６を介して、第６図に）の（４）に
示す部分パターン２Ａｏに対応して信号”０，０，０．
１”各々がセットされ、部分パターン１５ａが形成され
る。そして、部分パターン１５ａは２ビツトシフトされ
て出力レジスタ２１゜２２のビットｘ、、ｇ７にセット
される。
Ｏ、ＤＩにはＲＯＭ６を介して、第６図に）の（４）に
示す部分パターン２Ａｏに対応して信号”０，０，０．
１”各々がセットされ、部分パターン１５ａが形成され
る。そして、部分パターン１５ａは２ビツトシフトされ
て出力レジスタ２１゜２２のビットｘ、、ｇ７にセット
される。
次に、レジスタＲ１，Ｒ２，Ｒ４，Ｒ５の内容が再び１
ピツトシフトされると、第７図（ト）に示すようにｒ
＃Ａ Ｊのエレメント１６がは拡大ニレメン）Ａｏ と
なる。この場合、アドレスレジスタＡＲにセットされた
正方形パターンＧ。は第６図ｔｒｉの（８）に示すもの
となり、アドレスレジスタＡＲの出力（ＥＮＭ ａｒ
＋ ａｔが０″、ａＯ＋”Ｓがｌ”となる。これによっ
て、出力バッファＲ１１゜Ｒ１２のビットＤＯ，ＤＩに
はＲＯＭ６を介して、第６図に）の（８）に示す部分パ
ターン２Ａｏに対応して、信号” ０ 、０ 、 ｌ
、 １”が各々セットされ、部分パターン１６ａが形成
される。そして部分パターン１６ａは２ビツトシフトさ
れ出力レジスタＲ２１，Ｒ２２のビットＥｌｌ ＋
Ｅ？に移される。
ピツトシフトされると、第７図（ト）に示すようにｒ
＃Ａ Ｊのエレメント１６がは拡大ニレメン）Ａｏ と
なる。この場合、アドレスレジスタＡＲにセットされた
正方形パターンＧ。は第６図ｔｒｉの（８）に示すもの
となり、アドレスレジスタＡＲの出力（ＥＮＭ ａｒ
＋ ａｔが０″、ａＯ＋”Ｓがｌ”となる。これによっ
て、出力バッファＲ１１゜Ｒ１２のビットＤＯ，ＤＩに
はＲＯＭ６を介して、第６図に）の（８）に示す部分パ
ターン２Ａｏに対応して、信号” ０ 、０ 、 ｌ
、 １”が各々セットされ、部分パターン１６ａが形成
される。そして部分パターン１６ａは２ビツトシフトさ
れ出力レジスタＲ２１，Ｒ２２のビットＥｌｌ ＋
Ｅ？に移される。
以下、エレメント１７．１８もエレメント１６と全く同
様に処理され、第７図（ト）、（す）に示す部分パター
ン１７ａ 、１８ａが形成され、出力レジスタＲ２１，
Ｒ２２にシフトされる。そして、同図（ワ）に示すよう
に出力レジスタＲ２１，Ｒ２２がフル状態になると、そ
の内容が出カニリア５の第Ｎ。
様に処理され、第７図（ト）、（す）に示す部分パター
ン１７ａ 、１８ａが形成され、出力レジスタＲ２１，
Ｒ２２にシフトされる。そして、同図（ワ）に示すよう
に出力レジスタＲ２１，Ｒ２２がフル状態になると、そ
の内容が出カニリア５の第Ｎ。
行、第Ｍ、〜Ｍ６列に転送される。
こうして、第４図に示す基本文字パターンの第０１行、
第Ｉ７１＋ ”’−ｒｎｇ列の拡大補間処理が終了する
と、次には、第７図（ヌ）に示すように第ｎ、行、％
ｍ 、 〜ｍ 、、列（エレメント１９〜１１６）が入
力レジスタＲ１，Ｒ２にセットされ上す己と同様の拡大
補間処理を受け、第３回目には第ｎ８行、第！１’１１
〜Ｉｎ ６列（ニレメン）２１〜２８）、第４ｕ目には
第ｎ８行、第ｍ、〜Ｉｎ、、列（エレメント２９〜２１
６）・・・・・・・・・と遂次上１ｄと同様の拡大補間
処理を受ける。なお、第３回目のときに入力レジスタＲ
１，Ｒ２にセットされるエレメントは各々エレメント１
１〜１８．２１〜２８である。こうして、基本文字パタ
ーンの各行につき２圓、文字発生器３から入力レジスタ
Ｒ１〜Ｒ２へ２バイトずつエレメントが移され、上述し
たように正方形パターンＧ０に従ってｌエレメント群に
拡大補間処理が行われていく。
第Ｉ７１＋ ”’−ｒｎｇ列の拡大補間処理が終了する
と、次には、第７図（ヌ）に示すように第ｎ、行、％
ｍ 、 〜ｍ 、、列（エレメント１９〜１１６）が入
力レジスタＲ１，Ｒ２にセットされ上す己と同様の拡大
補間処理を受け、第３回目には第ｎ８行、第！１’１１
〜Ｉｎ ６列（ニレメン）２１〜２８）、第４ｕ目には
第ｎ８行、第ｍ、〜Ｉｎ、、列（エレメント２９〜２１
６）・・・・・・・・・と遂次上１ｄと同様の拡大補間
処理を受ける。なお、第３回目のときに入力レジスタＲ
１，Ｒ２にセットされるエレメントは各々エレメント１
１〜１８．２１〜２８である。こうして、基本文字パタ
ーンの各行につき２圓、文字発生器３から入力レジスタ
Ｒ１〜Ｒ２へ２バイトずつエレメントが移され、上述し
たように正方形パターンＧ０に従ってｌエレメント群に
拡大補間処理が行われていく。
ｆｇ８図は、上記拡大補間処理のフローチャートであり
、横方向の拡大率が２＠のときのものである。拡大率が
３ ＠のときは図の出力レジスタ塩。
、横方向の拡大率が２＠のときのものである。拡大率が
３ ＠のときは図の出力レジスタ塩。
〜Ｒ２４のシフト数が３に、４ｖ１のときは４に変わる
だけで他の処理は同様である。
だけで他の処理は同様である。
次に第９図（イ）は第４図に示す基本文字パターン「９
」を再掲した図で１りシ、同図（口１は（イ）に示す基
本文字パターン「９」が２倍に拡大補間された結果得ら
れた文字パターンを示す図である。図において目印は追
加されたドツトを示し、これによって斜め方向のストロ
ークの直線性が教書されていることが分る。
」を再掲した図で１りシ、同図（口１は（イ）に示す基
本文字パターン「９」が２倍に拡大補間された結果得ら
れた文字パターンを示す図である。図において目印は追
加されたドツトを示し、これによって斜め方向のストロ
ークの直線性が教書されていることが分る。
なお、この発明によれば縦、横の拡大率が異なる場合に
も、それに対応する部分パターンを予めＲＯＭ６に格納
しておけば、縦、横の比が異なる拡大補間処理も可能に
なる。
も、それに対応する部分パターンを予めＲＯＭ６に格納
しておけば、縦、横の比が異なる拡大補間処理も可能に
なる。
以上説明したように、この発明は、組直方向、水平方向
およびこれらと４５°の角度をなすストロークによって
基本文字パターンを構成し、被拡大エレメントを含む隣
接４ビツトのエレメントが形成する正方形パターンに基
づいて部分パターンを作成し、これを予めＲＯＭＩＣＭ
［？憶させ、文字の拡大補間処理時に、被拡大エレメン
トを含む隣接４ビツトのエレメントが形成する正方形パ
ターンに×１応する部分パターンを順次ＲＯＭから抽出
し、これを合成して拡大文字を得るので、被拡大エレメ
ントと、この外周をとり囲む８ビツトの１４接エレメン
トとからなるｍｔ９ビットのエレメント群のなすパター
ンに基づいて部分パターンを作成し、これを合成して拡
大文字を得ていた従来の方法と比べて、次のような利点
を得ることができる。
およびこれらと４５°の角度をなすストロークによって
基本文字パターンを構成し、被拡大エレメントを含む隣
接４ビツトのエレメントが形成する正方形パターンに基
づいて部分パターンを作成し、これを予めＲＯＭＩＣＭ
［？憶させ、文字の拡大補間処理時に、被拡大エレメン
トを含む隣接４ビツトのエレメントが形成する正方形パ
ターンに×１応する部分パターンを順次ＲＯＭから抽出
し、これを合成して拡大文字を得るので、被拡大エレメ
ントと、この外周をとり囲む８ビツトの１４接エレメン
トとからなるｍｔ９ビットのエレメント群のなすパター
ンに基づいて部分パターンを作成し、これを合成して拡
大文字を得ていた従来の方法と比べて、次のような利点
を得ることができる。
（１）斜め方向のストロークの直線性を容易に数倍する
仁とができる。
仁とができる。
（２）４ビツトの正方形パターンに基づいて部分パター
ンを作成するので、部分パターンが藺皐化されＲＯＭの
容置を大幅に減らすことができる。
ンを作成するので、部分パターンが藺皐化されＲＯＭの
容置を大幅に減らすことができる。
また、部分パターンをＲＯＭＫ配憶さぜる作業も容易に
なる。
なる。
（３）処理時間を短幅することができる。
第１図、第２図は従来の拡大補間方法で拡大された文字
例を示す図、第３図は本発明を適用した実施例の構成を
示す回路図、第４図は本実施例における基本文字パター
ンの一例、第５図は拡大補間回路の構成を示すブロック
図、Ｍ６図（イ）は文字発生器３に格納された基本文字
パターンを構成する１６ｘ１６のドツトマトリックスの
一例を示す図、同図（ロ）は被拡大エレメントへ〇と部
分パターン２ＡＯ＋ ３ＡＱ ＊ ’ＡＯの関係を示
す図、同図←１の（１）〜Ｑｔ９は、正方形パターンＧ
。を示す図、同図に）、（ホ）、（へ）の（１）〜αｅ
は被拡大エレメントＡ０が２倍、 ３に、４＠に拡大さ
れたときの部分パターｙ２ Ａｏ 、３Ａｏ ＋ ’
ＡＯを示す図、同図（ト）は正方形パターンＧ。がア
ドレスレジスタＡＲに入ったときの状態を示す図、同図
（ホ）、（１月、（ヌ）は部分パターン２ＡＯ＋ ”Ａ
ｏ Ｈ４Ａ６が出力バツ７アＲ１１−Ｒｌ４にセット
されたときの状態を示す図、第７図（イ）〜（ヌ）は拡
大補間処理におけるレジスタＲ１、Ｒ２、Ｒ４、Ｒ５、
Ｒ１１〜Ｒ１４、Ｒ２１〜Ｒ２４の内容の変遷を示す図
、同図■は２倍に拡大された部分パターン２Ａ、が出カ
ニリア５に格納された状態を示す図、第８図は拡大補間
処理のフローチャート、Ｍ９図（イ）は第４図に示した
基本文字パターンを示す図、同図（ロ）は（イ）の基本
文字パターンを本実施例によって２暗に拡大して得られ
た文字パターンを示す図である。 ６・・・ＲＯＭ、Ａｏ・・・被拡大エレメント、Ａ１−
Ａｓ ＝Ｍ接エレメント、２Ａ。 、３Ａ。 。 ４Ａｏ・・・部分パターン、ＧＯ・・・正方ルビパター
ン。 出願人神鋼電機株式会社 神崎製枇体入会社 ５１６− ２「〜２１７１ 第３図 第４図 Ｃハ２ にノ １１ｉリ ｃＰ−ノ （
ハｌ ｌ＝Ｊ （ｆ、）
ＩへＩ第８図 第９図［
例を示す図、第３図は本発明を適用した実施例の構成を
示す回路図、第４図は本実施例における基本文字パター
ンの一例、第５図は拡大補間回路の構成を示すブロック
図、Ｍ６図（イ）は文字発生器３に格納された基本文字
パターンを構成する１６ｘ１６のドツトマトリックスの
一例を示す図、同図（ロ）は被拡大エレメントへ〇と部
分パターン２ＡＯ＋ ３ＡＱ ＊ ’ＡＯの関係を示
す図、同図←１の（１）〜Ｑｔ９は、正方形パターンＧ
。を示す図、同図に）、（ホ）、（へ）の（１）〜αｅ
は被拡大エレメントＡ０が２倍、 ３に、４＠に拡大さ
れたときの部分パターｙ２ Ａｏ 、３Ａｏ ＋ ’
ＡＯを示す図、同図（ト）は正方形パターンＧ。がア
ドレスレジスタＡＲに入ったときの状態を示す図、同図
（ホ）、（１月、（ヌ）は部分パターン２ＡＯ＋ ”Ａ
ｏ Ｈ４Ａ６が出力バツ７アＲ１１−Ｒｌ４にセット
されたときの状態を示す図、第７図（イ）〜（ヌ）は拡
大補間処理におけるレジスタＲ１、Ｒ２、Ｒ４、Ｒ５、
Ｒ１１〜Ｒ１４、Ｒ２１〜Ｒ２４の内容の変遷を示す図
、同図■は２倍に拡大された部分パターン２Ａ、が出カ
ニリア５に格納された状態を示す図、第８図は拡大補間
処理のフローチャート、Ｍ９図（イ）は第４図に示した
基本文字パターンを示す図、同図（ロ）は（イ）の基本
文字パターンを本実施例によって２暗に拡大して得られ
た文字パターンを示す図である。 ６・・・ＲＯＭ、Ａｏ・・・被拡大エレメント、Ａ１−
Ａｓ ＝Ｍ接エレメント、２Ａ。 、３Ａ。 。 ４Ａｏ・・・部分パターン、ＧＯ・・・正方ルビパター
ン。 出願人神鋼電機株式会社 神崎製枇体入会社 ５１６− ２「〜２１７１ 第３図 第４図 Ｃハ２ にノ １１ｉリ ｃＰ−ノ （
ハｌ ｌ＝Ｊ （ｆ、）
ＩへＩ第８図 第９図［
Claims (1)
- ドツトマトリックスで構成される基本文字パターンの各
エレメントを順次被拡大エレメントとして抽出し、これ
を拡大補間して部分パターンを作シ、前記部分パターン
を合成して拡大文字パターンを作成する文字の拡大補間
方法において、前記基本文字パターンを垂直方向、水平
方向およびこれらと４５°の角度をなす方向のストロー
クで構成し、前記被拡大エレメントを含む隣接４ビツト
のエレメントが形成する正方形パターンと拡大率とに応
じて、前記被拡大エレメントに対応する部分パターンを
予め作成し、前記予め作成された部分パターンを格納す
るＲＯＭ（読み出し専用メモリ）を設け、ｉｔＩ記基本
文字パターンから前記正方形パターンを遂次抽出する第
１の過程と、前記抽出された正方形パターンと両射拡大
率とに対応する信号を前ハ己ＲＯＭのアドレス端子に供
給し、前記被拡大エレメントに対応する部分パターンを
前ＭｃｌｉＲＯＭから抽出する第２の過程と、前記抽出
された部分パターンを合成して拡大された文字パターン
を得る第３の過程とからなる文字の拡大補間方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121925A JPS5912485A (ja) | 1982-07-13 | 1982-07-13 | 文字の拡大補間方法 |
| EP83106632A EP0100872A3 (en) | 1982-07-13 | 1983-07-06 | Apparatus for and method of enlarging character pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121925A JPS5912485A (ja) | 1982-07-13 | 1982-07-13 | 文字の拡大補間方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5912485A true JPS5912485A (ja) | 1984-01-23 |
| JPH0454239B2 JPH0454239B2 (ja) | 1992-08-28 |
Family
ID=14823309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57121925A Granted JPS5912485A (ja) | 1982-07-13 | 1982-07-13 | 文字の拡大補間方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0100872A3 (ja) |
| JP (1) | JPS5912485A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6456485A (en) * | 1987-08-27 | 1989-03-03 | Nec Corp | Character pattern correction circuit |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6145279A (ja) * | 1984-08-09 | 1986-03-05 | 株式会社東芝 | スム−ジング回路 |
| JPS61142591A (ja) * | 1984-12-13 | 1986-06-30 | Toshiba Corp | 半導体記憶装置 |
| JP2907855B2 (ja) * | 1989-02-27 | 1999-06-21 | 株式会社日立製作所 | 文字パターン発生装置および文字パターン発生方法 |
| EP0385508B1 (en) * | 1989-03-03 | 1995-06-21 | Seiko Epson Corporation | Device for generating dot pattern data |
| JP2952915B2 (ja) * | 1989-03-03 | 1999-09-27 | セイコーエプソン株式会社 | ドットパターンデータ発生装置 |
| DE69324418T2 (de) * | 1992-08-26 | 1999-08-05 | Hewlett Packard Co | Verfahren und Vorrichtung zur Kantenglättung in Pixelbildern |
| DE202009002008U1 (de) | 2009-03-31 | 2009-08-20 | Dingler, Armin | Aufbewahrungs- und Ausgabevorrichtung für Stückgut, insbesondere Kaffeepads |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5352317A (en) * | 1976-10-25 | 1978-05-12 | Kokusai Electric Co Ltd | Method of generating dot pattern of expanded character |
| JPS56106280A (en) * | 1980-01-28 | 1981-08-24 | Sharp Kk | Bit pattern magnification system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4107662A (en) * | 1976-02-17 | 1978-08-15 | Hitachi, Ltd. | Character generator for visual display devices |
-
1982
- 1982-07-13 JP JP57121925A patent/JPS5912485A/ja active Granted
-
1983
- 1983-07-06 EP EP83106632A patent/EP0100872A3/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5352317A (en) * | 1976-10-25 | 1978-05-12 | Kokusai Electric Co Ltd | Method of generating dot pattern of expanded character |
| JPS56106280A (en) * | 1980-01-28 | 1981-08-24 | Sharp Kk | Bit pattern magnification system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6456485A (en) * | 1987-08-27 | 1989-03-03 | Nec Corp | Character pattern correction circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0454239B2 (ja) | 1992-08-28 |
| EP0100872A3 (en) | 1986-05-21 |
| EP0100872A2 (en) | 1984-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03184088A (ja) | 文字パターン発生方法 | |
| US4346377A (en) | Method and apparatus for encoding and generating characters in a display | |
| JPS5912485A (ja) | 文字の拡大補間方法 | |
| JPH02289067A (ja) | 文字パターン信号発生装置 | |
| JP2005077522A (ja) | 画像処理装置および画像処理方法 | |
| JP3087427B2 (ja) | 輪郭線データ変換装置 | |
| JP3701557B2 (ja) | 画像表示制御方法及び装置、並びにコンピュータ読取可能な記録媒体 | |
| JP3211404B2 (ja) | 文字列出力装置 | |
| JPH01257995A (ja) | 文字図形生成装置 | |
| JPH0442874Y2 (ja) | ||
| JP2820068B2 (ja) | 画像データ合成表示装置 | |
| JP3551459B2 (ja) | 画像変形方法およびその装置 | |
| JPS6132676B2 (ja) | ||
| JP2776347B2 (ja) | プリンタ用描画装置 | |
| JP4080470B2 (ja) | 文字パターン生成装置 | |
| JPH10214078A (ja) | 画像拡大縮小装置 | |
| JPS6261156B2 (ja) | ||
| JPH02196296A (ja) | 文字発生器 | |
| JPS6078481A (ja) | キヤラクタ表示装置 | |
| JPS61148487A (ja) | 拡大縮小装置 | |
| JPS60231267A (ja) | 文字間制御方式 | |
| JPS6083851A (ja) | 文字パタ−ン強調制御方式 | |
| JPS62127890A (ja) | パタ−ン発生装置 | |
| JPS5895392A (ja) | 文字パタ−ン発生器 | |
| JPS5831381A (ja) | 図形発生装置 |