JPS5895392A - 文字パタ−ン発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、文字ストロークの始点座標と終点座標をあら
かじめ処理して記憶しておき、文字を発生したい時に始
点座標と終点座標を取り出し補間して文字パターンを発
生する文字パターン発生器に関し、特に、文字パターン
を高速に発生できる文字パターン発生器に関する。

従来、文字ストロークの始点座標と終点座標をあらかじ
めＲＯＭ等に記憶しておき、文字を発生したい時に始点
座標と終点座標をＲＯＭから読み出し補間して文字パタ
ーンを発生する場合には１つのＣＰＵがまずＲＯＭから
座標を読み出し、次に座標間を補間してパターン一時記
憶部に文字パターンを発生してゆく方式が用いられてい
る。

従来の文字パターン発生器の一例のブロック図を第１図
に示す。第１図に従って従来の文字パターン発生器を説
明する。ＣＰＵ　（１）はプログラム用ＲＯＭ　（２）
に書き込まれている命令に従って次の処理を行なう。ま
ず外部機器から入出力インタフェイス（６）を通して各
文字に対応したＪＩＳコードまたは内部コードを受けと
る。次にＣＰＵ　（］）は上記コードに対応した適当な
座標データを座標データ用Ｒ，ＯＭ（３）から取り出す
。さらにＣＰＵ　（１）は上記座標データを使って座標
間の補間を行ない、パターン一時記憶用ＲＡＭ　（４）
に文字パターンを作成してゆく。最後にＣＰＵ　（１）
は再び入出力インクフェイス（６）を通して文字パター
ンを外部機器に出力する。（５）はＣＰＵ　（］）が以
上の処理を行なう時に必要とするデーターの一時記憶の
ためのワーキング用ＲＡＭである。

上記処理において、ＣＰＵ　（１）の処理の流れは２種
類ある。第２図を用いてＣＰＵ　（１）の処理の流れを
説明する。第２図（イ）の（ａ）　（ｂ）　（ｃ）　（
ｄ）及び（ロ）のｒａ）’（１））’（ｃ）’（ｄ）’
はそれぞれＣＰＵ　（１）の処理単位で、横軸は処理時
間である。まず（イ）の処理の流れを説明する。（ａ）
は外部機器から文字のコードを入力する処理である。（
ｂ）は文字コードを適切に処理して座標データ用ＲＯＭ
（３）から座標値を取り出す処理である。（ｃ）は座標
間の補間を行なってパターン一時記憶用ＲＡＭ　（４）
に文字パターンを書き込む処理である。（ｄ）は文字パ
ターンを外部機器に出力する処理である。（イ）の処理
の特徴は（ｂ）ですべての座標値を取り出しくｃ）で補
間の処理を行なう点である。

次に（ロ）の処理の流れを説明する。（ａ）’（ｂ）’
（ｃ）’（ｄ）’はそれぞれ（イ）の（ａ）　（ｂ）　
（ｃ）　（ｄ）の処理と対応している。（ロ）の処理の
特徴は、（ｂ）′で座標値を取り出すごとに（ｃｙで補
間して１ストロークごとにパターン発生し、以後（ｂ）
′と（Ｃ）′の処理をくり返す点である。

以上従来の文字パターン発生器について述べたが、文字
ドツトパターンをそのままＲＯＭに記憶する方法と比較
して、記憶容量が非常に少なくてすむ大きな長所がある
反面、ＣＰＵを使用してパターンを合成するため、パタ
ーン発生時間が長くなるという欠点がある。

本発明は記憶容量が非常に少ないという長所を生かした
まま、短かいパターン発生時間で文字パターンを発生で
きるものであり、ストロークデータ記憶部のデータコー
ド入力に従って取り出し、ストロークの始点と終点の座
標情報を算出する座標情報算出部と、この座標情報算出
部で算出したストロークの始点と終点を補間するベクト
ル発生部とを独立に設けて、それぞれの処理を同時に並
列して行なうようにしたことを特徴とするものである。

以下本発明の構成を図面に基づいて説明する。

第３図は本発明の基本構成図である。第３図の（７）は
発生する文字コードに対応する座標データをストローク
データ記憶部（９）から取り出す座標情報算出部である
。ベクトル発生部（８）は座標情報算出部（７）で算出
した座標を補間してパターン一時記憶部０りにパターン
を発生する。入出力インクフェイス部０１）は文字コー
ドや文字パターンを外部装置と授受するインクフェイス
である。本発明の要点は座標情報算出部（７）とベクト
ル発生部（８）の２つの処理部を独立に設けて、同時に
並列してそれぞれの処理を行ない高速に文字パターンを
発生することである。

次に本発明の具体的な一実施例を図面を用いて詳細に説
明する。第４図は座標情報算出部（７）とベクトル発生
部（８）にそれぞれＣＰＵを用いて本発明による高速の
文字パターン発生器を実現させた一実施例のブロック図
である。ＣＰＵ−Ａ　Ｈはプログラム用ＲＯＭ−ＡＣ３
に書き込まれている命令に従って次の処理を行なう。Ｃ
ＰＵ−Ａ（イ）は外部機器から入出力インタフェイスＱ
・を通して発生する文字に対応した文字コードを受けと
る。次にこの文字コードに対応した適当な座標データを
座標データ用ＲＯＭ０→から取り出す。さらにＣＰＵ　
−Ａ　（１２はＣＰＵ間インクフェイスＱ７１を通して
ＣＰＵ　−Ｂ（ト）に対して上記座標データを転送する
。ＣＰＵ−Ｂθ枠はプログラム用ＲＯＭ−Ｂ（ＩＩに書
き込まれている命令に従って以下の処理を行なう。ＣＰ
Ｕ−Ｂ（ト）はＣＰＵ間イレインタフェイス０通してＣ
ＰＵ−Ａ（イ）から座標データを受けとって座標間の補
間を行ない、パターン一時記憶用ＲＡＭ（ホ）に文字パ
ターンを発生する。最後に文字パターンをＣＰＵ間イン
クフェイスａ′Ｉ）と入出力インタフェイス０→を通し
て外部機器に出力する。０時とｅυはそれぞれＣＰＵ−
Ａ（ｌとＣＰＵ−Ｂ（ｌｌｏｏワーキング用ＲＡＭ−Ａ
とＢであって、データの一時記憶等に使用するもので、
ＣＰＵの機種によってプログラム用ＲＯＭと共にＣＰＵ
チップ内部に内蔵されているものもある。

上記処理の流れを第５図の例を使って説明する。

第５図の（ｅ）　（ｆ）　（ｇ）　（ｈ）　（ｉ）は処
理単位で、横軸は処理時間を示す。上段の流れがＣＰＵ
−Ａ（Ｉ埴、下段の流れがＣＰＵ−ＢＱＩＤに関するも
のである。（ｅ）はＣＰＵ−ＡＯ２が外部機器から文字
コードを入力する処理である。（ｆ）はＣＰＵ−Ａ（１
■が上記文字コードに対応した文字パターンの座標デー
タを座標データ用ＲＯＭ　０４）から取り出す処理であ
る。（ｇ）はＣＰＵ−Ａ（１２からＣＰＵ−ＢＱＩｌＧ
に対して座標データを転送する処理であり、ＣＰＵ−Ａ
ＯのとＣＰＵ　−Ｂ　Ｑ榎はデータ転送という一つの処
理を行なう。（ｈ）はＣＰＵ−ＢＯＩＯが受けとった座
標間の補間を行ない、パターン一時記憶用ＲＡＭ（ホ）
にパターンを書き込む処理である。（ｉ）は文字パター
ンを外部機器に転送する処理である。倹）の転送処理で
転送するデータには、座標値そのものの他に、座標間を
補間する方法も含まれる。

例えば、単純に座標間を直線で補間する場合、座標間を
太線で補間する場合、座標間をある規則に従った曲線で
補間する場合、さらに座標間を直線で補間した後、その
直線に対しである規則に従った位置にある特定のパター
ンを発生する場合等それぞれの場合に対応した制御コー
ドもＣＰＵ−Ａ（１２からＣＰＵ−Ｂ（ト）に転送する
。ＣＰＵ−ＢＱ椋ではＣＰＵ−Ａυから座標値とともに
上記の例のような補間方法に関する制御コードを受けと
り、その制御コードに対応した補間を行なう。

第５図の処理の流れを示す図で、一般的な良く使われて
いるＣＰＵを用いた場合、（ｅ）　（ｆ）　（ｇ）　（
ｈ）　（ｉ）それぞれの具体的な処理時間の例は次の通
りである。

（ｅ）は外部からのコード入力が漢字の場合２バイトの
入力ですみ、５０μ渡程度である。（ｇ）はＣＰＵ間で
座標値や制御コードの２バイト程度の転送を行なうだけ
で、これも５０μ戴程度である。（ｉ）は文字パターン
の転送で、２４ドツト×２４ドツトのパターンの場合７
２ハイドの転送となり、４００μ東ｉ［”ある。（ｆ）
と（ｈ）の処理時間の文字のストローク数や、座標デー
タの圧縮方法により広い範囲になるが、一般的な漢字の
場合には、（ｆ）と（ｇ）と共に１Ｑｌｉ冗程度である
。以上を合計すると第５図の場合には１１ｍ％程度とな
る。

これを従来の方式つまり第１図のブロック図による文字
パターン発生器の場合で計算すると、第５図の（ｅ）　
（ｆ）　（ｈ）　（ｉ）を合計することになるから２０
ｍ５ｅＣ程度となる。つまり文字パターンを発生する場
合に最も時間のかかる２つの処理を別々のＣＰＵに割り
あって、同時に並列して行なうことζこより高速の文字
パターン発生器が実現できるものである。

なお本実施例では、２つのＣＰＵを用いた文字パターン
発生器の一例について説明したが、２つのＣＰＵによる
処理部を専用のハードウェアに置きかえた例も考えられ
る。

以上説明した様に、本発明を用いると、高速の文字パタ
ーン発生器が実現でき、非常に大量に必要とされている
文字パターンの情報量も少なくてすみ、工業上極めて有
益でｉｈる。

【図面の簡単な説明】

第１図は従来の文字パターン発生器の一例を示すブロッ
ク図、第２図は従来の文字パターン発生器による処理の
流れを示す図、第３図は本発明の基本構成図、第４図は
本発明を実現した一実施例のブロック図、第５図は本発
明ｆこよる一実施例の処理の流れを示す図である。 （７）・・座標情報算出部、（８）・・・ベクトル発生
部、（９）・・・ストロークデータ記憶部、（ＩＱ・・
・パターン一時記憶部、０１）・・・入出力インタフェ
イス部、ｏ２・・・ＣＰＵ−Ａ。 ０［有］・・・プログラム用ＲＯＭ−Ａ　、　０＝１）
・・・座標データ用ＲＯＭ　１（＋ｔＪ・・・入出力イ
ンタフェイス、０η・・（２）間インタフェイス、０）
９・・・ＣＰＵ　−Ｂ　１（ｌ！ｉ・・・プログラム用
ＲＯＭ〜Ｂ、（イ）・・・パターン一時記憶用ＲＡＭ　
、　（ｅ）・・・コード入力処理、（ｆ）・・・座標情
報算出処理、伝）・−・データ転送処理、（１］）・・
・ベクトル発生処理、（１）・・・文字パターン出力処
理 代理人　森本箋弘 第１図 １ 第４図 第２図 第３図 第５図

Claims (1)

1. 【特許請求の範囲】 １、　文字ストロークの少な（とも始点と終点に関する
   情報を記憶したストロークデータ記憶部と、前記ストロ
   ークデータ記憶部のデータをコード入力に従って取り出
   し、ストロークの始点と終点の座標情報を算出する座標
   情報算出部と、前記座標情報算出部で算出したストロー
   クの始点と終点を補間するベクトル発生部と、前記ベク
   トル発生部で発生したパターンを記憶するパターン一時
   記憶部と、外部装置とデータの授受を行なう入出力イン
   タフェイス部とを具備し、前記座標情報算出部と前記ベ
   クトル発生部とを独立に設けて、それぞれの処理を同時
   に並列して行なうようにした文字パターン発生器。 ２、座標情報算出部と該ベクトル発生部との間で、座標
   値の授受を行なう特許請求の範囲第１項記載の文字パタ
   ーン発生器。 ３、座標情報算出部と該ベクトル発生部との間で、スト
   ロークの始点と終点の補間の方法に関する情報の授受を
   行なう特許請求の範囲第１項記載の文字パターン発生器
   。