JPH0454239B2 - - Google Patents
Info
- Publication number
- JPH0454239B2 JPH0454239B2 JP57121925A JP12192582A JPH0454239B2 JP H0454239 B2 JPH0454239 B2 JP H0454239B2 JP 57121925 A JP57121925 A JP 57121925A JP 12192582 A JP12192582 A JP 12192582A JP H0454239 B2 JPH0454239 B2 JP H0454239B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- enlarged
- dot
- partial
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 19
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 14
- 239000000872 buffer Substances 0.000 description 11
- 101100524646 Toxoplasma gondii ROM6 gene Proteins 0.000 description 4
- 239000000284 extract Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/24—Generation of individual character patterns
- G09G5/26—Generation of individual character patterns for modifying the character dimensions, e.g. double width, double height
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0002—Handling the output data
- G06K2215/004—Generic data transformation
- G06K2215/0054—Geometric transformations, e.g. on rasterised data
- G06K2215/0057—Sizing and resolution changes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0002—Handling the output data
- G06K2215/004—Generic data transformation
- G06K2215/006—Anti-aliasing raster data
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Dot-Matrix Printers And Others (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は各種プリンタ、券売機、表示器等、
ドツトにより文字を表示する装置における文字の
拡大補間方法に関する。
ドツトにより文字を表示する装置における文字の
拡大補間方法に関する。
「従来の技術」
一般に上記の各種装置において大きい文字を扱
う場合、基本文字パターンをメモリに格納してお
き、この基本文字パターンを拡大、補間して使用
することが多い。従来、この種の補間方法とし
て、基本文字パターンを構成する各ドツトを１ド
ツトずつ順次抽出して被拡大ドツトとし、これ
と、この外周を囲む８ドツトの隣接ドツトの計９
ドツトのドツトパターンに応じて補正ドツトを追
加して前記被拡大ドツトに対応する拡大補間され
た部分パターンを発生させ、これを合成して拡大
文字パターンを得る方法が提案されている。
う場合、基本文字パターンをメモリに格納してお
き、この基本文字パターンを拡大、補間して使用
することが多い。従来、この種の補間方法とし
て、基本文字パターンを構成する各ドツトを１ド
ツトずつ順次抽出して被拡大ドツトとし、これ
と、この外周を囲む８ドツトの隣接ドツトの計９
ドツトのドツトパターンに応じて補正ドツトを追
加して前記被拡大ドツトに対応する拡大補間され
た部分パターンを発生させ、これを合成して拡大
文字パターンを得る方法が提案されている。
「発明が解決しようとする課題」
しかし、上述した方法によれば、例えば第１
図、第２図に示す文字例のように、斜め方向のス
トロークの直線性が損われるという欠点がある。
そして、この直線性を改善するためには、上記の
９ドツトのドツト群よりもさらに広範囲にわたる
ドツト群のなすパターンに応じて部分パターンを
形成しなければならず、かかる処理を行う装置は
ハード的にもソフト的にも一段と複雑になるとい
う欠点があつた。
図、第２図に示す文字例のように、斜め方向のス
トロークの直線性が損われるという欠点がある。
そして、この直線性を改善するためには、上記の
９ドツトのドツト群よりもさらに広範囲にわたる
ドツト群のなすパターンに応じて部分パターンを
形成しなければならず、かかる処理を行う装置は
ハード的にもソフト的にも一段と複雑になるとい
う欠点があつた。
この発明は、上記の事情に鑑みてなされたもの
で、処理内容が簡単で、装置構成も簡単化するこ
とができる文字の拡大補間方法を提供することを
目的としている。
で、処理内容が簡単で、装置構成も簡単化するこ
とができる文字の拡大補間方法を提供することを
目的としている。
「課題を解決するための手段」
この発明は、上記課題を解決するために、ドツ
トマトリツクスで構成される基本文字パターンの
各エレメントを１エレメントずつ順次被拡大エレ
メントとして抽出し、これを拡大補間して部分パ
ターンを作り、この部分パターンを合成して拡大
文字パターンを作成する文字の拡大補間方法にお
いて、被拡大エレメントを含む２×２ドツトの正
方形窓を設定するとともに、この４ドツトによつ
て構成し得る16種のドツトパターンと拡大率とに
応じて部分パターンを予め求め、さらに、この求
められた部分パターンを記憶手段に記憶し、文字
の拡大を行う際は、基本文字パターン中の被拡大
エレメントを含むように前記正方形窓を割り当
て、この割り当てた正方形窓内のドツトパターン
と拡大率とに対応する部分パターンを前記記憶手
段から読出し、かつ、前記正方形窓を１ドツト単
位でシフトする毎に前記読出し処理を行い、これ
により得られた各部分パターンを被拡大エレメン
トの位置に応じて配置して拡大文字を得ることを
特徴としている。
トマトリツクスで構成される基本文字パターンの
各エレメントを１エレメントずつ順次被拡大エレ
メントとして抽出し、これを拡大補間して部分パ
ターンを作り、この部分パターンを合成して拡大
文字パターンを作成する文字の拡大補間方法にお
いて、被拡大エレメントを含む２×２ドツトの正
方形窓を設定するとともに、この４ドツトによつ
て構成し得る16種のドツトパターンと拡大率とに
応じて部分パターンを予め求め、さらに、この求
められた部分パターンを記憶手段に記憶し、文字
の拡大を行う際は、基本文字パターン中の被拡大
エレメントを含むように前記正方形窓を割り当
て、この割り当てた正方形窓内のドツトパターン
と拡大率とに対応する部分パターンを前記記憶手
段から読出し、かつ、前記正方形窓を１ドツト単
位でシフトする毎に前記読出し処理を行い、これ
により得られた各部分パターンを被拡大エレメン
トの位置に応じて配置して拡大文字を得ることを
特徴としている。
「作用」
正方形窓内のドツトによつて形成される16種の
ドツトパターンに対応した部分パターンを予め求
めて記憶する。次に、文字の拡大を行う際には、
基本文字パターンの各エレメントが順次被拡大エ
レメントとして抽出されるとともに、この被拡大
エレメントに対し正方形窓が割り当てられ、この
正方形窓内のドツトパターンに対応する部分パタ
ーンが記憶手段から読出される。そして、読出さ
れた部分パターンが被拡大エレメントの位置に応
じて配置され、これにより補間された拡大文字が
形成される。
ドツトパターンに対応した部分パターンを予め求
めて記憶する。次に、文字の拡大を行う際には、
基本文字パターンの各エレメントが順次被拡大エ
レメントとして抽出されるとともに、この被拡大
エレメントに対し正方形窓が割り当てられ、この
正方形窓内のドツトパターンに対応する部分パタ
ーンが記憶手段から読出される。そして、読出さ
れた部分パターンが被拡大エレメントの位置に応
じて配置され、これにより補間された拡大文字が
形成される。
「実施例」
以下図面に基づいて本発明の実施例を説明す
る。
る。
第３図は本発明を適用した実施例の構成を示す
ブロツク図であり、図において１は例えばインテ
ル社製8085型マイクロコンピユータ（以下CPU
と略称する）であり、／Ｏコントローラ２を介
して文字発生器３、拡大補間回路４をコントロー
ルする。文字発生器３は16×16のドツトマトリツ
クスからなる基本文字パターンを発生するもので
ある。拡大補間回路４は、CPU１の指令により
文字発生器３から供給された基本文字パターンを
拡大補間し拡大文字パターンを出力エリア５に供
給する。そして出力エリア５に蓄積された拡大文
字パターンが外部に表示される。
ブロツク図であり、図において１は例えばインテ
ル社製8085型マイクロコンピユータ（以下CPU
と略称する）であり、／Ｏコントローラ２を介
して文字発生器３、拡大補間回路４をコントロー
ルする。文字発生器３は16×16のドツトマトリツ
クスからなる基本文字パターンを発生するもので
ある。拡大補間回路４は、CPU１の指令により
文字発生器３から供給された基本文字パターンを
拡大補間し拡大文字パターンを出力エリア５に供
給する。そして出力エリア５に蓄積された拡大文
字パターンが外部に表示される。
第４図は文字発生器３の格納された基本文字パ
ターンの一例であり、アラビア数字の「９」を表
している。
ターンの一例であり、アラビア数字の「９」を表
している。
第５図は拡大補間回路４の構成を示すブロツク
図であり、図において、Ｒ１，Ｒ２は各々８ビツ
トのシフトレジスタからなる入力レジスタで、そ
の各ビツトＢ０〜Ｂ７には文字発生器３から基本
文字パターンのドツトが８ビツト単位で供給され
る。また最下位ビツトＢ０の出力信号ａ２，ａ０
は１ビツトのレジスタＲ４，Ｒ５のビツトＣ０に
各々供給されており、各ビツトＣ０からは出力信
号ａ１，ａ３が出力されている。そして、各ビツ
トＢ０，Ｃ０は４ドツトのアドレスレジスタAR
を構成し、その出力信号ａ０，ａ１，ａ２，ａ３
はROM６のアドレス端子に供給される。また、
レジスタＲ７，Ｒ８はそれぞれ横方向、縦方向の
拡大率を指定するものであり、その出力はROM
６のアドレス端子に供給されている。ROM６
は、0.5Kバイトの容量をもつ読み出し専用メモ
リであり、アドレスレジスタARと、レジスタＲ
７，Ｒ８によつて指定されたアドレスに格納され
ているデータを16ビツトの端子から出力し、各々
４ビツトのシフトレジスタからなる出力バツフア
Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４の各ビツトＤ０
〜Ｄ３に供給する。また、各ビツトＤ０の出力は
８ビツトのシフトレジスタからなる出力レジスタ
Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４の各ビツトＥ７
に供給されている。これら出力レジスタＲ２１〜
Ｒ２４の内容は各８ビツト単位で出力エリア５に
転送される。
図であり、図において、Ｒ１，Ｒ２は各々８ビツ
トのシフトレジスタからなる入力レジスタで、そ
の各ビツトＢ０〜Ｂ７には文字発生器３から基本
文字パターンのドツトが８ビツト単位で供給され
る。また最下位ビツトＢ０の出力信号ａ２，ａ０
は１ビツトのレジスタＲ４，Ｒ５のビツトＣ０に
各々供給されており、各ビツトＣ０からは出力信
号ａ１，ａ３が出力されている。そして、各ビツ
トＢ０，Ｃ０は４ドツトのアドレスレジスタAR
を構成し、その出力信号ａ０，ａ１，ａ２，ａ３
はROM６のアドレス端子に供給される。また、
レジスタＲ７，Ｒ８はそれぞれ横方向、縦方向の
拡大率を指定するものであり、その出力はROM
６のアドレス端子に供給されている。ROM６
は、0.5Kバイトの容量をもつ読み出し専用メモ
リであり、アドレスレジスタARと、レジスタＲ
７，Ｒ８によつて指定されたアドレスに格納され
ているデータを16ビツトの端子から出力し、各々
４ビツトのシフトレジスタからなる出力バツフア
Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４の各ビツトＤ０
〜Ｄ３に供給する。また、各ビツトＤ０の出力は
８ビツトのシフトレジスタからなる出力レジスタ
Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４の各ビツトＥ７
に供給されている。これら出力レジスタＲ２１〜
Ｒ２４の内容は各８ビツト単位で出力エリア５に
転送される。
次に、第６図イは文字発生器３に格納された基
本文字パターンを構成する16×16のドツトマトリ
ツクスの一例を示す図であり、図においてA0は
被拡大エレメント（拡大対称となるドツト）、G0
は被拡大エレメントA0を含む２×２ドツトの窓
である。この窓G0内には、図示のように４つの
ドツトA0〜A3が含まれる。
本文字パターンを構成する16×16のドツトマトリ
ツクスの一例を示す図であり、図においてA0は
被拡大エレメント（拡大対称となるドツト）、G0
は被拡大エレメントA0を含む２×２ドツトの窓
である。この窓G0内には、図示のように４つの
ドツトA0〜A3が含まれる。
また、図中の数字は基本文字パターンにおける
各エレメントのエレメント番号を示すものであ
り、例えば「２８」は第n2行、第m8列のエレメ
ントを示している。そして、この実施例において
は、後述するように、これらのエレメント「１
１」，「１２」，「１３」……が順次被拡大エレメン
トA0として選択され、これが拡大、合成されて
拡大文字パターンが形成される。
各エレメントのエレメント番号を示すものであ
り、例えば「２８」は第n2行、第m8列のエレメ
ントを示している。そして、この実施例において
は、後述するように、これらのエレメント「１
１」，「１２」，「１３」……が順次被拡大エレメン
トA0として選択され、これが拡大、合成されて
拡大文字パターンが形成される。
第６図ロは被拡大エレメントA0が２倍、３倍、
４倍に拡大された場合の部分パターン２A0，３
A0，４A0の大きさを示す図である。これらの部
分パターン２A0〜４A0がどのようなドツトパタ
ーンになるかは窓G0内のドツトが構成するドツ
トパターンによつて決められる。これを示したの
が同図ハ〜ヘである。まず、同図ハの１〜１６が
窓G0内のドツトパターンを示している。この図
において、窓G0の右下のドツトが被拡大ドツト
A0である。次に、ニ，ホ，ヘの各１〜１６は
各々同図ハの１〜１６の各ドツトパターンに対応
した部分パターン２A0，３A0，４A0を示してい
る。
４倍に拡大された場合の部分パターン２A0，３
A0，４A0の大きさを示す図である。これらの部
分パターン２A0〜４A0がどのようなドツトパタ
ーンになるかは窓G0内のドツトが構成するドツ
トパターンによつて決められる。これを示したの
が同図ハ〜ヘである。まず、同図ハの１〜１６が
窓G0内のドツトパターンを示している。この図
において、窓G0の右下のドツトが被拡大ドツト
A0である。次に、ニ，ホ，ヘの各１〜１６は
各々同図ハの１〜１６の各ドツトパターンに対応
した部分パターン２A0，３A0，４A0を示してい
る。
そして、例えば、窓G0内のドツトパターンが
同図ハの２に示すパターンであり、これが２倍さ
れる場合は、「白」の被拡大エレメントA0が単純
に拡大されて「全白」の部分パターン２A0とな
るのではなく、「黒」のドツトA1に影響されて、
ニの２に示すように左上に１ドツトの補正ドツト
が追加された部分パターン２A0が作られる。ま
た、３倍に拡大されたときには、ホの２に示すよ
うに、左上に３ドツトの補正ドツトが追加された
部分パターン３A0が作られ、４倍に拡大された
ときには、ヘの２に示すように左上に６ドツトの
補正ドツトが追加された部分パターン４A0が作
られる。
同図ハの２に示すパターンであり、これが２倍さ
れる場合は、「白」の被拡大エレメントA0が単純
に拡大されて「全白」の部分パターン２A0とな
るのではなく、「黒」のドツトA1に影響されて、
ニの２に示すように左上に１ドツトの補正ドツト
が追加された部分パターン２A0が作られる。ま
た、３倍に拡大されたときには、ホの２に示すよ
うに、左上に３ドツトの補正ドツトが追加された
部分パターン３A0が作られ、４倍に拡大された
ときには、ヘの２に示すように左上に６ドツトの
補正ドツトが追加された部分パターン４A0が作
られる。
一方、窓G0内のドツトパターンが同図ハの４
に示すパターンで、これを２倍に拡大するとき
は、「黒」の被拡大エレメントA0が単純に２倍に
拡大されて「全黒」の部分パターン２A0になる
のではなく、ニの４に示すように、３ドツトが補
正ドツトとして削除され右下の画素のみが「黒」
の部分パターン２A0が作られる。また、３倍の
ときは６ドツトが削除されたホの４に示す部分パ
ターン３A0が、４倍のときは10ドツトが削除さ
れた、ヘの４に示す部分パターン４A0が作られ
る。
に示すパターンで、これを２倍に拡大するとき
は、「黒」の被拡大エレメントA0が単純に２倍に
拡大されて「全黒」の部分パターン２A0になる
のではなく、ニの４に示すように、３ドツトが補
正ドツトとして削除され右下の画素のみが「黒」
の部分パターン２A0が作られる。また、３倍の
ときは６ドツトが削除されたホの４に示す部分パ
ターン３A0が、４倍のときは10ドツトが削除さ
れた、ヘの４に示す部分パターン４A0が作られ
る。
このように、第６図ハの１〜１６に示す窓G0
内のドツトパターンと拡大率とに応じて第６図ニ
〜ヘの１〜１６に示す部分パターン２A0〜４A0
が作られる。そして、これらの部分パターン２
A0〜４A0は予めROM６に格納され、拡大補間処
理のときに、適宜読出される。すなわち、被拡大
エレメントＡ０を含む窓G0内のドツトパターン
と拡大率とに応じてROM６のアドレスが指定さ
れ、そのアドレスに格納されている部分パターン
２A0〜４A0が読み出される。この場合、窓G0内
のドツトパターンは第６図トに示すように、アド
レスレジスタARにセツトされる。すなわち、レ
ジスタＲ２のＢ０ビツトには被拡大エレメント
A0の「黒」／「白」に応じて信号“１”／“０”
がセツトされ、レジスタＲ４のＣ０ビツト、レジ
スタＲ１のＢ０ビツト、レジスタＲ５のＣ０ビツ
トには各々隣接エレメントA1，A2，A3の
「黒」／「白」に応じて信号“１”／“０”がセ
ツトされる。また、横方向の拡大率はレジスタ７
に縦方向の拡大率はレジスタＲ８にセツトされ
る。
内のドツトパターンと拡大率とに応じて第６図ニ
〜ヘの１〜１６に示す部分パターン２A0〜４A0
が作られる。そして、これらの部分パターン２
A0〜４A0は予めROM６に格納され、拡大補間処
理のときに、適宜読出される。すなわち、被拡大
エレメントＡ０を含む窓G0内のドツトパターン
と拡大率とに応じてROM６のアドレスが指定さ
れ、そのアドレスに格納されている部分パターン
２A0〜４A0が読み出される。この場合、窓G0内
のドツトパターンは第６図トに示すように、アド
レスレジスタARにセツトされる。すなわち、レ
ジスタＲ２のＢ０ビツトには被拡大エレメント
A0の「黒」／「白」に応じて信号“１”／“０”
がセツトされ、レジスタＲ４のＣ０ビツト、レジ
スタＲ１のＢ０ビツト、レジスタＲ５のＣ０ビツ
トには各々隣接エレメントA1，A2，A3の
「黒」／「白」に応じて信号“１”／“０”がセ
ツトされる。また、横方向の拡大率はレジスタ７
に縦方向の拡大率はレジスタＲ８にセツトされ
る。
同図チ，リ，ヌは、拡大率が２倍、３倍、４倍
のときに、ROM６から出力された部分パターン
２A0，３A0，４A0が出力バツフアＲ１１〜Ｒ１
２にセツトされる場合の状態を示す図であり、部
分パターン２A0は出力バツフアＲ１１，Ｒ１２
のD0，D1ビツトに、部分パターン３A0は出力バ
ツフアＲ１１，Ｒ１２，Ｒ１３のD0，D1，D2ビ
ツトに、部分パターン４A0は出力バツフアＲ１
１，Ｒ１２，Ｒ１３，Ｒ１４のD0，D1，D2，D3
各ビツトに格納される。
のときに、ROM６から出力された部分パターン
２A0，３A0，４A0が出力バツフアＲ１１〜Ｒ１
２にセツトされる場合の状態を示す図であり、部
分パターン２A0は出力バツフアＲ１１，Ｒ１２
のD0，D1ビツトに、部分パターン３A0は出力バ
ツフアＲ１１，Ｒ１２，Ｒ１３のD0，D1，D2ビ
ツトに、部分パターン４A0は出力バツフアＲ１
１，Ｒ１２，Ｒ１３，Ｒ１４のD0，D1，D2，D3
各ビツトに格納される。
上述の構成において、CPU１が基本文字パタ
ーンの拡大補間処理を開始すると、CPU１は
／Ｏコントローラ２を介して拡大補間回路４に
逐次指令を供給して処理を進める。第７図はこの
ような拡大補間処理によつて第４図に示す基本文
字パターン「９」の第n1行、第m1〜m8列の各ド
ツトが２倍に拡大される過程を示す図であり、図
においてイはレジスタＲ１，Ｒ２，Ｒ４，Ｒ５、
出力バツフアＲ１１〜Ｒ１４、出力レジスタＲ２
１〜Ｒ２４を示す図、ロ〜リは上記過程における
レジスタＲ１，Ｒ２，Ｒ４，Ｒ５，Ｒ１１〜Ｒ１
４，Ｒ２１〜Ｒ２４の内容の変遷を示し、ヌは、
入力レジスタＲ１，Ｒ２に第n1、第m9〜m16列が
セツトされた状態を示している。またルは、２倍
に拡大された部分パターン２A0が出力エリア５
に格納された状態を示している。なお、図中、〇
印で囲まれている番号は、これに対応するエレメ
ントが「黒」、すなわち“１”信号であることを
示している。一方、〇印で囲まれていない番号は
それに対応するエレメントが「白」、すなわち
“０”信号であることを示している。さて、基本
文字パターン「９」の拡大補間処理が開始される
と、CPU１からの指令に基づき、まずレジスタ
Ｒ１，Ｒ２，Ｒ４，Ｒ５がクリアされ、次に第７
図ロに示すように、文字発生器３から入力レジス
タＲ２にエレメント「１１」〜「１８」が転送さ
れる。このエレメント「１１」〜「１８」は第４
図から判るように、エレメント「１１」〜「１
４」が白（“０”）、ドツト「１５」〜「１８」が
黒（“１”）になつている。そして、レジスタＲ２
のＢ０ビツトに入つたエレメント「１１」が被拡
大ドツトA0になる。すなわち、右下のドツトが
エレメント「１１」である窓G0が設定されたこ
とになる。この場合、アドレスレジスタARにセ
ツトされた窓G0内のドツトパターンは第６図ハ
の１に示すものとなり、アドレスレジスタARの
出力信号a0〜a3はすべて“０”になる。これによ
つて、ROM６のデータ端子からの出力は、同図
ニの１に示す部分パターン２A0に対応してすべ
て“０”になり、すべて“０”（「白」）の部分パ
ターン１１ａが出力バツフアＲ１１，Ｒ１２のビ
ツトＤ０，Ｄ１にセツトされる。次に、出力バツ
フアＲ１１〜Ｒ１４と出力レジスタＲ２１〜Ｒ２
４の内容が左方向に２ビツトシフトされ、部分パ
ターン１１ａが出力レジスタＲ２１，Ｒ２２のビ
ツトE6，E7にセツトされる。
ーンの拡大補間処理を開始すると、CPU１は
／Ｏコントローラ２を介して拡大補間回路４に
逐次指令を供給して処理を進める。第７図はこの
ような拡大補間処理によつて第４図に示す基本文
字パターン「９」の第n1行、第m1〜m8列の各ド
ツトが２倍に拡大される過程を示す図であり、図
においてイはレジスタＲ１，Ｒ２，Ｒ４，Ｒ５、
出力バツフアＲ１１〜Ｒ１４、出力レジスタＲ２
１〜Ｒ２４を示す図、ロ〜リは上記過程における
レジスタＲ１，Ｒ２，Ｒ４，Ｒ５，Ｒ１１〜Ｒ１
４，Ｒ２１〜Ｒ２４の内容の変遷を示し、ヌは、
入力レジスタＲ１，Ｒ２に第n1、第m9〜m16列が
セツトされた状態を示している。またルは、２倍
に拡大された部分パターン２A0が出力エリア５
に格納された状態を示している。なお、図中、〇
印で囲まれている番号は、これに対応するエレメ
ントが「黒」、すなわち“１”信号であることを
示している。一方、〇印で囲まれていない番号は
それに対応するエレメントが「白」、すなわち
“０”信号であることを示している。さて、基本
文字パターン「９」の拡大補間処理が開始される
と、CPU１からの指令に基づき、まずレジスタ
Ｒ１，Ｒ２，Ｒ４，Ｒ５がクリアされ、次に第７
図ロに示すように、文字発生器３から入力レジス
タＲ２にエレメント「１１」〜「１８」が転送さ
れる。このエレメント「１１」〜「１８」は第４
図から判るように、エレメント「１１」〜「１
４」が白（“０”）、ドツト「１５」〜「１８」が
黒（“１”）になつている。そして、レジスタＲ２
のＢ０ビツトに入つたエレメント「１１」が被拡
大ドツトA0になる。すなわち、右下のドツトが
エレメント「１１」である窓G0が設定されたこ
とになる。この場合、アドレスレジスタARにセ
ツトされた窓G0内のドツトパターンは第６図ハ
の１に示すものとなり、アドレスレジスタARの
出力信号a0〜a3はすべて“０”になる。これによ
つて、ROM６のデータ端子からの出力は、同図
ニの１に示す部分パターン２A0に対応してすべ
て“０”になり、すべて“０”（「白」）の部分パ
ターン１１ａが出力バツフアＲ１１，Ｒ１２のビ
ツトＤ０，Ｄ１にセツトされる。次に、出力バツ
フアＲ１１〜Ｒ１４と出力レジスタＲ２１〜Ｒ２
４の内容が左方向に２ビツトシフトされ、部分パ
ターン１１ａが出力レジスタＲ２１，Ｒ２２のビ
ツトE6，E7にセツトされる。
次に、第７図ハに示すように、入力レジスタＲ
１，Ｒ２，Ｒ４，Ｒ５の内容が左方向に１ビツト
シフトされると、窓G0が右方向に１ビツトシフ
トされたのと同等になり、エレメント「１２」が
被拡大エレメントとなる。また、窓G0内のドツ
トパターンが第６図ハの１に示すものとなり、上
記と同様の処理により「全白」の部分パターン１
２ａが出力レジスタＲ２１，Ｒ２２のビツトE6，
E7にセツトされる。また、エレメント「１３」，
「１４」についても同様の処理がなされ、第７図
ホに示すように出力レジスタＲ２１，Ｒ２２には
「全白」の部分パターン１１ａ〜１４ａが格納さ
れる。この間、出力レジスタＲ２１，Ｒ２２は８
ビツトシフトされフル状態になる。そこで出力レ
ジスタＲ２１，Ｒ２２の内容が出力エリア５の第
N1行、第M1〜M4列に転送される。
１，Ｒ２，Ｒ４，Ｒ５の内容が左方向に１ビツト
シフトされると、窓G0が右方向に１ビツトシフ
トされたのと同等になり、エレメント「１２」が
被拡大エレメントとなる。また、窓G0内のドツ
トパターンが第６図ハの１に示すものとなり、上
記と同様の処理により「全白」の部分パターン１
２ａが出力レジスタＲ２１，Ｒ２２のビツトE6，
E7にセツトされる。また、エレメント「１３」，
「１４」についても同様の処理がなされ、第７図
ホに示すように出力レジスタＲ２１，Ｒ２２には
「全白」の部分パターン１１ａ〜１４ａが格納さ
れる。この間、出力レジスタＲ２１，Ｒ２２は８
ビツトシフトされフル状態になる。そこで出力レ
ジスタＲ２１，Ｒ２２の内容が出力エリア５の第
N1行、第M1〜M4列に転送される。
次に、レジスタＲ１，Ｒ２，Ｒ４，Ｒ５の内容
が再び１ビツトシフトされると、窓G0の右下の
ドツトがエレメント「１５」になる。すなわち、
第７図ヘに示すようにエレメント「１５」が被拡
大エレメントA0となる。この場合、アドレスレ
ジスタARにセツトされた窓G0内のドツトパター
ンは、第６図ハの４に示すものとなり、アドレス
レジスタARの出力信号a1〜a3が“０”a0が“１”
となる。これによつて、出力バツフアＲ１１，Ｒ
１２のビツトＤ０，Ｄ１にはROM６を介して、
第６図ニの４に示す部分パターン２A0に対応し
て信号“０，０，０，１”各々がセツトされ、部
分パターン１５ａが形成される。そして、部分パ
ターン１５ａは２ビツトシフトされて出力レジス
タ２１，２２のビツトE6，E7にセツトされる。
が再び１ビツトシフトされると、窓G0の右下の
ドツトがエレメント「１５」になる。すなわち、
第７図ヘに示すようにエレメント「１５」が被拡
大エレメントA0となる。この場合、アドレスレ
ジスタARにセツトされた窓G0内のドツトパター
ンは、第６図ハの４に示すものとなり、アドレス
レジスタARの出力信号a1〜a3が“０”a0が“１”
となる。これによつて、出力バツフアＲ１１，Ｒ
１２のビツトＤ０，Ｄ１にはROM６を介して、
第６図ニの４に示す部分パターン２A0に対応し
て信号“０，０，０，１”各々がセツトされ、部
分パターン１５ａが形成される。そして、部分パ
ターン１５ａは２ビツトシフトされて出力レジス
タ２１，２２のビツトE6，E7にセツトされる。
次に、レジスタＲ１，Ｒ２，Ｒ４，Ｒ５の内容
が再び１ビツトシフトされると、第７図トに示す
ように「黒」のエレメント「１６」が被拡大エレ
メントA0となる。この場合、アドレスレジスタ
ARにセツトされた窓G0内のドツトパターンは第
６図ハの８に示すものとなり、アドレスレジスタ
ARの出力信号a1，a2が“０”、a0，a3が“１”と
なる。これによつて、出力バツフアＲ１１，Ｒ１
２のビツトＤ０，Ｄ１にはROM６を介して、第
６図ニの８に示す部分パターン２A0に対応して
信号“０，０，１，１”が各々セツトされ、部分
パターン１６ａが形成される。そして部分パター
ン１６ａは２ビツトシフトされ出力レジスタＲ２
１，Ｒ２２のビツトE6，E7に移される。以下、
エレメント「１７」，「１８」もエレメント「１
６」と全く同様に処理され、第７図チ，リに示す
部分パターン１７ａ，１８ａが形成され、出力レ
ジスタＲ２１，Ｒ２２にシフトされる。そして、
同図リに示すように出力レジスタＲ２１，Ｒ２２
がフル状態になると、その内容が出力エリア５の
第N1行、第M5〜M8列に転送される。
が再び１ビツトシフトされると、第７図トに示す
ように「黒」のエレメント「１６」が被拡大エレ
メントA0となる。この場合、アドレスレジスタ
ARにセツトされた窓G0内のドツトパターンは第
６図ハの８に示すものとなり、アドレスレジスタ
ARの出力信号a1，a2が“０”、a0，a3が“１”と
なる。これによつて、出力バツフアＲ１１，Ｒ１
２のビツトＤ０，Ｄ１にはROM６を介して、第
６図ニの８に示す部分パターン２A0に対応して
信号“０，０，１，１”が各々セツトされ、部分
パターン１６ａが形成される。そして部分パター
ン１６ａは２ビツトシフトされ出力レジスタＲ２
１，Ｒ２２のビツトE6，E7に移される。以下、
エレメント「１７」，「１８」もエレメント「１
６」と全く同様に処理され、第７図チ，リに示す
部分パターン１７ａ，１８ａが形成され、出力レ
ジスタＲ２１，Ｒ２２にシフトされる。そして、
同図リに示すように出力レジスタＲ２１，Ｒ２２
がフル状態になると、その内容が出力エリア５の
第N1行、第M5〜M8列に転送される。
こうして、第４図に示す基本文字パターンの第
n1行、第m1〜m8列の拡大補間処理が終了すると、
次には、第７図ヌに示すように第n1行、第m9〜
m16列（エレメント「１９」〜「１１６」）が入
力レジスタＲ１，Ｒ２にセツトされ、これらが順
次被拡大エレメントとして抽出されて上記と同様
の拡大補間処理を受ける。以上のようにして、第
３回目には第n2行、第m1〜m8列（エレメント
「２１」〜「２８」）の各エレメントが被拡大エレ
メントとして順次処理され、第４回目には第n2
行、第m9〜m16列（エレメント「２９」〜「２１
６」）が被拡大エレメントとして順次処理される。
n1行、第m1〜m8列の拡大補間処理が終了すると、
次には、第７図ヌに示すように第n1行、第m9〜
m16列（エレメント「１９」〜「１１６」）が入
力レジスタＲ１，Ｒ２にセツトされ、これらが順
次被拡大エレメントとして抽出されて上記と同様
の拡大補間処理を受ける。以上のようにして、第
３回目には第n2行、第m1〜m8列（エレメント
「２１」〜「２８」）の各エレメントが被拡大エレ
メントとして順次処理され、第４回目には第n2
行、第m9〜m16列（エレメント「２９」〜「２１
６」）が被拡大エレメントとして順次処理される。
こうして、基本文字パターンの各行につき２
回、文字発生器３から入力レジスタＲ１〜Ｒ２へ
２バイトずつエレメントが移され、上述したよう
に窓G0内のドツトパターンに従つて１画素毎に
拡大補間処理が行われていく。
回、文字発生器３から入力レジスタＲ１〜Ｒ２へ
２バイトずつエレメントが移され、上述したよう
に窓G0内のドツトパターンに従つて１画素毎に
拡大補間処理が行われていく。
第８図は、上記拡大補間処理のフローチヤート
であり、横方向の拡大率が２倍のときのものであ
る。拡大率が３倍のときは図の出力レジスタR21
〜R24のシフト数が３に、４倍のときは４に変わ
るだけで他の処理は同様である。
であり、横方向の拡大率が２倍のときのものであ
る。拡大率が３倍のときは図の出力レジスタR21
〜R24のシフト数が３に、４倍のときは４に変わ
るだけで他の処理は同様である。
次に第９図イは第４図に示す基本文字パターン
「９」を再掲した図であり、同図ロはイに示す基
本文字パターン「９」が２倍に拡大補間された結
果得られた文字パターンを示す図である。図にお
いて■印は追加されたドツトを示し、これによつ
て斜め方向のストロークの直線性が改善されてい
ることが分る。
「９」を再掲した図であり、同図ロはイに示す基
本文字パターン「９」が２倍に拡大補間された結
果得られた文字パターンを示す図である。図にお
いて■印は追加されたドツトを示し、これによつ
て斜め方向のストロークの直線性が改善されてい
ることが分る。
なお、この発明によれば縦、横の拡大率が異な
る場合にも、それに対応する部分パターンを予め
ROM６に格納しておけば、縦、横の比が異なる
拡大補間処理も可能になる。
る場合にも、それに対応する部分パターンを予め
ROM６に格納しておけば、縦、横の比が異なる
拡大補間処理も可能になる。
「発明の効果」
以上説明したように、この発明は、ドツトマト
リツクスで構成される基本文字パターンの各エレ
メントを１エレメントずつ順次被拡大エレメント
として抽出し、これを拡大補間して部分パターン
を作り、この部分パターンを合成して拡大文字パ
ターンを作成する文字の拡大補間方法において、
被拡大エレメントを含む２×２ドツトの正方形窓
を設定するとともに、この４ドツトによつて構成
し得る16種のドツトパターンと拡大率とに応じて
部分パターンを予め求め、さらに、この求められ
た部分パターンを記憶手段に記憶し、文字の拡大
を行う際は、基本文字パターン中の被拡大エレメ
ントを含むように前記正方形窓を割り当て、この
割り当てた正方形窓内のドツトパターンと拡大率
とに対応する部分パターンを前記記憶手段から読
出し、かつ、前記正方形窓を１ドツト単位でシフ
トする毎に前記読出し処理を行い、これにより得
られた各部分パターンを被拡大エレメントの位置
に応じて配置して拡大文字を得るようにしたの
で、次のような利点を得ることができる。
リツクスで構成される基本文字パターンの各エレ
メントを１エレメントずつ順次被拡大エレメント
として抽出し、これを拡大補間して部分パターン
を作り、この部分パターンを合成して拡大文字パ
ターンを作成する文字の拡大補間方法において、
被拡大エレメントを含む２×２ドツトの正方形窓
を設定するとともに、この４ドツトによつて構成
し得る16種のドツトパターンと拡大率とに応じて
部分パターンを予め求め、さらに、この求められ
た部分パターンを記憶手段に記憶し、文字の拡大
を行う際は、基本文字パターン中の被拡大エレメ
ントを含むように前記正方形窓を割り当て、この
割り当てた正方形窓内のドツトパターンと拡大率
とに対応する部分パターンを前記記憶手段から読
出し、かつ、前記正方形窓を１ドツト単位でシフ
トする毎に前記読出し処理を行い、これにより得
られた各部分パターンを被拡大エレメントの位置
に応じて配置して拡大文字を得るようにしたの
で、次のような利点を得ることができる。
(1) 拡大文字の斜め方向のストロークの直線性が
良い。すなわち、高品質の拡大ができる。
良い。すなわち、高品質の拡大ができる。
(2) ４ドツトの正方形窓に基づいて16種の部分パ
ターンを作成するので、部分パターンを記憶さ
せるROMとしては容量の少ないものが使用で
きる。すなわち、低コストのROMが使用でき
る。また、部分パターンをROMに記憶させる
作業が容易になる。さらに、部分パターンの数
は、基本文字パターンの追加、変更および削除
に際しても何等影響を受けない。
ターンを作成するので、部分パターンを記憶さ
せるROMとしては容量の少ないものが使用で
きる。すなわち、低コストのROMが使用でき
る。また、部分パターンをROMに記憶させる
作業が容易になる。さらに、部分パターンの数
は、基本文字パターンの追加、変更および削除
に際しても何等影響を受けない。
(3) 部分パターンは、基本文字パターンのみに限
らず、任意の図形パターンにも使用できる。
らず、任意の図形パターンにも使用できる。
(4) 正方形窓内のドツトパターンが検出されると
直ちに部分パターンがROMから読出され、こ
の読出された部分パターンが被拡大エレメント
の位置に応じて配置されるため、拡大補間に要
する処理時間が短い。
直ちに部分パターンがROMから読出され、こ
の読出された部分パターンが被拡大エレメント
の位置に応じて配置されるため、拡大補間に要
する処理時間が短い。
第１図、第２図は従来の拡大補間方法で拡大さ
れた文字例を示す図、第３図は本発明を適用した
実施例の構成を示す回路図、第４図は本実施例に
おける基本文字パターンの一例、第５図は拡大補
間回路の構成を示すブロツク図、第６図イは文字
発生器３に格納された基本文字パターンを構成す
る16×16のドツトマトリツクスの一例を示す図、
同図ロは被拡大ドツトA0と部分パターン２A0，
３A0，４A0の関係を示す図、同図ハの１〜１６
は、窓G0内のドツトパターンを示す図、同図ニ，
ホ，ヘの１〜１６は被拡大ドツトA0が２倍、３
倍、４倍に拡大されたときの部分パターン２A0，
３A0，４A0を示す図、同図トは窓G0内のドツト
データがアドレスレジスタARに入つたときの状
態を示す図、同図チ，リ，ヌは部分パターン２
A0，３A0，４A0が出力バツフアＲ１１〜Ｒ１４
にセツトされたときの状態を示す図、第７図イ〜
ルは拡大補間処理におけるレジスタＲ１，Ｒ２，
Ｒ４，Ｒ５，Ｒ１１〜Ｒ１４、Ｒ２１〜Ｒ２４の
内容の変遷を示す図、同図ルは部分パターン２
A0が出力エリア５に格納された状態を示す図、
第８図は拡大補間処理のフローチヤート、第９図
イは第４図に示した基本文字パターンを示す図、
同図ロはイの基本文字パターンを本実施例によつ
て２倍に拡大して得られた文字パターンを示す図
である。 ６……ROM、A0……被拡大エレメント、A1〜
A3……隣接エレメント、２A0，３A0，４A0……
部分パターン、G0……窓。
れた文字例を示す図、第３図は本発明を適用した
実施例の構成を示す回路図、第４図は本実施例に
おける基本文字パターンの一例、第５図は拡大補
間回路の構成を示すブロツク図、第６図イは文字
発生器３に格納された基本文字パターンを構成す
る16×16のドツトマトリツクスの一例を示す図、
同図ロは被拡大ドツトA0と部分パターン２A0，
３A0，４A0の関係を示す図、同図ハの１〜１６
は、窓G0内のドツトパターンを示す図、同図ニ，
ホ，ヘの１〜１６は被拡大ドツトA0が２倍、３
倍、４倍に拡大されたときの部分パターン２A0，
３A0，４A0を示す図、同図トは窓G0内のドツト
データがアドレスレジスタARに入つたときの状
態を示す図、同図チ，リ，ヌは部分パターン２
A0，３A0，４A0が出力バツフアＲ１１〜Ｒ１４
にセツトされたときの状態を示す図、第７図イ〜
ルは拡大補間処理におけるレジスタＲ１，Ｒ２，
Ｒ４，Ｒ５，Ｒ１１〜Ｒ１４、Ｒ２１〜Ｒ２４の
内容の変遷を示す図、同図ルは部分パターン２
A0が出力エリア５に格納された状態を示す図、
第８図は拡大補間処理のフローチヤート、第９図
イは第４図に示した基本文字パターンを示す図、
同図ロはイの基本文字パターンを本実施例によつ
て２倍に拡大して得られた文字パターンを示す図
である。 ６……ROM、A0……被拡大エレメント、A1〜
A3……隣接エレメント、２A0，３A0，４A0……
部分パターン、G0……窓。
Claims (1)
- 【特許請求の範囲】 １ ドツトマトリツクスで構成される基本文字パ
ターンの各エレメントを１エレメントずつ順次被
拡大エレメントとして抽出し、これを拡大補間し
て部分パターンを作り、この部分パターンを合成
して拡大文字パターンを作成する文字の拡大補間
方法において、 被拡大エレメントを含む２×２ドツトの正方形
窓を設定するとともに、この４ドツトによつて構
成し得る16種のドツトパターンと拡大率とに応じ
て部分パターンを予め求め、さらに、この求めら
れた部分パターンを記憶手段に記憶し、 文字の拡大を行う際は、基本文字パターン中の
被拡大エレメントを含むように前記正方形窓を割
り当て、この割り当てた正方形窓内のドツトパタ
ーンと拡大率とに対応する部分パターンを前記記
憶手段から読出し、かつ、前記正方形窓を１ドツ
ト単位でシフトする毎に前記読出し処理を行い、
これにより得られた各部分パターンを被拡大エレ
メントの位置に応じて配置して拡大文字を得るこ
とを特徴とする文字の拡大補間方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121925A JPS5912485A (ja) | 1982-07-13 | 1982-07-13 | 文字の拡大補間方法 |
| EP83106632A EP0100872A3 (en) | 1982-07-13 | 1983-07-06 | Apparatus for and method of enlarging character pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121925A JPS5912485A (ja) | 1982-07-13 | 1982-07-13 | 文字の拡大補間方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5912485A JPS5912485A (ja) | 1984-01-23 |
| JPH0454239B2 true JPH0454239B2 (ja) | 1992-08-28 |
Family
ID=14823309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57121925A Granted JPS5912485A (ja) | 1982-07-13 | 1982-07-13 | 文字の拡大補間方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0100872A3 (ja) |
| JP (1) | JPS5912485A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6145279A (ja) * | 1984-08-09 | 1986-03-05 | 株式会社東芝 | スム−ジング回路 |
| JPS61142591A (ja) * | 1984-12-13 | 1986-06-30 | Toshiba Corp | 半導体記憶装置 |
| JPS6456485A (en) * | 1987-08-27 | 1989-03-03 | Nec Corp | Character pattern correction circuit |
| JP2907855B2 (ja) * | 1989-02-27 | 1999-06-21 | 株式会社日立製作所 | 文字パターン発生装置および文字パターン発生方法 |
| EP0385508B1 (en) * | 1989-03-03 | 1995-06-21 | Seiko Epson Corporation | Device for generating dot pattern data |
| JP2952915B2 (ja) * | 1989-03-03 | 1999-09-27 | セイコーエプソン株式会社 | ドットパターンデータ発生装置 |
| EP0584966B1 (en) * | 1992-08-26 | 1999-04-14 | Hewlett-Packard Company | Pixel image edge-smoothing method and system |
| DE202009002008U1 (de) | 2009-03-31 | 2009-08-20 | Dingler, Armin | Aufbewahrungs- und Ausgabevorrichtung für Stückgut, insbesondere Kaffeepads |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5352317A (en) * | 1976-10-25 | 1978-05-12 | Kokusai Electric Co Ltd | Method of generating dot pattern of expanded character |
| JPS56106280A (en) * | 1980-01-28 | 1981-08-24 | Sharp Kk | Bit pattern magnification system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4107662A (en) * | 1976-02-17 | 1978-08-15 | Hitachi, Ltd. | Character generator for visual display devices |
-
1982
- 1982-07-13 JP JP57121925A patent/JPS5912485A/ja active Granted
-
1983
- 1983-07-06 EP EP83106632A patent/EP0100872A3/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5352317A (en) * | 1976-10-25 | 1978-05-12 | Kokusai Electric Co Ltd | Method of generating dot pattern of expanded character |
| JPS56106280A (en) * | 1980-01-28 | 1981-08-24 | Sharp Kk | Bit pattern magnification system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5912485A (ja) | 1984-01-23 |
| EP0100872A2 (en) | 1984-02-22 |
| EP0100872A3 (en) | 1986-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100261688B1 (ko) | 수평주사선용 표시 스캔메모리를 사용한 화소연산 생성형 테리비전 온스크린 표시장치 | |
| JPS6261277B2 (ja) | ||
| US4346377A (en) | Method and apparatus for encoding and generating characters in a display | |
| EP0955625B1 (en) | Programmable display device | |
| JPH0454239B2 (ja) | ||
| JPS6239968A (ja) | マトリツクス画像形成方式 | |
| JPS5948394B2 (ja) | 表示装置 | |
| JPH0315196B2 (ja) | ||
| JPS59195760A (ja) | パタン拡大縮小装置 | |
| JPS6132676B2 (ja) | ||
| JPS61148487A (ja) | 拡大縮小装置 | |
| JP2613933B2 (ja) | 表示容量変換装置および表示システム | |
| JPS6194090A (ja) | グラフイツクデイスプレイ装置 | |
| JPS5983454A (ja) | フオ−ムパタ−ン発生装置 | |
| JPS62204389A (ja) | 任意多角形によるクリツピング・シ−ルデイング方法 | |
| JPH0731496B2 (ja) | 画像表示制御装置 | |
| JP2551322B2 (ja) | 画像再生方法および装置 | |
| JPS6215594A (ja) | 表示装置 | |
| JPH0560598B2 (ja) | ||
| JPS6263988A (ja) | 文字フオントの拡大方式 | |
| JPS585783A (ja) | デイスプレイ装置の表示制御方式 | |
| JPS61273584A (ja) | 表示装置 | |
| JPS60218978A (ja) | 画像パタ−ン拡大装置 | |
| JPS59105683A (ja) | 表示制御装置 | |
| JPH0448398B2 (ja) |