JPS585783A - デイスプレイ装置の表示制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は５画像パターンとキャラクタパターンとを混
合して／Ｉｉｉ面上へ同時番こ表示できるようにしたデ
ィスプレイ装置の表示制御方式に調し、ｓ＆ｃｉｉ倫デ
ータ色データクタデータとのオーバーレイを直接ディス
プレイ画面上で行うことによって、コンピュータの負担
を軽減するとともに、オーバーレイのフレキシビリティ
を向上させた表示制御方式を提供する。

図形等の画像パターンと文字記号等のキャラクタパター
ンとを混合して、１画面上へ同時に表示するディスプレ
イ装置は、従来から用いられている〇 この場合に、従来の表示制御方式では、コンピュータ側
で画面イメージを作成してオーバーレイし、コンピュー
タ内のメモリへ表示イメージとして記憶させて射き、こ
れをディスプレイメモリへ転送する方法が用いられてい
る。

そのため、コンピュータの負担が犬舎くなり、またその
地理時間も長くなる等の不都合があった。

そこで、この発明の表示制御方式では、従来の表示制御
方式に詔けるこのような不都合を解決し、コンピュータ
の負担を軽減させると同時に、オーバーレイのフレキシ
ビリティを向上させることを目的とする。

そのために、この発明のディスプレイ装置の表示制御方
式においては、レイアウト情報を格納するレイアウトメ
モリと、キャラクタデータを格納するデータメモリと、
レイアウト情報に応じて動作するレイアウトコントロー
ル手段ト、データメモリの内容とイメージメモリの内容
を選択または混合して出力するゲート手段とを設け、レ
イアウトコントロール手段を動作させることｋより、デ
ータメモリの内容とイメージメモリの内容を選択または
混合して出力し１画面上へパターン表示させるようにし
ている。

第１図は、ディスプレイ装置の表示画面上における一分
割例を示す。図面において、Ｈ０〜Ｈ−はキャラクタブ
ロックの各行、Ｗ０〜Ｗ−は同じくその各桁を示す。

表示画面は、／キャラクタが表示される最小単位のブロ
ック、すなわちキャラクタブロックに分割されている。

この第１図では、１画面は横が桁Ｗ６〜Ｗ・のデ桁、縦
が行Ｈ０〜Ｈ，のり行のキャラクタブロックに分割され
、またｌキャラクタブロックのドツト構成は、横×縦＝
３２×３２（ドツト）として説明する。

このようなキャラクタブロックの分割方法や。

そのドツト構成は、任意の値を選択することが可能であ
り、この数値例はそのＬ例に過ぎない〇この第７図の表
示例では、上方のキャラクタブロックには、文字や記号
部のキャラクタパターンが表示され、斜線を付けたキャ
ラクタブロックには、やや斜め番こ位置した正方形の画
像パターンとキャラクタパターンとが表示される場合を
示している。なお、この場合には、１行分のキャラクタ
ブロックは、３コ本の走査線ラスターによって表示され
ることになる。

第一図は、この発明の表示制御方式を実施するために使
用される表示制御回路の要部を示す機能ブロック図であ
る。図面において、ｌはＣＰＵ、コは第１のゲート回路
、３は第コのゲート回路、弘は第３のゲート回路、ｊは
レイアウトメモリ、６はデータメモリ、７はイメージメ
モリ、ｔはキャラクタジェネレータ、デはレイアウトコ
ントローラ、１０は選択回路、／／はドライバを示し、
また白線はデータ系、実線は制御信号系、８Ａはデータ
メモリ６からデータコードを読出すためのアドレス信号
、８Ｂはイメージメモリ７から表示データを読出すため
のアドレス信号、ＳＣは選択回路ＩＯのゲートを切換え
るためのゲート切換え信号を示す〇第１〜第３のゲート
回路−〜ダは、ＣＰＵ／からそれぞれレイアウトメモリ
よ、データメモリ６、イメージメモリクヘデータを書込
むためのゲート手段である。

レイアウトメモリ３は、レイアウト情報を記憶保持する
メモリであり、データメモリ６は、キャラクタの表示デ
ータをデータコードで記憶するメモリで、従来のディス
プレイ装置に使用されているデータメモリと同様のもの
である。

また、イメージメモリフは、図形等の画像パターンのパ
ターン形成部を論理１７１で記憶するメモリである。

キャラクタジェネレータｔは、データコードをキャラク
タパターン信号番こ変換するもので、ｌキャラクタブロ
ックが横×縦＝３２ｘ３１（ビット）の場合には、キャ
ラクタ間のスペースを除く、例えばコクＸコツ（ビット
）とかＪＯ×３０（ビット）で／キャラクタを表示し、
スペースを含む３コ×３２（ビット）のビデオ信号を発
生させる。

レイアウトコントローラｔは、レイアウトメモリ！から
のイメージ情報に従って制御信号８Ａ−ｇｃを出力し、
データメモリ６、イメージメモリフ、および選択回路１
０をコントロールする。

選択回路１０は、キャラクタパターンと画像パターンの
選択または混合を行う。

第３図は、選択回路ｉｏの一例の詳細な構成を示すブロ
ック図である。図面に詔ける符号は第２図と同様であり
、またムＮＤ／〜ムＮＤＪはアンドゲート回路、ＯＲ／
とＯＲコはオアゲート回路を示す。

キャラクタパターンのみを選択して表示する場合には、
ゲート切換え信号８Ｃは、アンドゲート回路ＡＮＤ　／
のゲートだけが開かれるように。

Ｈレベルで与えられ、他のアンドゲート回路ＡＮＤコと
ＡＮＤ、７へはＬレベルの信号が与えられる。

したがって、キャラクタジェネレータからのパターン信
号が、オアゲート回路ＯＲコを介してドライバへ出力さ
れる。

また、画像パターンのみを選択して表示する場合には、
ゲート切換え信号ＳＣは、アンドゲート回路ムＮＤｊの
ゲートだけが開かれるように、Ｈレベルで与えられる。

さらに、キャラクタパターンと画像パターンを混合して
表示する場合には、アンドゲート回路ＡＮＤ−のゲート
だけが開かれる。

したがって、キャラクタジェネレータからのパターン信
号とイメージメモリからのパターン信号は、オアゲート
回路ＯＲ／で混合され、アンドゲート回路ムＮＩ）Ｊか
らオアゲート回路ＯＲλを通って、ドライバへ出力され
ることｋなる。

また、ドライバｌ／は、ディスプレイを駆動するための
駆動回路である〇 ＠＃図は、画像パターンとキャラクタパターンとを混合
してｌ［／図のように同一画面上へ表示する場合にレイ
アウトメモリ！へ記憶されるレイアウト情報の配列状態
を示す。図面における符号勢は第１図と同様であり、ま
た、ＤＩはデータスタートコード、ＤＩはデータエンド
コード、Ｍ８は混合スタートコード、ＭＥは混合エンド
コード、ＩＳはイメージスタートコード。

■Σはイメージエンドコード、ＬＦは行終了コードを示
す。

レイアウト情報の配列形式は、この第７図に示されるよ
うに、先頭に行番号（Ｈａ〜ＵＳ）が示され、次にパタ
ーンの表示状態、すなわちキャラクタパターンのみの表
示を示すデータのスタートまたは終了のコード、画像パ
ターンのみの表示を示すイメージのスタートまたは終了
のコード、あるいはキャラクタパターンと画像パターン
とを同時に表示することを示す混合のスタートまたは終
了のコード、のうちの１つと、その桁番号（Ｗ、〜Ｗｓ
）　、ｂよび行の終りを示す行終了コードＬＦ、とで構
成されている。

例えば、第１図の／行目Ｈ０のように、キャラクタパタ
ーンのみを表示するときは、そのレイアウト情報は、第
７図のＨｏのように与えられる。

まず、先頭に行番号Ｒ１、次にキャラクタパターンの表
示開始を示すデータスタートコードＤ８とその桁番号Ｗ
０、キャラクタパターンの表示終了を示すデータエンド
コードＤＥとその桁番号Ｗ１、および行終了コードＬＦ
の順序で配列される。

２〜ダ行Ｈ１〜Ｈ１についても、第７図のように与えら
れる。

第５図は、データメモリ基に記憶されるデータコードの
配列例を示す。

この第３図では、第１図の表示例の１行目Ｈ０のキャラ
クタパターンを表示するためのコードの代り番こ５表示
されるキャラクタで示している。

デＬタメモリ６には、表示されるキャラクタが。

コードデータで順次記憶される。なお、１行Ｈ０の桁Ｗ
ＶとＷ８は、ブランクとなっているので、そのデータの
アドレスには、ブランクのデータが記憶される。

次の第６図は、イメージメモリ７に記憶される画像デー
タの配列例を示す。

イメージメモリ７は、各キャラクタブロックに対応して
おり、さらに各キャラクタブロックは３２Ｘ３１ビツト
で構成される。そして、画像パターンを形成する位置の
ビットは、輝点を示す論理１７′とされ、それ以外のビ
ットは、非輝点を示す論理１０１とされる。

次に、第２図の回路によって、第１図のようなキャラク
タパターンと画像パターンとを混合して表示する場合の
動作について説明する。

まず、ＣＰＵ／からレイアウトメモリＳ、データメモリ
６、イメージメモリ７へ、それぞれデータを転送する。

このデータの転送方法は。

従来から一般に行われている方法と同じであり。

ＣＰＵ／からの制御によって、第１〜第３のゲート囲路
−〜参を順次切換えることにより、例えばレイアウトメ
モリｊ、データメモリ６、イメージメモリ７の順序でデ
ータを格納する。この転送順序は、任意に変更すること
が可能であり、他の順序でもよい。

このようにして、レイアウトメモリｊには第参図のよう
なデータが、データメモリ基には第３図のようなデータ
が、イメージメモリフには第６図のようなデータが、そ
れぞれ格納される。

次に、レイアウトコントローラブは、レイアウトメモリ
３からレイアウト情報を読込む〇このレイアウト情報は
、第７図のように、最初は行Ｈ０のデータであり、さら
にキャラクタのみの表示を示すデータスタートコードＤ
ａと、そのキャラクタデータの表示区域の開始桁番号で
あるＷ、、データエンドコードＤＥと、その表示区域の
終了桁番号であるＷ−が読込まれることになる。

そこで、レイアウトコントローラｔは、ディスプレイ装
置の画面上へ第１図の１行Ｈ・のようなデータを表示す
るために、表示データが格納されているデータメモリ６
へデータを読出すためのアドレス信号８Ａを与える。

このアドレス信号８Ａによって、データメモリ６のアド
レスＤθ〜ＤＩから、第３図のようなデータがコードで
読出され、次のキャラクタジェネレータｌによりキャラ
クタパターン信号に変換されて、ビデオ信号として選択
回路ＩＯへ与えられる。

同時に、レイアウトコントローラ９は、レイアウト情報
によって、この場合にはキャラクタパターンのみを表示
させることが分っているので、ゲート切換え信号ＳＣに
よりキャラクタジェネレータｔからの出力だけが選択回
路１０のゲートを通過するように制御する。

したがって１選択回路ｉｏから出力されるビデオ信号は
、ドライバ／／を介してディスプレイへ４えられる。こ
のような動作によって、データメモリ６から読出された
データが、第１図の行Ｈ，ヘドットパターンで表示され
る。

また、第１図のダ行目Ｈ３を表示する場合には。

レイアウトメモリ３からは、第７図のＨ８のようなレイ
アウト情報がレイアウトコントローラブへ読込まれる。

この行Ｈ３の場合、そのｌ〜３桁Ｗ、〜町の表示動作は
、先の１行目Ｈ０のときと同様であり、キャラクタパタ
ーンのみが表示される。

ところが１次のレイアウト情報は、キャラクタパターン
と画像パターンとを同一画面へ混合表示することを示す
混合スタートコードＭ８であり、その表示区域の開始桁
番号はＷｌで与えられている。

この場合には、レイアウトコントローラ９は。

データメモリ６とイメージメモリフへそれぞれアドレス
信号８ＡとＳＢとを与えるとともに、キャラクタジェネ
レータｔからのキャラクタ／（ターン信号とイメージメ
モリ７からの画像）寸ターン信号とが同時に選択回路１
０を通過するように、ゲート切換え信号８Ｃを出力する
。このような動作は、混合表示の表示区域の終了桁番号
であるＷ、まで続けられる。

その結果、第１図の行Ｈ１の桁Ｗ、とＷ４のような混合
表示のパターンが得られる。

さらに、次のレイアウト情報は、画像パターンのみの表
示を示すイメージスタートコード■８で、その桁番号は
Ｗ、である。

この場合ｉこは、゛レイアウトコントローラ９は。

イメージメモリフヘアドレス信号ＳＢを与え、また選択
回路１０へはイメージメモリ７からの画像パターン信号
だけが通過するようなゲート切換え信号ＳＣを与える。

したがって、第１図の行Ｈ，の桁Ｗ、とＷ、のような画
像パターンのみが表示される。

次のレイアウト情報は、データスタートコードＤａであ
るから、レイアウトコントローラ９からはアドレス信号
ＳＡがデータメモリ６へ４えられ、同時にキャラクタジ
ェネレータざの出力のみを通過させるゲート切換え信号
８Ｃが選択回路１０へ与えられる。そして、第１図の行
Ｈｌの桁ＷｖとＷ８へ、キャラクタパターンのみが表示
され、行終了コードＬＰによって、その行の表示が終了
する。

以上に詳細に説明したとおり、この発明のディスプレイ
装置の表示制御方式では、ディスプレイの画面上へ図形
等の画像パターンと文字記号等のキャラクタパターンと
を混合して同時に表示可錠なディスプレイ装置において
１画面上へ表示される画像パターンのデータと、キャラ
クタパターンのデータと、これらを選択または混合して
表示するためのレイアウト情報とを予めコンピュータで
計算して作成し１画像パターンの表示のためのデータは
イメージメモリへ、キャラクタデータはデータメモリへ
そのまま転送し、またレイアウト情報はレイアウトメモ
リへ転送して、このレイアウト情報によりイメージメモ
リの内容とデータメモリの内容とを選択または混合して
表示させるようにしている。

したがって、この発明の表示制御方式によれば、混合表
示を含む表示用パターンデータを予め表示用メモリへ転
送する従来の制御゛方式に比較して、コンピュータの負
担を著しく軽減することができる上、レイアウト情報を
変更するだけで、キャラクタパターンと画像パターンの
データの選択または混合を変化させることが可能となる
。さらに、例えばグラフの説明のように、画像パターン
の中へキャラクタパターンを表示させることも可能とな
り、オーバーレイのフレキシビリティも著しく向上され
、また、その構成も比較的簡単であるから、コスト面か
らも有利である、等の多くの優れた効果が得られる。

【図面の簡単な説明】

第１図はディスプレイ装置の表示画面上における一分割
例、第−図はこの発明の表示制御方式を実施するために
使用される表示制御回路の要部を示す機能ブロック図、
第３図は選択回路の一例の詳細な構成を示すブロック図
、第７図は画像パターンとキャラクタパターンとを混合
して第１図のように同一画面上へ表示する場合にレイア
ウトメモリへ記憶されるレイアウト情報の配列状態、第
３図はデータメモリに記憶されるデータコードの配列例
、第６図はイメージメモリに記憶される画像データの配
列例を示す。 図面において、／はＣＰＵ、−は第１のゲート回路、Ｊ
は第コのゲート回路、ダは第３のゲート回路、！ｆはレ
イアウトメモリ、乙はデータメモリ、７はイメージメモ
リ、ｔはキャラクタジェネレータ、デはレイアウトコン
トローラ、１０は選択回路、／ｌはドライバを示す。 オ　１（２１ Ｃ 才　３　図

Claims (1)

【特許請求の範囲】
1. 画像パターンとキャラクタパターンとを混合して１画面
   上へ同時に表示することが可能なディスプレイ装置にお
   いて、レイアウトメモリと、データメモリと、イメージ
   メモリと、レイアウトコントロール手段と、ゲート手段
   とを設け、前記レイアウトメモリの内容に応じて前記レ
   イアウトコントロール手段を動作させることにより、前
   記データメモリの内容と前記イメージメモリの内容を選
   択または混合して前記ゲート手段から出力し、画面上へ
   パターン表示させることを％愼とする表示制御方式。