JPH0132536B2 - - Google Patents
Info
- Publication number
- JPH0132536B2 JPH0132536B2 JP59124958A JP12495884A JPH0132536B2 JP H0132536 B2 JPH0132536 B2 JP H0132536B2 JP 59124958 A JP59124958 A JP 59124958A JP 12495884 A JP12495884 A JP 12495884A JP H0132536 B2 JPH0132536 B2 JP H0132536B2
- Authority
- JP
- Japan
- Prior art keywords
- series
- image
- character
- priority
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 239000003086 colorant Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
Description
〔産業上の利用分野〕
本発明は画像表示装置等に用いる画像の重ね合
せ表示方式に関するものである。 〔従来の技術〕 従来、グラフイツクデイスプレイ装置等の画像
表示装置では、デイスプレイ装置に複数の画像を
重ね合せ表示し、表示画像に立体感や奥行き感を
持たせるようにしたものがある。 第５図ａはこのような重ね合せ画像を得る場合
の従来のビデオ信号（画像信号）発生回路の一例
を示すブロツク図であり、メモリ１、文字発生器
２および並列／直列変換器３とから構成される２
系列のビデオ信号発生回路４Ａ，４Ｂを設け、メ
モリ１に記憶させた並列複数ビツト構成の文字コ
ード信号を文字発生器２に入力し、ここでｍ行×
ｎ列の文字パターン信号に変換される。この文字
パターン信号を行単位（１行はｎビツト構成）で
並列／直列変換器３に入力してｎビツトの直列信
号に変換し、この直列信号を画素単位のビデオ信
号VD1、VD2として発生させ、オア回路５によ
つて合成してデイスプレイ装置のビデオ信号入力
端に入力するものである。 第５図ｂは従来におけるビデオ信号発生回路の
他の例を示すブロツク図であり、この回路は第２
系列のビデオ信号発生回路４Ｂの出力ビデオ信号
VD2をアンドゲート６に入力し、このアンドゲ
ート６の禁止入力に第１系列のビデオ信号VD1
を入力し、現在の表示画素位置に第１系列のビデ
オ信号VD1で表示させる画像が有れば第２系列
のビデオ信号VD2で表示させる画像を禁止し、
これにより第１系列のビデオ信号VD1による画
像を画素単位で優先的に表示させるものである。 第５図ｃは、従来の他の例を示すブロツク図で
あり、この回路は第５図ｂと同様にアンドゲート
６を設けたうえ、現在の表示文字位置に第１系列
のビデオ信号VD1で表示させる文字があるか否
かを文字コード判定回路７で判定し、第１系列の
ビデオ信号VD1で表示させる文字が有ればアン
ドゲート６を禁止状態とし、第１系列のビデオ信
号VD1による画像を文字単位で優先的に表示さ
せるものである。 これら第５図ａ〜ｃの回路によれば、ビデオ信
号発生系列が２系列であるため、２つの画像の単
純重ね合せ像、あるいは画素単位または文字単位
で一方が優先された重ね合せ像を得ることができ
る。 ところが、第５図ａの回路においては、単純な
重ね合せ像であるため、カラー画像の場合には表
示色も混合されたものとなるという問題がある。
また、第５図ｂおよびｃの回路では、一方の系列
の画像が画素単位または文字単位で常に優先さ
れ、画面上の所望の位置で優先順位を変更するこ
とができないという問題がある。 〔発明が解決しようとする問題点〕 本発明は、複数の画像を重ね合せ表示する際に
起つていた表示色の混合および優先度が変更でき
ないという問題点を解決しようとするものであ
る。 〔問題点を解決するための手段、作用〕 本発明は、複数系列の画像信号発生手段のうち
１つの系列の画像信号発生手段に対しいずれの系
列の画像を優先表示させるかの優先度情報を記憶
させておき、画像信号の発生時にこの優先度情報
も読出してこの優先度情報に基づいて各系列の画
像信号を合成するようにしたものである。 〔実施例〕 第１図は本発明の一実施例を示すブロツク図で
あり、２系列のビデオ信号発生回路４Ａおよび４
Ｂと、表示画像の優先順位を判定する優先度判定
回路８と、優先順位の判定結果の信号に基づいて
２系列のビデオ信号VD1、VD2をＲ、Ｇ、Ｂの
色別に合成する合成回路９とから構成される。 このうち、第２系列のビデオ信号発生回路４Ｂ
メモリ１′には、第２図ａに示すように文字コー
ドと共に表示文字の色をＲ、Ｇ、Ｂの３色の組合
せ色のいずれにするかの色指定情報が記憶されて
いる。また、第１系列のビデオ信号発生回路４Ａ
のメモリ１′には第２図ｂに示すように、文字コ
ードおよびその色指定情報の他にどの系列のビデ
オ信号を優先させるかの優先度情報が記憶されて
いる。 この場合、優先度情報はビツトS0とS1との２ビ
ツトで構成され、次の第１表に示すように、ビツ
トS0によつて優先表示するビデオ信号の系列を指
定し、ビツトS1によつて画素単位で優先表示する
かあるいは文字単位で優先表示するかを指定する
ようになつている。
せ表示方式に関するものである。 〔従来の技術〕 従来、グラフイツクデイスプレイ装置等の画像
表示装置では、デイスプレイ装置に複数の画像を
重ね合せ表示し、表示画像に立体感や奥行き感を
持たせるようにしたものがある。 第５図ａはこのような重ね合せ画像を得る場合
の従来のビデオ信号（画像信号）発生回路の一例
を示すブロツク図であり、メモリ１、文字発生器
２および並列／直列変換器３とから構成される２
系列のビデオ信号発生回路４Ａ，４Ｂを設け、メ
モリ１に記憶させた並列複数ビツト構成の文字コ
ード信号を文字発生器２に入力し、ここでｍ行×
ｎ列の文字パターン信号に変換される。この文字
パターン信号を行単位（１行はｎビツト構成）で
並列／直列変換器３に入力してｎビツトの直列信
号に変換し、この直列信号を画素単位のビデオ信
号VD1、VD2として発生させ、オア回路５によ
つて合成してデイスプレイ装置のビデオ信号入力
端に入力するものである。 第５図ｂは従来におけるビデオ信号発生回路の
他の例を示すブロツク図であり、この回路は第２
系列のビデオ信号発生回路４Ｂの出力ビデオ信号
VD2をアンドゲート６に入力し、このアンドゲ
ート６の禁止入力に第１系列のビデオ信号VD1
を入力し、現在の表示画素位置に第１系列のビデ
オ信号VD1で表示させる画像が有れば第２系列
のビデオ信号VD2で表示させる画像を禁止し、
これにより第１系列のビデオ信号VD1による画
像を画素単位で優先的に表示させるものである。 第５図ｃは、従来の他の例を示すブロツク図で
あり、この回路は第５図ｂと同様にアンドゲート
６を設けたうえ、現在の表示文字位置に第１系列
のビデオ信号VD1で表示させる文字があるか否
かを文字コード判定回路７で判定し、第１系列の
ビデオ信号VD1で表示させる文字が有ればアン
ドゲート６を禁止状態とし、第１系列のビデオ信
号VD1による画像を文字単位で優先的に表示さ
せるものである。 これら第５図ａ〜ｃの回路によれば、ビデオ信
号発生系列が２系列であるため、２つの画像の単
純重ね合せ像、あるいは画素単位または文字単位
で一方が優先された重ね合せ像を得ることができ
る。 ところが、第５図ａの回路においては、単純な
重ね合せ像であるため、カラー画像の場合には表
示色も混合されたものとなるという問題がある。
また、第５図ｂおよびｃの回路では、一方の系列
の画像が画素単位または文字単位で常に優先さ
れ、画面上の所望の位置で優先順位を変更するこ
とができないという問題がある。 〔発明が解決しようとする問題点〕 本発明は、複数の画像を重ね合せ表示する際に
起つていた表示色の混合および優先度が変更でき
ないという問題点を解決しようとするものであ
る。 〔問題点を解決するための手段、作用〕 本発明は、複数系列の画像信号発生手段のうち
１つの系列の画像信号発生手段に対しいずれの系
列の画像を優先表示させるかの優先度情報を記憶
させておき、画像信号の発生時にこの優先度情報
も読出してこの優先度情報に基づいて各系列の画
像信号を合成するようにしたものである。 〔実施例〕 第１図は本発明の一実施例を示すブロツク図で
あり、２系列のビデオ信号発生回路４Ａおよび４
Ｂと、表示画像の優先順位を判定する優先度判定
回路８と、優先順位の判定結果の信号に基づいて
２系列のビデオ信号VD1、VD2をＲ、Ｇ、Ｂの
色別に合成する合成回路９とから構成される。 このうち、第２系列のビデオ信号発生回路４Ｂ
メモリ１′には、第２図ａに示すように文字コー
ドと共に表示文字の色をＲ、Ｇ、Ｂの３色の組合
せ色のいずれにするかの色指定情報が記憶されて
いる。また、第１系列のビデオ信号発生回路４Ａ
のメモリ１′には第２図ｂに示すように、文字コ
ードおよびその色指定情報の他にどの系列のビデ
オ信号を優先させるかの優先度情報が記憶されて
いる。 この場合、優先度情報はビツトS0とS1との２ビ
ツトで構成され、次の第１表に示すように、ビツ
トS0によつて優先表示するビデオ信号の系列を指
定し、ビツトS1によつて画素単位で優先表示する
かあるいは文字単位で優先表示するかを指定する
ようになつている。
以上の説明から明らかなように本発明によれ
ば、重ね合せの対象となる画像の優先度を表示画
面の所望の位置で自由に変更することができ、見
易い重ね合せ像を得ることができるなどの画像処
理上において優れた効果がある。
ば、重ね合せの対象となる画像の優先度を表示画
面の所望の位置で自由に変更することができ、見
易い重ね合せ像を得ることができるなどの画像処
理上において優れた効果がある。
第１図は本発明の一実施例を示すブロツク図、
第２図は第１図の実施例のメモリの記憶内容を示
す図、第３図は第１図の実施例における優先順位
判定回路の具体例を示す回路図、第４図は実施例
において得られる重ね合せ像の一例を示す図、第
５図は重ね合せ像を得る場合の従来回路例を示す
図である。 １′……メモリ、２……文字発生器、３……並
列／直列変換器、４Ａ，４Ｂ……ビデオ信号発生
回路、８……優先順位判定回路、９……合成回
路。
第２図は第１図の実施例のメモリの記憶内容を示
す図、第３図は第１図の実施例における優先順位
判定回路の具体例を示す回路図、第４図は実施例
において得られる重ね合せ像の一例を示す図、第
５図は重ね合せ像を得る場合の従来回路例を示す
図である。 １′……メモリ、２……文字発生器、３……並
列／直列変換器、４Ａ，４Ｂ……ビデオ信号発生
回路、８……優先順位判定回路、９……合成回
路。
Claims (1)
- 【特許請求の範囲】 １ 複数系列の画像信号発生手段を有し、各系列
から発生される画像信号を合成して重ね合わせ表
示する画像の重ね合わせ表示方式において、 上記複数系列の画像信号発生手段のうち少なく
とも１つの系列の画像信号発生手段に、いずれの
系列の画像を優先し、かつこの優先を文字単位で
行なうかまたは画素単位で行なうかを表わす優先
度情報を各文字単位で予め記憶し、前記画像信号
発生手段からの画像信号の発生時にこの優先度情
報を読み出して該優先度情報に基いて各系列の画
像信号を画素単位または文字単位で優先して重ね
合わせ表示するようにした画像の重ね合わせ表示
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12495884A JPS615339A (ja) | 1984-06-18 | 1984-06-18 | 画像の重ね合せ表示方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12495884A JPS615339A (ja) | 1984-06-18 | 1984-06-18 | 画像の重ね合せ表示方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS615339A JPS615339A (ja) | 1986-01-11 |
| JPH0132536B2 true JPH0132536B2 (ja) | 1989-07-05 |
Family
ID=14898426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12495884A Granted JPS615339A (ja) | 1984-06-18 | 1984-06-18 | 画像の重ね合せ表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS615339A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910000365B1 (ko) * | 1984-10-05 | 1991-01-24 | 가부시기가이샤 히다찌세이사꾸쇼 | 기억회로 |
| US5923591A (en) * | 1985-09-24 | 1999-07-13 | Hitachi, Ltd. | Memory circuit |
| US5450342A (en) * | 1984-10-05 | 1995-09-12 | Hitachi, Ltd. | Memory device |
| US6028795A (en) | 1985-09-24 | 2000-02-22 | Hitachi, Ltd. | One chip semiconductor integrated circuit device having two modes of data write operation and bits setting operation |
| USRE33922E (en) * | 1984-10-05 | 1992-05-12 | Hitachi, Ltd. | Memory circuit for graphic images |
| US5175838A (en) * | 1984-10-05 | 1992-12-29 | Hitachi, Ltd. | Memory circuit formed on integrated circuit device and having programmable function |
| US5448519A (en) * | 1984-10-05 | 1995-09-05 | Hitachi, Ltd. | Memory device |
| JP2690745B2 (ja) * | 1988-06-10 | 1997-12-17 | 株式会社リコー | 画像処理装置 |
| JPH07105914B2 (ja) * | 1990-05-23 | 1995-11-13 | 三菱電機株式会社 | 画像出力制御装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54120553A (en) * | 1978-03-10 | 1979-09-19 | Nippon Telegr & Teleph Corp <Ntt> | Pattern composition processor |
| JPS5516318A (en) * | 1978-07-21 | 1980-02-05 | Sankosha Co Ltd | Overvoltage protecting element |
| JPS58100888A (ja) * | 1981-12-12 | 1983-06-15 | 富士通株式会社 | イメ−ジ処理装置 |
| JPS58147790A (ja) * | 1982-02-26 | 1983-09-02 | 株式会社東芝 | 図形記憶装置 |
| JPS58168142A (ja) * | 1982-03-30 | 1983-10-04 | Fujitsu Ltd | 多重画面管理方式 |
| JPS58189689A (ja) * | 1982-04-28 | 1983-11-05 | 富士通株式会社 | 画像表示方式 |
-
1984
- 1984-06-18 JP JP12495884A patent/JPS615339A/ja active Granted
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54120553A (en) * | 1978-03-10 | 1979-09-19 | Nippon Telegr & Teleph Corp <Ntt> | Pattern composition processor |
| JPS5516318A (en) * | 1978-07-21 | 1980-02-05 | Sankosha Co Ltd | Overvoltage protecting element |
| JPS58100888A (ja) * | 1981-12-12 | 1983-06-15 | 富士通株式会社 | イメ−ジ処理装置 |
| JPS58147790A (ja) * | 1982-02-26 | 1983-09-02 | 株式会社東芝 | 図形記憶装置 |
| JPS58168142A (ja) * | 1982-03-30 | 1983-10-04 | Fujitsu Ltd | 多重画面管理方式 |
| JPS58189689A (ja) * | 1982-04-28 | 1983-11-05 | 富士通株式会社 | 画像表示方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS615339A (ja) | 1986-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3818662B2 (ja) | 単一のフレームバッファを有する画像処理システム | |
| CA1229441A (en) | Color-signal converting circuit | |
| JPS6025794B2 (ja) | カラ−図形表示装置 | |
| KR890005628A (ko) | 2차원 영상 발생용 장치 및 그 방법 | |
| JPH0132536B2 (ja) | ||
| EP0400990B1 (en) | Apparatus for superimposing character patterns in accordance with dot-matrix on video signals | |
| JPH0292170A (ja) | デイジタルスーパーインポーズ方式 | |
| JP2792598B2 (ja) | 走査型表示装置のスプライト表示制御装置 | |
| JPS5836781B2 (ja) | 表示装置 | |
| JPS58199387A (ja) | 画像表示装置 | |
| JPS6344688A (ja) | 画像処理装置 | |
| JP2654713B2 (ja) | 画像の拡大方法 | |
| JPH0125071B2 (ja) | ||
| JP3252359B2 (ja) | 画像処理装置 | |
| JPH0217578A (ja) | 画像処理装置 | |
| JPS585783A (ja) | デイスプレイ装置の表示制御方式 | |
| JP2921391B2 (ja) | 映像特殊効果装置 | |
| JPS61126593A (ja) | グレイレベル乱数補間によるカラ−シエ−デイング方法及び装置 | |
| JPS5848101B2 (ja) | ズケイハツセイソウチ | |
| JPS6187196A (ja) | ルツクアツプテ−ブルを用いたデイスプレイ装置の色表示方式 | |
| JPH02196979A (ja) | レーダ表示装置 | |
| JPS61193199A (ja) | 画像表示装置 | |
| JPH05119766A (ja) | 画像処理装置 | |
| JPH0628428B2 (ja) | 映像処理回路 | |
| JPH07104915B2 (ja) | カラ−画像処理装置 |