JPS615339A - 画像の重ね合せ表示方式 - Google Patents
画像の重ね合せ表示方式Info
- Publication number
- JPS615339A JPS615339A JP12495884A JP12495884A JPS615339A JP S615339 A JPS615339 A JP S615339A JP 12495884 A JP12495884 A JP 12495884A JP 12495884 A JP12495884 A JP 12495884A JP S615339 A JPS615339 A JP S615339A
- Authority
- JP
- Japan
- Prior art keywords
- series
- priority
- character
- priority information
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画像表示装置等に用いる画像の重ね合せ表示方
式に関するものである。
式に関するものである。
従来、グラフィックディスプレイ装置等の画像表示装置
では、ディスプレイ装置に複数の画像を重ね合せ表示し
、表示画像に立体感や奥行き感を持たせるようにしたも
のがある。
では、ディスプレイ装置に複数の画像を重ね合せ表示し
、表示画像に立体感や奥行き感を持たせるようにしたも
のがある。
第５図（、）はこのような重ね合せ画像を得る場合の従
来のビデオ信号（画像信号）発生回路の一例を示すブロ
ック図であシ、メモリ１、文字発生器２および並列／直
列変換器３とから構成される２系列のビデオ信号発生回
路４Ａ、４Ｂｔ−設け、メモリ１に記憶させた並列複数
ピット構成の文字コード信号を文字発生器２に入力し、
ここでｍ行×ｎ列の文字パターン信号に変換される。こ
の文字ｔ！ターン信号を行単位（１行はｎピ、ト構成）
で並列／直列変換器３に入力し、てｎピットの直列信号
に変換し、この直列信号を画素単位のビデオ信号ＶＤ１
．ＶＤ２として発生させ、オア回路５によって合成して
ディスグレイ装置のビデオ信号入力端に入力するもので
ある。
来のビデオ信号（画像信号）発生回路の一例を示すブロ
ック図であシ、メモリ１、文字発生器２および並列／直
列変換器３とから構成される２系列のビデオ信号発生回
路４Ａ、４Ｂｔ−設け、メモリ１に記憶させた並列複数
ピット構成の文字コード信号を文字発生器２に入力し、
ここでｍ行×ｎ列の文字パターン信号に変換される。こ
の文字ｔ！ターン信号を行単位（１行はｎピ、ト構成）
で並列／直列変換器３に入力し、てｎピットの直列信号
に変換し、この直列信号を画素単位のビデオ信号ＶＤ１
．ＶＤ２として発生させ、オア回路５によって合成して
ディスグレイ装置のビデオ信号入力端に入力するもので
ある。
第５図（ｂ）は従来におけるビデオ信号発生回路の他の
例を示すブロック図であ夛、１この回路は第２系列のビ
デオ信号発生回路４Ｂの出力ビデオ信号ＶＤ ２１７ン
ドダート６に入力し、このアンドグートロの禁止入力に
第１系列のビデオ信号ＭＤＩを入力し、現在の表示画素
位置に第１系列のビデオ信号ｖＤ１で表示させる画像が
有れば第２系列のビデオ信号ＶＤ２で表示させる画像を
禁止し、これによシ第１系列のビデオ信号ＶＤＩによる
画像を画素単位で優先的に表示させるものである。
例を示すブロック図であ夛、１この回路は第２系列のビ
デオ信号発生回路４Ｂの出力ビデオ信号ＶＤ ２１７ン
ドダート６に入力し、このアンドグートロの禁止入力に
第１系列のビデオ信号ＭＤＩを入力し、現在の表示画素
位置に第１系列のビデオ信号ｖＤ１で表示させる画像が
有れば第２系列のビデオ信号ＶＤ２で表示させる画像を
禁止し、これによシ第１系列のビデオ信号ＶＤＩによる
画像を画素単位で優先的に表示させるものである。
第５図（ｃ）は、従来の他の例を示すブロック図であシ
、この回路は第５図（ｂ）ど同様−にアンドダート６ｔ
−設けたうえ、現在の表示文字位置に第１系列のビデオ
信号ＶＤＩで表示させる文字がろるか否かを文字コード
判定回路７で判定し、第１系列のビデオ信号ＭＤＩで表
示させる文字が有ればアンドグートロを禁止状態とし、
第１系列のビデオ信号ＶＤＩによる画像を文字単位で優
先的に表示させるものである。
、この回路は第５図（ｂ）ど同様−にアンドダート６ｔ
−設けたうえ、現在の表示文字位置に第１系列のビデオ
信号ＶＤＩで表示させる文字がろるか否かを文字コード
判定回路７で判定し、第１系列のビデオ信号ＭＤＩで表
示させる文字が有ればアンドグートロを禁止状態とし、
第１系列のビデオ信号ＶＤＩによる画像を文字単位で優
先的に表示させるものである。
これら第５図（ａ）〜（ｃ）の回路によれば、ビデオ信
号発生系列が２系列であるため、２つの画像の単純重ね
合せ像、あるいは画素単位または文字単位で一方が優先
された重ね合せ像を得ることができる。
号発生系列が２系列であるため、２つの画像の単純重ね
合せ像、あるいは画素単位または文字単位で一方が優先
された重ね合せ像を得ることができる。
ところが、第５図（＆）の回路においては、単純な重ね
合せ像、であるため、カラー画像の場合゛には表示色も
混合されたものとなるという問題がら゛る。
合せ像、であるため、カラー画像の場合゛には表示色も
混合されたものとなるという問題がら゛る。
また、第５図（ｂ）および（、）の回路で妹、一方の系
列の画像が画素単位または文字単位で常に優先され、画
面上の所望の位置で優先順位を変更することができない
という問題がある。
列の画像が画素単位または文字単位で常に優先され、画
面上の所望の位置で優先順位を変更することができない
という問題がある。
本発明は、複数の画像を重ね合せ表示する際に起ってい
た表示色の混合および優先度が変更できないという問題
点を、解決しようとするものでちる。
た表示色の混合および優先度が変更できないという問題
点を、解決しようとするものでちる。
〔問題点を解決するための手段、作用〕本発明は、複数
系列の画像信号発生手段のうち１つの系列の画像信号発
生手段に対しいずれの系列の画像を優先表示させるかの
優先度情報を記、憶させておき、画像信号の発生時にこ
の優先度情報も読出してこの優先度情報に基づいて各系
列の画像信号を合成するようにしたものである。
系列の画像信号発生手段のうち１つの系列の画像信号発
生手段に対しいずれの系列の画像を優先表示させるかの
優先度情報を記、憶させておき、画像信号の発生時にこ
の優先度情報も読出してこの優先度情報に基づいて各系
列の画像信号を合成するようにしたものである。
第１図は本発明の一実施例を示すプロ、り図であシ、２
系列のビデオ信号発生回路４Ａおよび４Ｂと、表示画像
の優先順位を判定する優先度判定回路８と、優先順位の
判定結果の信号に基づいて２系列のビデオ信号ＶＤ１．
ＶＤ２をＲ，Ｇ、Ｂの色別に合成する合成回路９とから
構成される。
系列のビデオ信号発生回路４Ａおよび４Ｂと、表示画像
の優先順位を判定する優先度判定回路８と、優先順位の
判定結果の信号に基づいて２系列のビデオ信号ＶＤ１．
ＶＤ２をＲ，Ｇ、Ｂの色別に合成する合成回路９とから
構成される。
このうち、第２系列のビデオ信号発生回路４Ｂのメモリ
１′には、第２図（、）に示すように文字コードと共に
表示文字の色をＲ，Ｇ、Ｂの３色の組合せ色のいずれに
するかの色指定情報が記憶されている。また、第１系列
のビデオ信号発生回路４Ａのメモリ１′には第２図（ｂ
）に示すように、文字コードおよびその色指定情報の他
にどの系列のビデオ信号を優先させるかの優先度情報が
記憶されている。
１′には、第２図（、）に示すように文字コードと共に
表示文字の色をＲ，Ｇ、Ｂの３色の組合せ色のいずれに
するかの色指定情報が記憶されている。また、第１系列
のビデオ信号発生回路４Ａのメモリ１′には第２図（ｂ
）に示すように、文字コードおよびその色指定情報の他
にどの系列のビデオ信号を優先させるかの優先度情報が
記憶されている。
この場合、優先度情報はピ、）８Ｇ と８１との２ピツ
トで構成され、次の第１表に示すように、ビｙ）Ｓｏに
よって優先表示するビデオ信号の系列を指定し、ビット
Ｓ１によって画素単位で優先表示するかあるいは文字単
位で優先表示するかを相定するようになっている。
トで構成され、次の第１表に示すように、ビｙ）Ｓｏに
よって優先表示するビデオ信号の系列を指定し、ビット
Ｓ１によって画素単位で優先表示するかあるいは文字単
位で優先表示するかを相定するようになっている。
第 １ 表
そして、これらのメモリ１′の記憶内容のうち文字コー
ド信号は従来と同様、に文字発生器２に供給される。し
かし、３ビツトの色指定情報は合成回路９に供給され、
また優先度情報は優先順位判定回路８に供給される。
ド信号は従来と同様、に文字発生器２に供給される。し
かし、３ビツトの色指定情報は合成回路９に供給され、
また優先度情報は優先順位判定回路８に供給される。
第３図は優先順位判定回路８の具体例を示す回路図でら
シ、インバータ８０および８１によってビットｓｏ＋８
１の反転信号も２石が形成され、この反転信号Ｓｏ＃Ｂ
、と非反転信号（Ｓｏ＋Ｓｌ ）とがアンドｒ−と８−
２〜８５に入力されることにより、優先順位が第１表の
いずれに該当するかが検出される。すなわち、画素単位
で第２系列の画像を優先表示する場合、アンドｆｆ −
） ８２から′１”の検出信号が出力され、また画素単
位で第１系列の画像を優先表示する場合、アンドゲート
８３から１＃の検出信号が出力される。さらに、文字単
位で第２系列の画像を優先表示する場合、アンドダート
８４から１＃の検出信号が出力され、また文字単位で第
１系列の画像を優先表示する場合、アント９ダート８５
から１＃の検出信号が出力される。これら検出信号のう
ち画素単位での優先表示のグループに属するアンドゲー
ト８２の検出信号はアンドダート８６に入力され、また
アンドダート８３の検出信号はアンドダート８７に入力
される。アンドｒ −ト８６には第２系列のビデオ信号
ＶＤ２が入力され、さらにアンドデート８７には第１系
列のビデオ信号■Ｄ１が入力されている。そして、アン
ドｆ−） ８６の出力は第１系列の♂デオ信号昂１を被
ダート入力とするアンドダート８８の禁止入力として与
えられ″、またアンドダート８７の出力は第２系列のビ
デオ信号ＶＤ２を被ダート入力とするア／ト１ｒ−ト８
９の禁止入力として与えられている。一方、文字単位で
の優先表示のグループに属するアン）’ｒ−）８４の検
出信号はアンドｆ −） ８８の禁止入力として与えら
れ、またアンド？−）８５の検出信号はアンドダート８
９の禁止入力として与えられている。
シ、インバータ８０および８１によってビットｓｏ＋８
１の反転信号も２石が形成され、この反転信号Ｓｏ＃Ｂ
、と非反転信号（Ｓｏ＋Ｓｌ ）とがアンドｒ−と８−
２〜８５に入力されることにより、優先順位が第１表の
いずれに該当するかが検出される。すなわち、画素単位
で第２系列の画像を優先表示する場合、アンドｆｆ −
） ８２から′１”の検出信号が出力され、また画素単
位で第１系列の画像を優先表示する場合、アンドゲート
８３から１＃の検出信号が出力される。さらに、文字単
位で第２系列の画像を優先表示する場合、アンドダート
８４から１＃の検出信号が出力され、また文字単位で第
１系列の画像を優先表示する場合、アント９ダート８５
から１＃の検出信号が出力される。これら検出信号のう
ち画素単位での優先表示のグループに属するアンドゲー
ト８２の検出信号はアンドダート８６に入力され、また
アンドダート８３の検出信号はアンドダート８７に入力
される。アンドｒ −ト８６には第２系列のビデオ信号
ＶＤ２が入力され、さらにアンドデート８７には第１系
列のビデオ信号■Ｄ１が入力されている。そして、アン
ドｆ−） ８６の出力は第１系列の♂デオ信号昂１を被
ダート入力とするアンドダート８８の禁止入力として与
えられ″、またアンドダート８７の出力は第２系列のビ
デオ信号ＶＤ２を被ダート入力とするア／ト１ｒ−ト８
９の禁止入力として与えられている。一方、文字単位で
の優先表示のグループに属するアン）’ｒ−）８４の検
出信号はアンドｆ −） ８８の禁止入力として与えら
れ、またアンド？−）８５の検出信号はアンドダート８
９の禁止入力として与えられている。
従って、このような構成ではアンドｒ −） ８２から
１＃の検出信号が出力されると、第１系列のビデオ信号
ＶＤＩは第２系列のビデオ信号ＶＤ２によシ画素単位で
禁止され、第２系列のビデオ信号き ＶＤ２が優先してアンドダート８９から出力される。
１＃の検出信号が出力されると、第１系列のビデオ信号
ＶＤＩは第２系列のビデオ信号ＶＤ２によシ画素単位で
禁止され、第２系列のビデオ信号き ＶＤ２が優先してアンドダート８９から出力される。
逆に、アンドゲート８２から“工１の検出信号が出力さ
れると、第２系列のビデオ信号ＶＤ２は第１系列のビデ
オ信号ＶＤ Ｉ Ｋ ！ 、ｉり画素単位で禁止され、
第１系列のビデオ信号ＭＤＩが優先してアンドｙ−ト８
８から出力される。さらに、アンドダート８４から１＃
の検出信号が出力されると、第１系列のビデオ信号ＭＤ
Ｉはこのアンドｒ−）８４０検出信号によル文字単位で
禁止され、？デオ信号ＶＤ２が優先してアンドゲート８
９から出力される。
れると、第２系列のビデオ信号ＶＤ２は第１系列のビデ
オ信号ＶＤ Ｉ Ｋ ！ 、ｉり画素単位で禁止され、
第１系列のビデオ信号ＭＤＩが優先してアンドｙ−ト８
８から出力される。さらに、アンドダート８４から１＃
の検出信号が出力されると、第１系列のビデオ信号ＭＤ
Ｉはこのアンドｒ−）８４０検出信号によル文字単位で
禁止され、？デオ信号ＶＤ２が優先してアンドゲート８
９から出力される。
逆に、アンドダート８５から′ｌ”の検出信号が出力さ
れると、第２系列のビデオ信号ｖＤ２はこのアンドｒ−
）８５の検出信号によシ文字単位で禁止され、ビデオ信
号ＶＤＩが優先してアンドｙ−ト８８から出力される。
れると、第２系列のビデオ信号ｖＤ２はこのアンドｒ−
）８５の検出信号によシ文字単位で禁止され、ビデオ信
号ＶＤＩが優先してアンドｙ−ト８８から出力される。
このようにして優先制御を受けた後のビデオ信号ＶＤＩ
’およびＶＤ ２’は合成回路９のアンドｒ−Ｆ９０〜
９３に入力され、各系列別の色指定情報によシ色指定制
御を受けた後オアダート９６〜９８においてＲ，Ｇ、Ｂ
の色別に合成される。そして、この色別の合成ビｙ”オ
信号ＶＤ（Ｒ） 、 ＶＤ（Ｇ）、 ＶＤ（Ｂ）はディ
スグレイ装置のビデオ信号入力端に供給される。
’およびＶＤ ２’は合成回路９のアンドｒ−Ｆ９０〜
９３に入力され、各系列別の色指定情報によシ色指定制
御を受けた後オアダート９６〜９８においてＲ，Ｇ、Ｂ
の色別に合成される。そして、この色別の合成ビｙ”オ
信号ＶＤ（Ｒ） 、 ＶＤ（Ｇ）、 ＶＤ（Ｂ）はディ
スグレイ装置のビデオ信号入力端に供給される。
従゛つて、このような構成では第１系列のビデオ信号発
生回路４Ａのメモリ１′に文字コード別にピッ）Ｓ６ｐ
Ｓｔから成る優先度情報を予め記憶させておくことによ
り、表示画面上の任意の位置でいずれか一方の系列の画
像を画素単位あるいは文字単位で優先させた重ね合せ画
像を得ることができる。また、画像の重ね合せに際して
は一方の画像は他方の系列の画像によって禁止されるた
め、表示色が混合されることもなくなる。
生回路４Ａのメモリ１′に文字コード別にピッ）Ｓ６ｐ
Ｓｔから成る優先度情報を予め記憶させておくことによ
り、表示画面上の任意の位置でいずれか一方の系列の画
像を画素単位あるいは文字単位で優先させた重ね合せ画
像を得ることができる。また、画像の重ね合せに際して
は一方の画像は他方の系列の画像によって禁止されるた
め、表示色が混合されることもなくなる。
例えば、第１系列の画像が第４図（、）に示すようなも
のであシ、また第２系列の画像が第４１ｑ（ｂ）に示す
ようなものであるとすると、第１系列の画像を画素単位
で優先させるようにした場合には第４図（ｃ）に示すよ
うな重ね合せ像が得られ、また第２系列の画素単位で優
先させるようにした場合には第４図（ｄ）に示すような
重ね合せ像が得られる。さらに文字単位で第１系列の画
像を優先させるようにした場合にはＭ４図（・）に示す
ような重ね合せ像 、が得られ、逆に第２系列の画像を
優先させるようにした場合には第４図（ｆ）に示すよう
な重ね合せ像が得られる。
のであシ、また第２系列の画像が第４１ｑ（ｂ）に示す
ようなものであるとすると、第１系列の画像を画素単位
で優先させるようにした場合には第４図（ｃ）に示すよ
うな重ね合せ像が得られ、また第２系列の画素単位で優
先させるようにした場合には第４図（ｄ）に示すような
重ね合せ像が得られる。さらに文字単位で第１系列の画
像を優先させるようにした場合にはＭ４図（・）に示す
ような重ね合せ像 、が得られ、逆に第２系列の画像を
優先させるようにした場合には第４図（ｆ）に示すよう
な重ね合せ像が得られる。
なお、第１図の実施例ではビデオ信号発生系列を２系列
としたが、さらに系列数が多くなっても優先度情報のビ
ット数を増加するのみで全く同様な重ね合せ像が得られ
る。また、優先度情報には画素単位での優先と文字単位
での優先を制御するピットを含ませているが、このピッ
トは省略してもよ′い。また、力オー表示の重ね合せ像
を得る場合について説明したが、白黒表示の場合でも同
様に適用できる。この場合には色指定情報は省略される
ものとなる。さらにまた、優先度情報は文字単位で記憶
させているが、表示画面を複数分割した各区域毎に記憶
させてもよい。
としたが、さらに系列数が多くなっても優先度情報のビ
ット数を増加するのみで全く同様な重ね合せ像が得られ
る。また、優先度情報には画素単位での優先と文字単位
での優先を制御するピットを含ませているが、このピッ
トは省略してもよ′い。また、力オー表示の重ね合せ像
を得る場合について説明したが、白黒表示の場合でも同
様に適用できる。この場合には色指定情報は省略される
ものとなる。さらにまた、優先度情報は文字単位で記憶
させているが、表示画面を複数分割した各区域毎に記憶
させてもよい。
以上の説明から明らかなように本発明によれば、重ね合
せの対象となる画像の優先度を表示画面の所望の位置で
自由に変更することができ、見易い重ね合せ像を得るこ
とができるなどの画像処理上において優れた効果がおる
。
せの対象となる画像の優先度を表示画面の所望の位置で
自由に変更することができ、見易い重ね合せ像を得るこ
とができるなどの画像処理上において優れた効果がおる
。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の実施例のメモリの記憶内容を示す図、第３図は
第１図の実施例における優先−位判定回路の具体例を示
す回路図、第４図は実施例において得られる重ね合せ像
の一例を示す図、第５図は重ね合せ像を得る場合の従来
回路例を示す図である。 １′・・・メモリ、２・・・文字発生器、３・・・並列
／直列変換器、４Ａ、４Ｂ・・・ビデオ信号発生回路、
８・・・優先順位判定回路、９・・・合成回路。 第２図 第３図 第４図
第１図の実施例のメモリの記憶内容を示す図、第３図は
第１図の実施例における優先−位判定回路の具体例を示
す回路図、第４図は実施例において得られる重ね合せ像
の一例を示す図、第５図は重ね合せ像を得る場合の従来
回路例を示す図である。 １′・・・メモリ、２・・・文字発生器、３・・・並列
／直列変換器、４Ａ、４Ｂ・・・ビデオ信号発生回路、
８・・・優先順位判定回路、９・・・合成回路。 第２図 第３図 第４図
Claims (3)
- （１）複数系列の画像信号発生手段を有し、各系列から
発生される画像信号を合成して文字単位または画素単位
で画像を重ね合せ表示する画像の重ね合せ表示方式にお
いて、上記複数系列の画像信号発生手段のうち少なくと
も１つの系列の画像信号発生手段に対し画像の重ね合せ
表示時にいずれの系列の画像を優先表示するかを表わす
優先度情報を予め記憶させ、画像信号の発生時にこの優
先度情報を読出して該優先度情報に基づいて各系列の画
像信号を合成して重ね合せ表示するようにした画像の重
ね合せ表示方式。 - （２）優先度情報は特定の系列の画像を文字単位または
画素単位で優先させるかを示す情報を含むことを特徴と
する特許請求の範囲第（１）項記載の画像の重ね合せ表
示方式。 - （３）優先度情報は文字単位で記憶されていることを特
徴とする特許請求の範囲第（１）項または第（２）項記
載の画像の重ね合せ表示方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12495884A JPS615339A (ja) | 1984-06-18 | 1984-06-18 | 画像の重ね合せ表示方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12495884A JPS615339A (ja) | 1984-06-18 | 1984-06-18 | 画像の重ね合せ表示方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS615339A true JPS615339A (ja) | 1986-01-11 |
| JPH0132536B2 JPH0132536B2 (ja) | 1989-07-05 |
Family
ID=14898426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12495884A Granted JPS615339A (ja) | 1984-06-18 | 1984-06-18 | 画像の重ね合せ表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS615339A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01312623A (ja) * | 1988-06-10 | 1989-12-18 | Ricoh Co Ltd | 画像処理装置 |
| USRE33922E (en) * | 1984-10-05 | 1992-05-12 | Hitachi, Ltd. | Memory circuit for graphic images |
| US5175838A (en) * | 1984-10-05 | 1992-12-29 | Hitachi, Ltd. | Memory circuit formed on integrated circuit device and having programmable function |
| US5412399A (en) * | 1990-05-23 | 1995-05-02 | Mitsubishi Denki Kabushiki Kaisha | Image output control apparatus |
| US5424981A (en) * | 1984-10-05 | 1995-06-13 | Hitachi, Ltd. | Memory device |
| US5448519A (en) * | 1984-10-05 | 1995-09-05 | Hitachi, Ltd. | Memory device |
| US5592649A (en) * | 1984-10-05 | 1997-01-07 | Hitachi, Ltd. | RAM control method and apparatus for presetting RAM access modes |
| US5923591A (en) * | 1985-09-24 | 1999-07-13 | Hitachi, Ltd. | Memory circuit |
| US6028795A (en) * | 1985-09-24 | 2000-02-22 | Hitachi, Ltd. | One chip semiconductor integrated circuit device having two modes of data write operation and bits setting operation |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54120553A (en) * | 1978-03-10 | 1979-09-19 | Nippon Telegr & Teleph Corp <Ntt> | Pattern composition processor |
| JPS5516318A (en) * | 1978-07-21 | 1980-02-05 | Sankosha Co Ltd | Overvoltage protecting element |
| JPS58100888A (ja) * | 1981-12-12 | 1983-06-15 | 富士通株式会社 | イメ−ジ処理装置 |
| JPS58147790A (ja) * | 1982-02-26 | 1983-09-02 | 株式会社東芝 | 図形記憶装置 |
| JPS58168142A (ja) * | 1982-03-30 | 1983-10-04 | Fujitsu Ltd | 多重画面管理方式 |
| JPS58189689A (ja) * | 1982-04-28 | 1983-11-05 | 富士通株式会社 | 画像表示方式 |
-
1984
- 1984-06-18 JP JP12495884A patent/JPS615339A/ja active Granted
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54120553A (en) * | 1978-03-10 | 1979-09-19 | Nippon Telegr & Teleph Corp <Ntt> | Pattern composition processor |
| JPS5516318A (en) * | 1978-07-21 | 1980-02-05 | Sankosha Co Ltd | Overvoltage protecting element |
| JPS58100888A (ja) * | 1981-12-12 | 1983-06-15 | 富士通株式会社 | イメ−ジ処理装置 |
| JPS58147790A (ja) * | 1982-02-26 | 1983-09-02 | 株式会社東芝 | 図形記憶装置 |
| JPS58168142A (ja) * | 1982-03-30 | 1983-10-04 | Fujitsu Ltd | 多重画面管理方式 |
| JPS58189689A (ja) * | 1982-04-28 | 1983-11-05 | 富士通株式会社 | 画像表示方式 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5493528A (en) * | 1984-10-05 | 1996-02-20 | Hitachi, Ltd. | Memory device |
| US6643189B2 (en) | 1984-10-05 | 2003-11-04 | Hitachi, Ltd. | Memory device |
| US5499222A (en) * | 1984-10-05 | 1996-03-12 | Hitachi, Ltd. | Memory device |
| US6359812B2 (en) | 1984-10-05 | 2002-03-19 | Hitachi, Ltd. | Memory device |
| US5424981A (en) * | 1984-10-05 | 1995-06-13 | Hitachi, Ltd. | Memory device |
| US5448519A (en) * | 1984-10-05 | 1995-09-05 | Hitachi, Ltd. | Memory device |
| US5450342A (en) * | 1984-10-05 | 1995-09-12 | Hitachi, Ltd. | Memory device |
| US5475636A (en) * | 1984-10-05 | 1995-12-12 | Hitachi, Ltd. | Memory device |
| US5175838A (en) * | 1984-10-05 | 1992-12-29 | Hitachi, Ltd. | Memory circuit formed on integrated circuit device and having programmable function |
| USRE33922E (en) * | 1984-10-05 | 1992-05-12 | Hitachi, Ltd. | Memory circuit for graphic images |
| US5592649A (en) * | 1984-10-05 | 1997-01-07 | Hitachi, Ltd. | RAM control method and apparatus for presetting RAM access modes |
| US5523973A (en) * | 1984-10-05 | 1996-06-04 | Hitachi, Ltd. | Memory device |
| US5719809A (en) * | 1984-10-05 | 1998-02-17 | Hitachi, Ltd. | Memory device |
| US5781479A (en) * | 1984-10-05 | 1998-07-14 | Hitachi, Ltd. | Memory device |
| US5838337A (en) * | 1984-10-05 | 1998-11-17 | Hitachi, Ltd. | Graphic system including a plurality of one chip semiconductor integrated circuit devices for displaying pixel data on a graphic display |
| US5923591A (en) * | 1985-09-24 | 1999-07-13 | Hitachi, Ltd. | Memory circuit |
| US6028795A (en) * | 1985-09-24 | 2000-02-22 | Hitachi, Ltd. | One chip semiconductor integrated circuit device having two modes of data write operation and bits setting operation |
| JPH01312623A (ja) * | 1988-06-10 | 1989-12-18 | Ricoh Co Ltd | 画像処理装置 |
| US5412399A (en) * | 1990-05-23 | 1995-05-02 | Mitsubishi Denki Kabushiki Kaisha | Image output control apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0132536B2 (ja) | 1989-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1229441A (en) | Color-signal converting circuit | |
| JPS615339A (ja) | 画像の重ね合せ表示方式 | |
| JPH01321578A (ja) | 画像表示装置 | |
| JPH0292170A (ja) | デイジタルスーパーインポーズ方式 | |
| JPS6019517B2 (ja) | カラ−図形作成処理装置 | |
| JPH0217578A (ja) | 画像処理装置 | |
| JPS5836904B2 (ja) | 図形編集処理方式 | |
| JPS58199387A (ja) | 画像表示装置 | |
| JPS6344688A (ja) | 画像処理装置 | |
| SU1053140A2 (ru) | Генератор векторов | |
| JPH027478B2 (ja) | ||
| JPH07219510A (ja) | オンスクリーン表示装置 | |
| JP3514763B6 (ja) | スクロール画面表示回路 | |
| JPH0588653A (ja) | 画面合成表示領域決定装置 | |
| JPS62289889A (ja) | 画像表示装置 | |
| JPH03245186A (ja) | 画像階調強調回路 | |
| JP2008198065A (ja) | 画像処理装置、画像処理方法、及びプログラム | |
| JPH07121153A (ja) | オンスクリーン表示装置 | |
| JPH04252676A (ja) | スーパインポーズ装置 | |
| JPS58129647A (ja) | Ｃｒｔ表示装置 | |
| JPH09270000A (ja) | 中間色決定装置 | |
| JPS62222370A (ja) | 画像処理装置 | |
| JPH11156023A (ja) | パチンコ機のカラー画像表示装置 | |
| JPH06181579A (ja) | 画像処理装置 | |
| JPS6122395A (ja) | スプライト衝突検出装置 |