JPH0731496B2 - 画像表示制御装置 - Google Patents
画像表示制御装置Info
- Publication number
- JPH0731496B2 JPH0731496B2 JP61173927A JP17392786A JPH0731496B2 JP H0731496 B2 JPH0731496 B2 JP H0731496B2 JP 61173927 A JP61173927 A JP 61173927A JP 17392786 A JP17392786 A JP 17392786A JP H0731496 B2 JPH0731496 B2 JP H0731496B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- horizontal
- display
- image
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 claims description 49
- 238000005192 partition Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 5
- 101100511858 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) LSB1 gene Proteins 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Memory System (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は画像メモリの内容を表示器の表示画面に表示さ
せる画像表示制御装置に関するものである。
せる画像表示制御装置に関するものである。
（従来の技術） 従来、この種の画像表示制御装置には表示画面を等分割
した領域（以下区画という）に対応してアドレス情報を
記憶させるアドレステーブルを有し、このアドレス情報
を書き換えることで表示画面の表示内容を高速に変える
ものが知られている。
した領域（以下区画という）に対応してアドレス情報を
記憶させるアドレステーブルを有し、このアドレス情報
を書き換えることで表示画面の表示内容を高速に変える
ものが知られている。
第３図に、従来の画像表示制御装置のブロック図を示
す。同図において、１は区画に対応してアドレス情報を
記憶するアドレステーブル、２は画像データを記憶する
画像メモリ、３は加算器、４は並列データを直列データ
に変換するシフトレジスタである。
す。同図において、１は区画に対応してアドレス情報を
記憶するアドレステーブル、２は画像データを記憶する
画像メモリ、３は加算器、４は並列データを直列データ
に変換するシフトレジスタである。
次に動作を説明する。
走査される区画に対応してメモリアドレスａがアドレス
テーブル１に入力され、このメモリアドレスａにより指
定されたアドレスデータが出力される。即ち、このアド
レスデータとして、水平方向の表示アドレスを示す水平
表示アドレスｃが画像メモリ２へ出力される。これと同
時に該当する区画の最上部の垂直方向アドレスを示す垂
直アドレス（即ち、先頭垂直アドレス）ｄが加算器３の
一方の入力端子へ入力される。加算器３の他方の入力端
子には走査される区画の垂直方向の何本目を走査してい
るかを示すラスタアドレスｂが入力される。この結果、
このラスタアドレスｂと垂直アドレスｄが加算器３で加
算することにより走査される区間の垂直表示アドレスＥ
が得られ、この垂直表示アドレスｅは画像メモリ２へ出
力される。従って、水平表示アドレスｃと垂直表示アド
レスｅで指定される画像データＰが画像メモリ２より読
出される。この画像データは画像メモリ２の構成により
１回の読出しで2nビット（通常８ビット〜128ビット）
の並列データである。この並列データはシフトレジスタ
４に入力され、直列の画像データに変換されて表示器の
表示画面上の該当する区画に表示される。
テーブル１に入力され、このメモリアドレスａにより指
定されたアドレスデータが出力される。即ち、このアド
レスデータとして、水平方向の表示アドレスを示す水平
表示アドレスｃが画像メモリ２へ出力される。これと同
時に該当する区画の最上部の垂直方向アドレスを示す垂
直アドレス（即ち、先頭垂直アドレス）ｄが加算器３の
一方の入力端子へ入力される。加算器３の他方の入力端
子には走査される区画の垂直方向の何本目を走査してい
るかを示すラスタアドレスｂが入力される。この結果、
このラスタアドレスｂと垂直アドレスｄが加算器３で加
算することにより走査される区間の垂直表示アドレスＥ
が得られ、この垂直表示アドレスｅは画像メモリ２へ出
力される。従って、水平表示アドレスｃと垂直表示アド
レスｅで指定される画像データＰが画像メモリ２より読
出される。この画像データは画像メモリ２の構成により
１回の読出しで2nビット（通常８ビット〜128ビット）
の並列データである。この並列データはシフトレジスタ
４に入力され、直列の画像データに変換されて表示器の
表示画面上の該当する区画に表示される。
（発明が解決しようとする問題点） しかしながら、前記構成の画像表示制御装置では、次の
ような問題点がある。
ような問題点がある。
１回の読出しで得られる画素数が区画の横幅と等しく、
通常１ワード2nビットにならざるを得ないので、水平
（横）方向の表示はワードアドレス単位にしか指定でき
ず、区画の横幅の設定に制約があるという問題点があっ
た。
通常１ワード2nビットにならざるを得ないので、水平
（横）方向の表示はワードアドレス単位にしか指定でき
ず、区画の横幅の設定に制約があるという問題点があっ
た。
本発明は以上述べた問題点を解決し、水平方向の表示を
ドット（ビット）単位で指定できると共に、任意のサイ
ズで区画を設定できる画像表示制御装置を提供するもの
である。
ドット（ビット）単位で指定できると共に、任意のサイ
ズで区画を設定できる画像表示制御装置を提供するもの
である。
（問題点を解決するための手段） 本発明によれば、表示画面を等分割した各区画に対応し
て水平ワードアドレス、水平ドットアドレス、及び先頭
垂直アドレスを格納したアドレス記憶手段と、水平ワー
ドアドレスが奇数のときの画像データを格納した第１の
画像メモリと、水平ワードアドレスが偶数のときの画像
データを格納した第２の画像メモリと、アドレス記憶手
段から与えられる表示すべき区画の水平ワードアドレス
の最下位ビットを除くビットで第１の画像メモリ用の第
１の水平表示アドレスを作成すると共に水平ワードアド
レスの最下位ビットを除くビットと最下位ビットとを加
算して第２の画像メモリ用の第２の水平表示アドレスを
作成する第１のアドレス作成手段と、アドレス記憶手段
から与えられる当該区画の先頭垂直アドレスと垂直走査
位置とに基づいて第１及び第２の画像メモリの垂直表示
アドレスを作成する第２のアドレス作成手段と、第１の
水平表示アドレス及び前記垂直表示アドレスに従って第
１の画像メモリから読み出される画像データの各ビット
と第２の水平表示アドレス及び垂直表示アドレスに従っ
て第２の画像メモリから読み出される画像データの各ビ
ットとのうちから、表示すべき区画の画像データを構成
するビットを、アドレス記憶手段から与えられる当該区
画の水平ドットアドレスに応じて選択する選択手段と、
水平ドットアドレスの示すビットが表示する画像データ
の先頭ビットとなるように、選択手段によって選択され
たビットから構成される画像データを水平ドットアドレ
スに応じたビットだけシフトする回転シフタとを備えた
画像表示制御装置が提供される。
て水平ワードアドレス、水平ドットアドレス、及び先頭
垂直アドレスを格納したアドレス記憶手段と、水平ワー
ドアドレスが奇数のときの画像データを格納した第１の
画像メモリと、水平ワードアドレスが偶数のときの画像
データを格納した第２の画像メモリと、アドレス記憶手
段から与えられる表示すべき区画の水平ワードアドレス
の最下位ビットを除くビットで第１の画像メモリ用の第
１の水平表示アドレスを作成すると共に水平ワードアド
レスの最下位ビットを除くビットと最下位ビットとを加
算して第２の画像メモリ用の第２の水平表示アドレスを
作成する第１のアドレス作成手段と、アドレス記憶手段
から与えられる当該区画の先頭垂直アドレスと垂直走査
位置とに基づいて第１及び第２の画像メモリの垂直表示
アドレスを作成する第２のアドレス作成手段と、第１の
水平表示アドレス及び前記垂直表示アドレスに従って第
１の画像メモリから読み出される画像データの各ビット
と第２の水平表示アドレス及び垂直表示アドレスに従っ
て第２の画像メモリから読み出される画像データの各ビ
ットとのうちから、表示すべき区画の画像データを構成
するビットを、アドレス記憶手段から与えられる当該区
画の水平ドットアドレスに応じて選択する選択手段と、
水平ドットアドレスの示すビットが表示する画像データ
の先頭ビットとなるように、選択手段によって選択され
たビットから構成される画像データを水平ドットアドレ
スに応じたビットだけシフトする回転シフタとを備えた
画像表示制御装置が提供される。
（作 用） 本発明によれば以上のように画像表示制御装置を構成し
たので、技術的手段は次のように作用する。記憶手段
（例えばアドレステーブル）は表示すべき区画のアドレ
ス情報を各部に出力するように働く。第１の作成手段は
記憶手段より入力される水平ワードアドレスに基づいて
第１の画像メモリ及び第２の画像メモリの水平表示アド
レスを作成するように働く。例えば、水平ワードアドレ
スの最下位ビット（LSB）を除くビットを第１の画像メ
モリの水平表示アドレスとして第１の画像メモリへ出力
すると共に、LSBとLSBを除くビットとを加算したものを
第２の画像メモリの水平表示アドレスとして第２の画像
メモリへ出力する。第２の作成手段は記憶手段より入力
される先頭垂直アドレスと垂直走査位置（ラスタアドレ
ス）に基づいて、例えば両者を加算することにより垂直
表示アドレスを作成して第１及び第２の画像メモリへ出
力するように働く。第１及び第２の画像メモリは第１の
作成手段から入力される各水平表示アドレスと第２の作
成手段から入力される垂直表示アドレスとにより指定さ
れる各画像データを選択手段へ出力するように働く。選
択手段は記憶手段からの水平ドットアドレスに基づいて
第１及び第２の画像メモリの出力を選択するように働
く。例えば、水平ドットアドレスが“3"を示し、１ワー
ド８ビットの場合にはビット０からビット２は第２の画
像メモリの出力を選択し、ビット３からビット７は第１
の画像メモリの出力を選択する。回転シフタは記憶手段
からの水平ドットアドレスに基づいて選択手段の出力デ
ータを回転シフトさせるように働く。例えば、選択手段
と同一条件の場合、３ビットだけ回転シフトする。従っ
て、水平ドットアドレスが示す値のビットを区画の左端
として表示できる。また、回転シフタの出力を任意のビ
ットだけ出力することにより区画の横サイズを任意に設
定できるので、区画のサイズを任意に設定できる。従っ
て前記従来技術の問題点を解決できるのである。
たので、技術的手段は次のように作用する。記憶手段
（例えばアドレステーブル）は表示すべき区画のアドレ
ス情報を各部に出力するように働く。第１の作成手段は
記憶手段より入力される水平ワードアドレスに基づいて
第１の画像メモリ及び第２の画像メモリの水平表示アド
レスを作成するように働く。例えば、水平ワードアドレ
スの最下位ビット（LSB）を除くビットを第１の画像メ
モリの水平表示アドレスとして第１の画像メモリへ出力
すると共に、LSBとLSBを除くビットとを加算したものを
第２の画像メモリの水平表示アドレスとして第２の画像
メモリへ出力する。第２の作成手段は記憶手段より入力
される先頭垂直アドレスと垂直走査位置（ラスタアドレ
ス）に基づいて、例えば両者を加算することにより垂直
表示アドレスを作成して第１及び第２の画像メモリへ出
力するように働く。第１及び第２の画像メモリは第１の
作成手段から入力される各水平表示アドレスと第２の作
成手段から入力される垂直表示アドレスとにより指定さ
れる各画像データを選択手段へ出力するように働く。選
択手段は記憶手段からの水平ドットアドレスに基づいて
第１及び第２の画像メモリの出力を選択するように働
く。例えば、水平ドットアドレスが“3"を示し、１ワー
ド８ビットの場合にはビット０からビット２は第２の画
像メモリの出力を選択し、ビット３からビット７は第１
の画像メモリの出力を選択する。回転シフタは記憶手段
からの水平ドットアドレスに基づいて選択手段の出力デ
ータを回転シフトさせるように働く。例えば、選択手段
と同一条件の場合、３ビットだけ回転シフトする。従っ
て、水平ドットアドレスが示す値のビットを区画の左端
として表示できる。また、回転シフタの出力を任意のビ
ットだけ出力することにより区画の横サイズを任意に設
定できるので、区画のサイズを任意に設定できる。従っ
て前記従来技術の問題点を解決できるのである。
（実施例） 第１図は本発明の一実施例を示す構成図である。同図に
おいて、第３図と同一の参照符号は同一性のある構成要
素を示す。1aは第３図のアドレステーブル１に相当する
アドレステーブルで、アドレス情報として水平ワードア
ドレスc1,水平ドットアドレスc2,及び垂直アドレスｄを
有する。21は水平ワードアドレスc1の最下位ビット（LS
B）が“1"のとき（即ち、水平ワードアドレスc1が奇数
のとき）の画像データを記憶する第１の画像メモリＡ
で、水平ワードアドレスc1のLSB1ビットを除いた残りの
ビットの水平表示アドレスf1が与えられる。22は水平ワ
ードアドレスc1のLSBが“0"のとき（即ち、水平ワード
アドレスc1が偶数のとき）の画像データを記憶する第２
の画像メモリＢである。31は水平ワードアドレスc1のLS
B1ビットとLSB1ビットを除くビットとを加算して第２の
画像メモリB22の水平表示アドレスf2を作成する第１の
加算器、32は第３図の加算器３に対応し画像メモリ21,2
2の垂直表示アドレスを作成する第２の加算器である。
５は第１の画像メモリ21及び第２の画像メモリ22の出力
データP1,P2を水平ドットアドレスc2により選択するセ
レクタである。６は回転シフタで、セレクタ５の出力デ
ータP3を水平ドットアドレスの示すビット数だけ回転シ
フトし、これをデータP4としてシフトレジスタ４へ出力
する。
おいて、第３図と同一の参照符号は同一性のある構成要
素を示す。1aは第３図のアドレステーブル１に相当する
アドレステーブルで、アドレス情報として水平ワードア
ドレスc1,水平ドットアドレスc2,及び垂直アドレスｄを
有する。21は水平ワードアドレスc1の最下位ビット（LS
B）が“1"のとき（即ち、水平ワードアドレスc1が奇数
のとき）の画像データを記憶する第１の画像メモリＡ
で、水平ワードアドレスc1のLSB1ビットを除いた残りの
ビットの水平表示アドレスf1が与えられる。22は水平ワ
ードアドレスc1のLSBが“0"のとき（即ち、水平ワード
アドレスc1が偶数のとき）の画像データを記憶する第２
の画像メモリＢである。31は水平ワードアドレスc1のLS
B1ビットとLSB1ビットを除くビットとを加算して第２の
画像メモリB22の水平表示アドレスf2を作成する第１の
加算器、32は第３図の加算器３に対応し画像メモリ21,2
2の垂直表示アドレスを作成する第２の加算器である。
５は第１の画像メモリ21及び第２の画像メモリ22の出力
データP1,P2を水平ドットアドレスc2により選択するセ
レクタである。６は回転シフタで、セレクタ５の出力デ
ータP3を水平ドットアドレスの示すビット数だけ回転シ
フトし、これをデータP4としてシフトレジスタ４へ出力
する。
次に、第２図を参照して本実施例の動作を説明する。ま
ず、アドレステーブル1aより表示すべき区画のアドレス
情報（図中の斜線部分）が出力される。即ち、このアド
レス情報として先頭垂直アドレスd,水平ワードアドレス
c1,水平ドットアドレスc2が出力される。先頭垂直アド
レスｄから垂直表示アドレスｅを作成する過程は従来と
同様であるので説明を省略する。ここで、水平ワードア
ドレスc1として“001001"（即ち10進数で“9"）、水平
ドットアドレスc2として“010"（即ち10進数で“2"）と
する。また、画像メモリA21,画像メモリB22の１ワード
のビット数を“8"、表示画面上の１区画の横幅を７ビッ
トとする。
ず、アドレステーブル1aより表示すべき区画のアドレス
情報（図中の斜線部分）が出力される。即ち、このアド
レス情報として先頭垂直アドレスd,水平ワードアドレス
c1,水平ドットアドレスc2が出力される。先頭垂直アド
レスｄから垂直表示アドレスｅを作成する過程は従来と
同様であるので説明を省略する。ここで、水平ワードア
ドレスc1として“001001"（即ち10進数で“9"）、水平
ドットアドレスc2として“010"（即ち10進数で“2"）と
する。また、画像メモリA21,画像メモリB22の１ワード
のビット数を“8"、表示画面上の１区画の横幅を７ビッ
トとする。
水平ワードアドレスc1が“9"であるので、水平表示アド
レスf1は“100"（即ち10進数で“4"）、水平表示アドレ
スf2は加算器A31の加算結果より“101"（即ち10進数
“5"）となる。従って、水平表示アドレスf1（“4"）と
垂直表示アドレスe1で指定される画像データP1が画像メ
モリA21より読出され、水平表示アドレスf2（“5"）と
垂直表示アドレスｅで指定される画像データP2が画像メ
モリB22より読出される。読出された各画像データP1,P2
はセレクタ５で水平ドットアドレスc2の値により選択さ
れる。本実施例では“2"であるので、区画の左端に表示
すべきビットが画像メモリA21のビット２となるように
選択される。即ち、ビット０〜１は画像メモリB22の出
力データP2が選択され、ビット２〜７の画像メモリA21
の出力データP1が選択される。この選択結果がデータP3
として回転シフタ６に入力される。回転シフタ６では、
水平ドットアドレスc2だけ、即ち２ビットだけ回転シフ
トされ画像メモリA21のビット２を先頭とする８ビット
のデータP4が得られる。このデータP4のうち先頭から７
ビットが、シフトレジスタ４を介して表示器の表示画面
上における該当の区画（図中、斜線で示す領域）に表示
される。
レスf1は“100"（即ち10進数で“4"）、水平表示アドレ
スf2は加算器A31の加算結果より“101"（即ち10進数
“5"）となる。従って、水平表示アドレスf1（“4"）と
垂直表示アドレスe1で指定される画像データP1が画像メ
モリA21より読出され、水平表示アドレスf2（“5"）と
垂直表示アドレスｅで指定される画像データP2が画像メ
モリB22より読出される。読出された各画像データP1,P2
はセレクタ５で水平ドットアドレスc2の値により選択さ
れる。本実施例では“2"であるので、区画の左端に表示
すべきビットが画像メモリA21のビット２となるように
選択される。即ち、ビット０〜１は画像メモリB22の出
力データP2が選択され、ビット２〜７の画像メモリA21
の出力データP1が選択される。この選択結果がデータP3
として回転シフタ６に入力される。回転シフタ６では、
水平ドットアドレスc2だけ、即ち２ビットだけ回転シフ
トされ画像メモリA21のビット２を先頭とする８ビット
のデータP4が得られる。このデータP4のうち先頭から７
ビットが、シフトレジスタ４を介して表示器の表示画面
上における該当の区画（図中、斜線で示す領域）に表示
される。
このように、区画毎にビット（ドット）単位に任意の水
平位置で画像メモリA21,B22からの画像データの表示が
可能となる。
平位置で画像メモリA21,B22からの画像データの表示が
可能となる。
（発明の効果） 以上詳細に説明したように本発明によれば、表示すべき
区画の水平位置をビット（ドット）単位で指定できると
共に、任意のサイズで区画を設定できる。従って、表示
画面を区切って別々のジョブを実行するマルチウィンド
ウに本発明を適用すれば、これを高速に実現することが
可能となる。
区画の水平位置をビット（ドット）単位で指定できると
共に、任意のサイズで区画を設定できる。従って、表示
画面を区切って別々のジョブを実行するマルチウィンド
ウに本発明を適用すれば、これを高速に実現することが
可能となる。
第１図は本発明の一実施例を示す構成図、第２図は第１
図の実施例の動作説明図、第３図は従来の画像表示制御
装置の構成図である。 1a……アドレステーブル、 21,22……画像メモリ（A,B）、 31,32……加算器（A,B）、 ４……シフトレジスタ、５……セレクタ、 ６……回転シフタ。
図の実施例の動作説明図、第３図は従来の画像表示制御
装置の構成図である。 1a……アドレステーブル、 21,22……画像メモリ（A,B）、 31,32……加算器（A,B）、 ４……シフトレジスタ、５……セレクタ、 ６……回転シフタ。
Claims (1)
- 【請求項１】表示画面を等分割した各区画に対応して水
平ワードアドレス、水平ドットアドレス、及び先頭垂直
アドレスを格納したアドレス記憶手段と、 前記水平ワードアドレスが奇数のときの画像データを格
納した第１の画像メモリと、 前記水平ワードアドレスが偶数のときの画像データを格
納した第２の画像メモリと、 前記アドレス記憶手段から与えられる表示すべき区画の
水平ワードアドレスの最下位ビットを除くビットで前記
第１の画像メモリ用の第１の水平表示アドレスを作成す
ると共に前記水平ワードアドレスの最下位ビットを除く
ビットと該最下位ビットとを加算して前記第２の画像メ
モリ用の第２の水平表示アドレスを作成する第１のアド
レス作成手段と、 前記アドレス記憶手段から与えられる当該区画の先頭垂
直アドレスと垂直走査位置とに基づいて前記第１及び第
２の画像メモリの垂直表示アドレスを作成する第２のア
ドレス作成手段と、 前記第１の水平表示アドレス及び前記垂直表示アドレス
に従って前記第１の画像メモリから読み出される画像デ
ータの各ビットと前記第２の水平表示アドレス及び前記
垂直表示アドレスに従って前記第２の画像メモリから読
み出される画像データの各ビットとのうちから、表示す
べき区画の画像データを構成するビットを、前記アドレ
ス記憶手段から与えられる当該区画の水平ドットアドレ
スに応じて選択する選択手段と、 前記水平ドットアドレスの示すビットが表示する画像デ
ータの先頭ビットとなるように、前記選択手段によって
選択されたビットから構成される画像データを前記水平
ドットアドレスに応じたビットだけシフトする回転シフ
タと、 を備えたことを特徴とする画像表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61173927A JPH0731496B2 (ja) | 1986-07-25 | 1986-07-25 | 画像表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61173927A JPH0731496B2 (ja) | 1986-07-25 | 1986-07-25 | 画像表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6330897A JPS6330897A (ja) | 1988-02-09 |
| JPH0731496B2 true JPH0731496B2 (ja) | 1995-04-10 |
Family
ID=15969651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61173927A Expired - Fee Related JPH0731496B2 (ja) | 1986-07-25 | 1986-07-25 | 画像表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0731496B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS592079A (ja) * | 1982-06-28 | 1984-01-07 | 株式会社東芝 | 画像記憶装置 |
| JPS59224891A (ja) * | 1983-05-31 | 1984-12-17 | 富士通株式会社 | イメ−ジデ−タの回転制御方式 |
| JPS6194087A (ja) * | 1984-10-15 | 1986-05-12 | 松下電器産業株式会社 | 表示装置 |
| JPS62103893A (ja) * | 1985-10-30 | 1987-05-14 | Toshiba Corp | 半導体メモリ及び半導体メモリシステム |
-
1986
- 1986-07-25 JP JP61173927A patent/JPH0731496B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6330897A (ja) | 1988-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4718024A (en) | Graphics data processing apparatus for graphic image operations upon data of independently selectable pitch | |
| US4849747A (en) | Display data transfer control apparatus applicable for display unit | |
| US4933878A (en) | Graphics data processing apparatus having non-linear saturating operations on multibit color data | |
| US6181353B1 (en) | On-screen display device using horizontal scan line memories | |
| JP3138173B2 (ja) | グラフィックス用フレームメモリ装置 | |
| US5095301A (en) | Graphics processing apparatus having color expand operation for drawing color graphics from monochrome data | |
| US4837564A (en) | Display control apparatus employing bit map method | |
| US5294918A (en) | Graphics processing apparatus having color expand operation for drawing color graphics from monochrome data | |
| US5293483A (en) | Combined image and control data image memory device | |
| JPH0454239B2 (ja) | ||
| JPH0731496B2 (ja) | 画像表示制御装置 | |
| JPH068990B2 (ja) | パタ−ン表示信号発生装置 | |
| KR960003072B1 (ko) | 폰트 데이타 처리장치 | |
| US4788536A (en) | Method of displaying color picture image and apparatus therefor | |
| JPH0315196B2 (ja) | ||
| US6002391A (en) | Display control device and a method for controlling display | |
| JPS61238092A (ja) | カラ−画像表示装置 | |
| JP2767815B2 (ja) | 画像データ変換回路 | |
| JPH05113928A (ja) | 画像メモリ装置 | |
| JPS597115B2 (ja) | アドレス作成方法 | |
| JP2647073B2 (ja) | 図形表示装置 | |
| JP2846357B2 (ja) | フォントメモリ装置 | |
| JP3671744B2 (ja) | 画像合成表示装置 | |
| JPH0418048Y2 (ja) | ||
| JP3146946B2 (ja) | 表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |