JPS59110164A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59110164A
JPS59110164A JP58227791A JP22779183A JPS59110164A JP S59110164 A JPS59110164 A JP S59110164A JP 58227791 A JP58227791 A JP 58227791A JP 22779183 A JP22779183 A JP 22779183A JP S59110164 A JPS59110164 A JP S59110164A
Authority
JP
Japan
Prior art keywords
region
annular
semiconductor device
active device
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58227791A
Other languages
English (en)
Other versions
JPH0241911B2 (ja
Inventor
ケニ−ス・ロナルド・ホワイト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS59110164A publication Critical patent/JPS59110164A/ja
Publication of JPH0241911B2 publication Critical patent/JPH0241911B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は少くとも一動作モードにおいて逆バイアスで動
作されるｐｎ接合を有する、例えば整流ダイオード、電
界効果トランジスタ、バイポーラトランジスタ及びサイ
リスクのような半導体装置（こ関するものである０ ［Ｐｒｏｃｅｅｄｉｎｇｓ　　ｏｆ　ｔｈｅ　　１．Ｅ
、Ｅ、Ｅ　ｊ　　Ｖｏｌ、５５゜Ｎｏ、　８．　Ａｕｇ
ｕｓｔ　１９６７、　Ｐ、　１４０９〜１４１４に発表
されているＹ、Ｃ，Ｋａｏ及びＥＮＤ、　Ｗｏｌｌｅｙ
の論文″Ｈｉｇｈ　Ｖｏｌｔａｇｅ　Ｐｌａｎｅｒ　Ｐ
−Ｎ　Ｊｕｎｃｔｉｏｎｓ”には、同心電界制限ブレー
ナ接合構造を設けて降服電圧を増大した半導体装置が開
示されている０これらの装置は半導体本体の主表面に隣
接して一導電型の本体部分を有している０反対導電型の
能動装置領域も前記主表面に隣接し、前記−導電型本体
部分と主ｐｎ接合を形成しており、このｐｎ接合は前記
主表面で終端し、少くとも一動作モード°において逆バ
イアスで動作される。前記能動装置領域の周囲には少く
とも３個の反対導電型の環状領域が存在する。これらの
環状領域も前記主表面と隣接し、前記−導電型本体部分
と相まって逆バイアス主ｐｎ接合からの空乏層の広がり
内に位置する補助ｐｎ接合を形成して主ｐｎ接合の降服
電圧を増大するようにしている。能動装置領域から離れ
て位置する２個の外側環状領域間の間隔は能動装置領域
とこれに近接する内側環状領域との間の間隔よりも大き
くする。前記能動装置領域と環状領域は前記−導電型本
体部分よりも遥かに高い不純物濃度にする。
前記論文中には、前記環状領域がない場合には表面に平
行に延在する（主）ｐｎ接合の基体部分よりもこのｐｎ
接合の表面終端部分に著しく高い電界が生じ、表面にお
いてｐｎ接合のアバランシェ降服を生ずることが述べら
れている０前記環状領域の配設は表面における電界を減
少して接合の基体部分の平面降服１荘圧に相当する高い
電圧レベルになるまで降服が起らないようにする０これ
ら環・状領域は、主ｐｎ接合の基体部分の降服電圧より
も著しく低い電圧で主接合の空間電荷領域が第１環状領
域へ突抜けるような間隔で配置する０この突抜け（パン
チスルー）が生じると、それ以上の電圧増大は第１環状
領域により大きく吸収される０これはキャリアがこの環
状領域接合の外側にデプリートされるからである。表面
に隣接する主接合部な横切って発生する最大電界はこの
パンチスルー電圧で決まり、従ってこの電界は前記環状
領域の間隔を調整することにより臨界電界より著しく低
い値に抑制することができる。これがためこれら環状領
域は分圧器のように動作し、主接合とこれら環状領域と
の間の電圧は間隔の関数になる０前記篩文のＦｉｇ、　
ａに開示されているように、ＫａＯ及びＷｏｌｌｅｙに
より製造及び研究された装装置においては隣接する環状
領域間の間隔は能動装置領域に近いものより遠いものの
方を大きくしている。この論文に述べられているように
、この可変間隔は単一の構造についてパンチスルー電圧
の変化を研究するために選択しているにすぎないｏし・
かじ、その後、このように間隔を変えると均等間隔の同
心環状構造の場合より高い降服電圧を達成することがで
きることが確かめられた。しかし、各々の装”ｔ’Ｂ、
　ｉｌ＋’）　’ｆＪ状領域は全て同一の幅にされてお
り、ＫａＯ及びＷｏｌｌｅｙは関連する米国特許１１３
８２３７Ａ号明細酪において、環状領域の幅は重要でな
く、できるだけ幅狭にして主ｐｎ接合のためにできるだ
け大きな半導体本体部分を与えるようにするが良い旨述
べている。この米国特許明細書に開示されている各装置
の環状領域も全て同一の幅である。
本発明はこれら環状領域の幅はそれらの間隔とともに電
圧特性を最適にするのに重要であるという驚くべき事実
を発見し、斯る認識に基づいて為したものである。
本発明は、本体主表面に隣接する一導体型の本体部分を
有する半導体本体と、同様に前記主表面に隣接する反対
導電型の領域であって前記−導電型本体部分と相まって
前記主表面で終端すると共（こ装置蹴の少くとも一動作
モードにおいて逆バイア・スで動作される主ｐｎ接合を
形成する能動装置領域と、該能動装置領域の周囲にあっ
て同様に前記主表面Ｇこ隣接し、前記−導電型本体部分
と相まって前記逆バイアスされた主ｐｎ接合からの空乏
層の拡がり内に位置する補助ｐｎ接合を形成して前記主
ｐｎ接合の降服電圧を増大する少くとも３個の環状領域
とを具え、これら環状領域は前記能動装置領域から離れ
ている２個の外側環状領域間の間隔が前記能動装置領域
とこれに近接する内側環状領域との間の間隔より大きく
なるよう配置し、前記能動装置領域及び前記環状領域は
前記本体部分より遥かに高い不純物濃度にして成る半導
体装置において、前記能動装置領域に近接する内側環状
領域を前記能動装置領域から遠く離れている前記２個の
外側環状領域よりも幅広にしたことを特徴とする。
驚いたことＧこ、能動装置領域に近接して少くとも１個
の幅広の環状領域を設けることにより降服電圧の増大を
達成し得ると共に同心環状領域構造により占められる本
体の総表面積を゛能動装置領域・かう遠い環状領域の幅
を小さくすることにより低減し得るという事実が確かめ
られた０この降服電圧の増大は能動装置領域及び内側環
状領域の外側底部コーナ近くにおける空乏層内の、等電
位面の湾曲が減少し、内側環状領域の幅の増大しこより
電気力線が引き伸ばされるために静電界が減少すること
（こ関係があるものと考えられる。この効果は浅゛い領
域、例えば主及び補助接合が本体主表面から約５ミクロ
ン以下の深さの場合（こ特に重要である。所定の間隔の
環状領域に対してこれらの領域が浅いとｍＹｊ記等電位
面の湾曲が大きくなり、ためしこ電界の強さが増大し、
降服電圧が減少する。
環状領域の数、幅及び間隔は所望の降服電圧（こより決
まる。低′市圧装置に対しては３個の環状領域で充分と
することができ、その最内側環状領域を２個の外側環状
領域よりも幅広にする０特に浅い接合を有する装置に対
しては３個以上の環状領域を通常設ける０これがため、
所定の降服電圧を維持するしこは接合深さが小びくなる
につれて多数の環状領域が通常必要とされる。例えば、
主及び［Ｎｊ＃ｐｎ接合が約８ミクロンの深さで５００
ボッシト以上の降服電圧を有する装置Ｉこは少くとも４
個以上の環状領域を設ける０特に浅い接合に対しては、
等電位面の湾曲を減少させると共（こコンノくクトな構
造を得るため（こは最内側環状領域の幅をこの領域と能
動装置領域との間隔の少くとも６倍以上、深さの７倍以
上及び外側環状領域の幅の少くとも２倍以上にすること
ができる。もつと高電圧の装置に対してはもつと多数の
外側環状領域を付加し、最内側環状領域の幅を著しく大
きくすることができる。例えば少くとも１０００ボルト
の降服電圧と約３ミクロンの接合深さを有する装Ｗ（こ
は１０〜１５個の環状領域を設け、その最内側環状領域
の幅をこれと能動装置領域との間隔の１５倍以上、その
深さの１２倍以上及び最外側環状領域の幅の６倍以上に
することができる０環状領域は互しこ同一の幅を有する
少くとも２個の順次の環状領域から成る少くとも一つσ
）グル−プを具えるものとすることができる０このよう
Ｇこすると環状領域の設計回折が簡単（こなり、特しこ
能動・装置領域に近接しない環状領域を同一幅のグルー
プにするのが好適である。これがため、能動装置領域と
同一幅の環状領域グループとの間に、このグループの領
域より幅の広い少くとも１個の最内側環状領域を設ける
ことができる。この１個以上の幅広最内側環状領域の幅
は電気力線の伸長が最適となるよう個々に選択すること
ができる。しかし、ある種の装置に対しては１個以上の
幅広最内側環状領域を他のグループの環状領域の幅より
大きい同一の幅を有するグループに構成すれば十分であ
る。
降服電圧を最適にするためには、環状領域の間隔をその
間隔が能動装置領域から離れるにつれて大きくなるよう
Ｇこ変えるのが一般に好適である。
これがため、能動装置領域から遠い２個の外側環状領域
間の間隔を能動装置領域と最内側環状領域との間の間隔
より大きくする。しかし、最内側環状領域は幅広にして
前記２個の外側環状領域間の間隔がこの最内側環状領域
の幅より小さく（例えば半分以下）なるようにするのが
好適である０能・動装置領域から遠く離れている外側環
状領域間の間隔は能動装置領域から離れるに従って順次
大きくして空乏層のこれらの幅狭遠隔（外側）環状領域
への拡がりが最適になるようにするのが好適である。本
発明者は、純理論（こ反し、これらの遠隔環状領域の間
隔の比較的小さな変化が能動装置領域及び内側環状領域
のｐｎ接合部における静電界及び降服にかなりの影響を
及はすことかできるという事実を確かめた。このことは
、内側環状領域の小間隔が再現可能な最小離間隔に対す
る技術的制約、例えば斯る装置の製造に一般に使用され
る製造処理における例えばマスク窓形成時の横方向エツ
チング及び領域形成時の横方向拡散により制限を受ける
場合に特に有用である。これがため、能動装置領域に近
接する少くとも２個の環状領域間並びに能動装置領域と
最内側環状領域との間は同一の小間隔を用いることがで
きる０ 以下、図面を参照して本発明の実施例につき説明する。
第１図の半導体装置は半導体本体１０を具え、・該本体
は上側主表面に隣接する一導電型（図示の例ではｎ型）
の本体部分１２を有する。反対導電型（図示の例ではｐ
型）の能動装置領域１１も前記上側主表面に隣接し、前
記本体部分１２と上側主表面で終端する主ｐｎ接合２０
を形成する０こ０）ｐｎ接合２０は、第１図の電極Ａ及
び３間にバイアス電圧が供給され、装置の少くとも一動
作モードにおいて逆バイアスで動作される０能動装置領
域１１の周囲に反対導電型（本例ではｐ型）の同心環状
領域１〜６を具える。これら環状領域１〜６も上側主表
面と隣接し、本体部分１２と相まって逆バイアスされた
主ｐｎ接合２０からの空乏層３０の拡がり内に位置する
補助ｐｎ接合２１〜２６を形して主ｐｎ接合２０の降服
電圧を増大する０第１図においては空乏層８０を本体部
分２０の厚さ全体を横切って延在するよう例示しである
が、この空乏層は場合によっては接合２０からそんなＧ
こ深く延在しないこともあるＱ能動装置領域１１及び環
状領域１〜６は本体部分１昼より遥かに高い不純物濃度
とし、反対導電・型（ｐ型）の不純物を本体部分１２に
局部的に注入又は／及び拡散によりオーバドープするこ
とにより形成することができる０第１図には本体１０の
上側主表面上にあってマスク窓として作用する開口を有
する絶縁不活性層１８を示してあり、これらの開口を経
てこの局部的不純物添加を行なって領域１〜６及び１１
を形成することができる０装置のタイプに応じて他の絶
縁不活性層をこれらの開口内に設けて本体１０の上側主
表面の電極接点部を除く全ての露出部分を不活性化する
ことができる。本体部分１２と同一の導電型の高濃度チ
ャンネルストッパ領域１４を領域１〜６の周囲ニ同心状
に延在させ、この領域は領域１１及び１〜６とは別の工
程において局部的不純物添加（こより形成する。
環状領域１〜６及び１４は本体１０の上側主表面におい
て能動装置領域１１を中心に対称な円形リングとするこ
とができる０しかし、能動装置領域１１の形状及び装置
のタイプに応じて他の形状にすることもできる。例えば
領域１１を直線の辺と丸いコーナ部を有する矩形とする
ことができる場合には、同心リング１〜６及び１４も同
様に直線の辺と丸いコーナ部を有する矩形とすることが
できる。このような棟々の幾何学形状及び配置はパワー
半導体装置の分野において既知であるのでここではこれ
以上説明しない。図面を簡単明瞭とするために、第１図
には能動装置領域１１の右側にある環状領駿構造部１１
　、１　、２　、３　、４　、５’。
６及び１４の断面のみを示しである。
第１図の基本的な装置構造は本発明に従った種々のタイ
プの半導体装置、例えばパワー盤流ダイオード、高電圧
バイポーラトランジスタ、サイリスク、又は高電圧絶縁
ゲ、−ト電界効果トランジスタに用いることができる。
パワー整流ダイオードの場合にはｐｎｉ合２０をもって
整流接合を構成し、電極Ａ及びＢを形成する金属層をも
ってダイオード端子を構成することができる。本体部分
１２は高固有抵抗のｎ型基板とし、その下側主表面側に
高濃度のｎ型Ｎ１８を拡散し、その上側主表面側にｐ副
領域１１，１〜６を拡散することが・できる。絶縁ゲー
ト電界効果トランジスタの場合には、ｐｎ接合２ｏをも
って中心ｐ型ソース領域と中間チャンネル領域を取り囲
む環状ｐ型ドレイン領域１１から成るドレイン接合を構
成することができる。本体部分１２は高濃度ｎ型基板１
３上の高固有抵抗のｎ型エピタキシャル層とし、ｐ型ソ
ース領域を高濃度基板１３に既知の方法で短絡すること
ができる。
バイポーラトランジスタの場合には、ｐｎ接合２０をも
ってトランジスタのベース−コレクタ接合を構成し、領
域１１を高濃度ｎ型基板１３上の高固有抵抗のｎ型エピ
タキシャルＮ１２内に設けられたｐ型ベース領域とする
。電極Ａ及びＢはトランジスタのベース及びコレクタ端
子とし、ベース領域１１内に少くとも１個の高濃度ｎｍ
エミッタ領域を設ける。しかし、主ｐｎ接合２ｏはサイ
リスタ構造の１つの阻止接合とすることもできる。
この場合には第１図の構造を、高い固有抵抗のｎ型基板
１２を有し、この基板内にｐ副領域１１及び１８を拡散
して２個の対向する阻止ｐｎ接合を・形成し、ｐ型頭域
１３をもってサイリスクのアノードを構成すると共にｎ
型カソード（エミッタ）をｐ型ベース領域１１内に設け
た構造Ｇこ変更にすれば良い。
一連の同心環状リング１〜６は空乏層３０の拡がりを本
体表面８０に沿って拡大してその表面に隣接する静電界
をアバランシェ降服により電子−正孔ヌ」が発生する臨
界電界より低い値に低減してｐｎ接合２０の降服電圧を
増大するよう作用する。
本発明者は、ピーク静電界は空乏層３０内において能動
装置領域１１の外側下部コーナ２０’の近く及び／又は
内側環状領域の外側下部コーナｓ２１′の近くにおいて
発生することを確かめた。このピーク静電界はこれらコ
ーナ部２０’　、　２１’近くの等電位面の湾曲の結果
として生じ、特に領域１１゜１等及び接合２０．２１等
が浅い（例えば１０ミクロン以下）のときに生ずる。環
状領域１〜６が既知の構成の場合には主接合２０の降服
電圧はこれらピーク静電界の１つによるアバランシェ降
服により制限される。
本発明においては、能動装置領域１１に隣接する１個以
上の環状領域（例えば第１図の１，２及び３）の幅を大
きくしてこのピーク静電界を減少させて降服電圧を増大
させる０このコーナ部２０′。
２１′近くのピーク電界の低減は内側環状領域（例えば
第１図の領域ｌ、２及び３）の幅の増大により電気力線
が引き伸ばされる結果と考えられる０能動装置領域１１
から遠く離れている環状領域（例えば領域４，５及び６
）は第１図に示すように幅狭にする。これは全環状領域
部を収納するのに必要な表面積を減少するのに有益であ
り、特に環状領域の間隔を能動装置領域１１から離れる
に従って大きくする場合に有益である０本発明者はこれ
らの幅狭外側環状領域（例えば第１図の領域４．５及び
６）の間隔の比較的小さな変化が能動装置領域１１及び
幅広内側環状領域（例えば領域１．２及び８）の接合２
０．２１．２２等における＃電界の低減にかなりの効果
を有し得ることを確かめた。
第１図は正しい寸法比で゛描かれておらず、特に・神々
の部分の厚さと深さの比は図を明瞭とするために大きく
したり小さくしである点に注意されたい。環状領域の正
確な数、幅及び間隔は所望の降服電圧及びこれら領域の
深さ番こ依存し、これらの値は装置のタイプに適するよ
う選択する。−例として、領域１１及び１〜６を８．２
５ミクロンの深ざに拡散し、それらの表面不純物濃度は
７Ｘ１０１８（：ｎＬ−８トシ、本体Ｎ５分１２　ハ２
．５　Ｘ　１０”　Ｃａｎ−８４７）不純物濃度で４４
ミクロンの厚さを有するものとし、約５００ボルトの動
作電圧（主ｐｎ接合２０間）を有するようにした第１図
の装置に対し、その同心配置の６個のｐ型環状領域１〜
６の好適な幅（Ｗ）と間隔（ｄ）の−例を表■に示す。
表　　Ｉ ・　表■の第２欄において、第１の値は本体部分１２内
の領域１〜６，１１及び１４に対し約２．５ミクロンの
横方向拡散があるものとした最終装置の各領域の実際の
間隔又は幅であり、第２の値はマスク部分１８及び領域
１〜６，１１及び１４を拡散するマスク窓の寸法である
。
表■の例では、最内側環状領域１の幅ｗ（１）はその深
さの７倍より大きく、能動装置領域１１と領域１との間
隔ｄ（１）の１２倍より大きく、最外側環状領域６の幅
ｗ（６）の２倍より大きい。領域４．５及び６は互に同
一の幅を有する外側環状領域のグループを構成し、領域
２及び８は互に同一の幅を有する内側環状領域のグルー
プを構成する。
最内側領域１の幅は領域２及び８よりも大きい。
能動装置領域゛１１がら遠く離れＣいる環状領域４゜５
及び６間の間隔ｄ　（４）　、　ｄ　（５）及びｄ（６
）は能動装置領域１１と最内ＯＩｌ環状領域１との聞＠
ａ　（１）より大きいが、最内側幅広環状領域１の幅ｗ
（１）の８分の１より小さい。能動装置領域１１がら遠
い環状領域３，４．５及び６間の間＠ｄ（４）。
・ａ　（５）　、　ｄ　（６）は能動装置領域１１から
離れるに従って順に増大する。領域ｌ及び２は能動装置
領域１１と最内側環状領域ｌとの間の間隔ａ　（１）と
同一の間隔ｄ（２）を有し、この間隔ａ　（１）　、　
ｄ　（２）は確実に再現可能に得ることができる拡散領
域１１．１及び２間の最小間隔に相当する。
第２図は表１の例について主接合２０の逆バイアス電位
の関数である各環状領域１〜６と関連する静電界及び浮
動電位の数値解析を行なって得られたアバランシェ降服
特性を説明するものである。
この数値解析は［Ｔｈｅ　Ｊｏｕｒｎａｌ　ｏｆ　ｔｈ
ｅ　５ｏｃｉｅｔｙｆｏｒ　　工ｎｄｕｓｔｒｉａｌ　
ａｎｄ　Ａｐｐｌｉｅｄ　Ｍａｔｈｅｍａｔｉｃｓ（Ｓ
ＩＡＭ）　Ｏｎ　Ｎｕｍｅｒｉｃａｌ　Ａｎａｌｙｓｉ
ｓ　ｊ　Ｖｏｌ、　５゜（１９６８）、　Ｐ、　５８０
〜５５２にＨ，Ｌ、　５ｔｏｎｅが開示しているような
ルーチンを用いる差分アルゴリズムを使ってコンピュー
タで実行した。「ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓ　
ｏｎ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ　Ｊ　Ｖｏｌ
。
ＥＤ−２２，ＮＯ，１，（１９７５）、　　Ｐ、９１０
　〜９１６　（こＵ、Ａ、に、Ｔｅｍｐｌｅ及びＭ、Ｓ
、　Ａｄｌｅｒが開示しているような空乏領域理論を用
いて、オフ状態の解析に・一般に重要でないキャリア濃
度を得るための指数関数を評価する時間のが−る複雑な
計算を避けた。
浮動電位領域は［ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ
　ｏｎＥｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ　Ｊ　Ｖｏｌ
、　ＦＤ−２４，Ｎｏ、　２゜（１９７７）、　Ｐ、　
１０’７〜ＬＬ３　ニＭ、Ｓ、　Ａｄｌｅｒ、　Ｕ、Ａ
、Ｋ。
Ｔｅｍｐｌｅ、　Ａ、Ｐ、Ｆｅｒｒｏ及びＲ，ｃ、　Ｒ
ｕ５ｔａｙが開示しているのと同様の方法で処理した。
即ち、各領域の接合境界全体を個々にサーチして当該領
域の最小逆バイアス点又は最大順方向バイアス点を決定
し、次いで当該領域の電位を最小逆バイアス点又は最大
禎方向バイアス点を通るキャリア注入が丁度阻止される
ように調整した。同心環状領域部の電位分布のコンビュ
ータモデタルを主接合２゜の所定の逆バイアス状態に対
してこのように設定して各領域の電界ピークを通る電気
力線を決定し、（「５ｏｌｉｄ　５ｔａｔｅ　Ｅｌｅｃ
ｔｒｏｎｉｃｓ　Ｊ　Ｖｏｌ、　１８゜（１９７０）、
　Ｐ、　５８３〜６０８にＲ，Ｖａｎ　０ｖｅｒｓｔｒ
ａｅｔｅｎ及びＨｏｄｅ　Ｍａｎが記載しているような
）アバランシェインテグラルをこれら電気力線に沿って
評価した。使用した実際のアルゴリズムは本発明の理・
解にとって重要なことではないので、本明細書ではこれ
以上の詳細な説明はしない。
最大逆バイアス電圧におけるアバランシェ降服を避ける
安全設計のためには１以下或は最大で１に等しいアバラ
ンシェインテグラルが必要とされる。環状領域部の降服
特性を解析するときは各環状領域内の電界ピークから計
算される正孔アバランシェインテグラルＩｐを考慮する
だけで良く、これはこの正孔アバランシェインテグラル
■　の方が電子アバランシエイ・ンテグラルエＮよりも
静電界の強い関数であるためである。更に、Ｉｎが１．
０に等しい場合にはＩｐも１．０に等しく、稲が１．０
以下の場合には工、も１．０以下であり、また工□が１
．０以上の場合には工ｐも１．０以上である。
第２図は（上述の実施例に対しこのように計算した）ア
バランシェインテグラルエｐを第１図及び第２図に１１
．１，２，８，４．５及び６で示す種々のｐ型頭域の関
数としてプロットしたグラフを示すものである。これら
種々の領域（３，２５ミクロンの厚さを有する）の幅（
Ｗ）及び間隔・（（１）は表ＩＧこ示しである。ｐｎ接
合２０間の逆バイアス電圧は５５０ボルトとした。第２
図から、この環状領域部における最高圧孔アバランシェ
インテグラルは能動装置領域１１及び主接合２０と関連
するが、この最高圧孔アバランシェインテグラル（約０
．９）はアバランシェ降服の臨界値１．０より低いこと
が解る。
第３図は５５０ボルトの逆バイアスにおける第１図の変
形例に対する同様のグラフを示す。この変形例は上記の
例と領域の深さが同一であると共にｄ（１）〜ｄ　（６
）　、　ｄ（ｘ）　、　Ｗ　（２）〜Ｗ（６）及びｗ　
（ｘ）が表■と同一の値であるが、最内側環状領域１の
ＩＩＩＭＷ（１）が２５ミクロンから１５ミクロンに減
少されている（マスク窓の幅は１０ミクロン）。
これがため、この変形例では内側環状領域１．２及び３
は互に同一の幅を有する幅広環状領域のグループを構成
する。第２図と第８図を比較すると、幅広最内側環状領
域１の幅の減少は能動装置領域１１及び主接合２０に対
する正孔アバランシェインテグラルエｐを増大し、この
場合にはアバラン・シエインテグラルは臨界値１．０よ
り僅かに大きくなる。コンピュータモデルの解析による
と、このアバランシェインテグラルの増大は接合２０の
外側下部コーナ２０′に近接する等電位線の湾曲の僅か
な増大と関係のあることが示された。第３図の装置は５
５０ボルト以下の降服電圧を有するが、領域１，２及び
３が領域４，５及び６より大きい幅を有することをこよ
りアバランシェインテグラルの僅かな増大は維持される
ので、この装置は約５００ボルトまでの電圧で動作する
ことができる。しかし、第３図の構造は、アバランシェ
インテグラルの僅かな増大のために、絶縁層１８の電荷
状態がその下側の空乏層内の静電界に及ぼす影響或は種
々の領域の製造公差の影響による早期降服を受は易いた
め、第２図のもの（表■）より不利である０これがため
、第３図の環状領域部を有する装置は第２図のものより
僅かに低い電圧で動作させるのが好適である。
本発明に従わないで全ての領域が互に同一の幅（１０ミ
クロン）を有すると共Ｇこ同一の深さ（３，２５ミクロ
ン）を有する環状領域部では、主接合２０近くの正孔ア
バランシェインテグラルはかなり低い逆バイアス電圧で
もｌより大きく増大する。これがため、この場合（こは
環状領域間の間隔を能動装置領域からの距離に従って大
きくするにもか＼わらず、かなり低い電圧でアバランシ
ェ降服が発生する。数値解析の結果、この場合のアバラ
ンシェインテグラルＩｐの増大は内側領域の接合２０．
２１等の外側下部コーナ２０’、２１”に近接する等電
位線の湾曲と関連するピーク電界に起因することが示さ
れた。
本発明においては多くの変形や変更が可能であること明
らかである。例えば、パワー整流ダイオードの場合には
、ダイオードの整流接合を本体部分１２に対する金属−
半導体ショットキー接点で形成することができ、この接
合を上述の反対導電型の能動装置領域を構成する環状の
ガード領域１１で限界することができる。また、一層高
い固有抵抗の本体部分１２を用い、一層幅の広い内側環
状領域を能動装置領域に近接して付加すること・により
一層高電圧の装置を製造することができる。
これがため、少くとも１０００ボルトの降服電圧を有す
る装置に対しては１０　　ｃＴＬ　　のドーピング濃度
及び９０ミクロンの厚さを有する本体部分を用いること
ができると共に本発明に従った間隔及び幅を有する１０
〜１５個の環状領域１，２等を設けることができ、その
少くとも１個の最内側環状領域をこれと能動装置領域１
１との間隔ｄ（１）の１５倍以上、最外側環状領域の幅
の６倍以上にすることができる。本発明によるこれら環
状領域１．２等の正確な数、幅及び間隔は能動装置領域
１１及び環状領域１，２等の深さが３〜５ミクロンのよ
うに浅い場合でも１０００ボルト動作に対して最適に定
めることができる。ある種の装置においては、能動装置
領域と幅狭外側環状領域との間に幅広内側環状領域を付
加するのに加えて、これら幅狭外側環状領域の２個の間
（こ幅広環状領域を設けてその位置の電界を減少させる
のが好適である〇 更に、装置の全ての領域の導電型を逆にして反・対導電
型の装置を形成することができること明らかである。更
にシリコン以外にも他の半導体材料を用いることができ
るが、この場合には他の半導体材料におけるアバラン・
・シェ降服の臨界電界強度が異なる点を考慮する必要が
ある。更に、本体表面上の絶縁層の代りに領域１１，１
〜６及び１４を半絶縁層又は絶縁層と半絶縁層の複合層
で不活性比することができる。
【図面の簡単な説明】
第１図は本発明による半導体装置の一部の断面図、 第２図は第１図の装置の特定の例の環状領域（１〜６）
の各々の番号Ｎに対する正孔アバランシェインテグラル
エｐを示すグラフ、 第３図は第１図の装置の変形例に関する第２図と同様の
グラフである。 １０　　半導体本体 １１　・能動装置領域 １２　−導電型本体部分 ’１，２，３，４，５．６・・同心環状領域・２０・・
・主ｐｎ接合 ２１　、２２　、２３　、２４　、２５　、２６・・補
助ｐｎ接合３０・・・空乏層 １４・・チャンネルストッパ領域 １８・・・絶縁層 ｗ　（１）　、　Ｗ　（２）・・・Ｗ（６）・・環状領
域の幅ｄ　（１）　、　ｄ　（２）・・・ｄ（６）・・
環状領域の間隔特許出願人　　エヌ・ベー・フィリップ
ス・フルーイランペンファブリケン 代理人弁理士　　杉　　村　　暁　　秀同　弁理士　　
杉　　村　　興・　作

Claims (1)

  1. 【特許請求の範囲】 Ｌ　本体主表面に隣接する一導体型の本体部分を有する
    半導体本体と、同様に前記主表面に隣接する反対導電型
    の領域であって前記−導電型本体部分と相まって前記主
    表面で終端すると共に装置の少くとも一動作モードにお
    いて逆バイアスで動作される主ｐｎ接合を形成する能動
    装置領域と、該能動装置領域の周囲にあって同様に前記
    主表面に隣接し、前記−導電型本体部分と相まって前記
    逆バイアスされた主ｐｎ接合からの空乏層の拡がり内に
    位置する補助ｐｎ接合を形成して前記主ｐｎ接合の降服
    電圧を増大゛する少くとも３個の環状領域とを具え、こ
    れら環状領域は前記能動装置領域から離れている２個の
    外側環状領域間の間隔が前記能動装置領域とこれに近接
    する内側環状領域との間の間隔より大きくなるよう配置
    し、前記能動装置領域及び前記環状領域は前記本体部分
    より遥かに高い不純物濃度にして成る半導体装置におい
    て、前記能動装置領域に近接する内側環状領域は前記能
    動装置領域から離れている外側環状領域より幅広である
    ことを特徴とする半導体装置０ ２、特許請求の範囲第１項記載の半導体装置において、
    前記内側環状領域の幅は前記外側環状領域の少くとも１
    個の領域の幅より少くとも２倍であることを特徴とする
    半導体装置０８　特許請求の範囲第１又は２項記載の半
    導体装置において、前記内側環状領域の幅は該内側環状
    領域と能動装置領域との間の間隔の少くとも６倍である
    ことを特徴とする半導体装置０ 毛　特許請求の範囲第１，２又は３項記載の半導体装置
    において、前記内側環状領域の幅は該内側環状領域の深
    さの７倍以上であることを特徴とする半導体装置０ ５、　特許請求の範囲第１．２．３又は４項記載の半導
    体装置において、前記環状領域は互Ｏこ同−の幅を有す
    る少くとも２個の順次の環状領域から成る少くとも一つ
    のグループを具えることを特徴とする半導体装置０ ６、　特許請求の範囲第５項記載の半導体装置において
    、前記能動装置領域と前記同一幅の環状領域のグループ
    との間に、該グループの環状領域より幅の広い少くとも
    １個の最内側環状領域を具えることを特徴とする半導体
    装置０７　特許請求の範囲第１〜６項の何れかに記載の
    半導体装置において、前記内側環状領域の幅は前記能動
    装置領域から離れている２個の外側環状領域間の間隔よ
    り大きいことを特徴とする半導体装置。 ＆　特許請求の範囲第７項記載の半導体装置において、
    前記能動装置領域に近接して、前記能動装置領域と最内
    側環状領域との間の間隔と同一の間隔を有する少くとも
    ２個の環状領域を具えることを特徴とする半導体装＠０
    ９、　特許請求の範囲第１〜８項の何れかに記載の半導
    体装置において、前記能動装置領域から離れている外側
    環状領域間の間隔は能動装置領域から離れるに従って順
    次大きくしであることを特徴とする半導体装置。
JP58227791A 1982-12-03 1983-12-01 半導体装置 Granted JPS59110164A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8234609 1982-12-03
GB08234609A GB2131603B (en) 1982-12-03 1982-12-03 Semiconductor devices

Publications (2)

Publication Number Publication Date
JPS59110164A true JPS59110164A (ja) 1984-06-26
JPH0241911B2 JPH0241911B2 (ja) 1990-09-19

Family

ID=10534736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58227791A Granted JPS59110164A (ja) 1982-12-03 1983-12-01 半導体装置

Country Status (5)

Country Link
US (1) US4573066A (ja)
EP (1) EP0115093B1 (ja)
JP (1) JPS59110164A (ja)
DE (1) DE3375680D1 (ja)
GB (1) GB2131603B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000516767A (ja) * 1996-07-16 2000-12-12 エービービー リサーチ リミテッド 電圧吸収エッジを有するｐｎ接合を含むＳｉＣ半導体装置
JP2008149376A (ja) * 2006-12-13 2008-07-03 Kiswel Ltd 溶接ワイヤ用のペールパック
JP2008251922A (ja) * 2007-03-30 2008-10-16 Sanyo Electric Co Ltd ダイオード
JP2012195519A (ja) * 2011-03-18 2012-10-11 Kyoto Univ 半導体素子及び半導体素子の製造方法
WO2014087522A1 (ja) * 2012-12-06 2014-06-12 三菱電機株式会社 半導体装置
JP2015015468A (ja) * 2013-07-02 2015-01-22 ゼネラル・エレクトリック・カンパニイ 半導体デバイスおよび製造方法
US9406666B2 (en) 2013-03-14 2016-08-02 Fuji Electric Co., Ltd. Semiconductor device
JPWO2014054319A1 (ja) * 2012-10-02 2016-08-25 三菱電機株式会社 半導体装置およびその製造方法
JPWO2014057700A1 (ja) * 2012-10-11 2016-09-05 三菱電機株式会社 半導体装置およびその製造方法
JP2016195271A (ja) * 2016-07-04 2016-11-17 三菱電機株式会社 半導体装置
CN107768427A (zh) * 2013-06-12 2018-03-06 三菱电机株式会社 半导体装置
CN112531010A (zh) * 2019-09-18 2021-03-19 株式会社东芝 半导体装置

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8401983A (nl) * 1984-06-22 1986-01-16 Philips Nv Halfgeleiderinrichting met verhoogde doorslagspanning.
DE3581348D1 (de) * 1984-09-28 1991-02-21 Siemens Ag Verfahren zum herstellen eines pn-uebergangs mit hoher durchbruchsspannung.
GB2167229B (en) * 1984-11-21 1988-07-20 Philips Electronic Associated Semiconductor devices
GB2173037A (en) * 1985-03-29 1986-10-01 Philips Electronic Associated Semiconductor devices employing conductivity modulation
FR2581252B1 (fr) * 1985-04-26 1988-06-10 Radiotechnique Compelec Composant semiconducteur du type planar a structure d'anneaux de garde, famille de tels composants et procede de realisation
GB2193596A (en) * 1986-08-08 1988-02-10 Philips Electronic Associated A semiconductor diode
EP0262356B1 (de) * 1986-09-30 1993-03-31 Siemens Aktiengesellschaft Verfahren zur Herstellung eines pn-Übergangs hoher Spannungsfestigkeit
EP0360036B1 (de) * 1988-09-20 1994-06-01 Siemens Aktiengesellschaft Planarer pn-Übergang hoher Spannungsfestigkeit
US5075739A (en) * 1990-01-02 1991-12-24 Motorola, Inc. High voltage planar edge termination using a punch-through retarding implant and floating field plates
US5032878A (en) * 1990-01-02 1991-07-16 Motorola, Inc. High voltage planar edge termination using a punch-through retarding implant
JP2708596B2 (ja) * 1990-01-31 1998-02-04 キヤノン株式会社 記録ヘッドおよびインクジェット記録装置
JP2556175B2 (ja) * 1990-06-12 1996-11-20 三菱電機株式会社 半導体装置における電界集中防止構造
GB9207860D0 (en) * 1992-04-09 1992-05-27 Philips Electronics Uk Ltd A semiconductor component
DE69314401T2 (de) * 1992-07-20 1998-04-09 Koninkl Philips Electronics Nv Halbleiteranordnung für hohe Spannungen
GB9215653D0 (en) * 1992-07-23 1992-09-09 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
GB9216599D0 (en) * 1992-08-05 1992-09-16 Philips Electronics Uk Ltd A semiconductor device comprising a vertical insulated gate field effect device and a method of manufacturing such a device
GB9216953D0 (en) * 1992-08-11 1992-09-23 Philips Electronics Uk Ltd A semiconductor component
JP2812093B2 (ja) * 1992-09-17 1998-10-15 株式会社日立製作所 プレーナ接合を有する半導体装置
US5382825A (en) * 1993-01-07 1995-01-17 Harris Corporation Spiral edge passivation structure for semiconductor devices
US5345101A (en) * 1993-06-28 1994-09-06 Motorola, Inc. High voltage semiconductor structure and method
EP0661753A1 (en) * 1994-01-04 1995-07-05 Motorola, Inc. Semiconductor structure with field limiting ring and method for making
US5629552A (en) * 1995-01-17 1997-05-13 Ixys Corporation Stable high voltage semiconductor device structure
US5677562A (en) * 1996-05-14 1997-10-14 General Instrument Corporation Of Delaware Planar P-N junction semiconductor structure with multilayer passivation
JP3632344B2 (ja) * 1997-01-06 2005-03-23 日産自動車株式会社 半導体装置
WO1999023703A1 (de) * 1997-11-03 1999-05-14 Infineon Technologies Ag Hochspannungsfeste randstruktur für halbleiterbauelemente
KR100317337B1 (ko) 2000-03-15 2001-12-22 박종섭 고전압 트랜지스터의 제조방법
US6642558B1 (en) * 2000-03-20 2003-11-04 Koninklijke Philips Electronics N.V. Method and apparatus of terminating a high voltage solid state device
GB2373634B (en) 2000-10-31 2004-12-08 Fuji Electric Co Ltd Semiconductor device
GB2403346B (en) * 2000-10-31 2005-05-11 Fuji Electric Co Ltd Semiconductor device
SE0004377D0 (sv) 2000-11-29 2000-11-29 Abb Research Ltd A semiconductor device and a method for production thereof
JP5011611B2 (ja) 2001-06-12 2012-08-29 富士電機株式会社 半導体装置
DE10250608B4 (de) * 2002-10-30 2005-09-29 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Thyristorbauelement mit verbessertem Sperrverhalten in Rückwärtsrichtung
US20050259368A1 (en) * 2003-11-12 2005-11-24 Ted Letavic Method and apparatus of terminating a high voltage solid state device
DE102005023668B3 (de) * 2005-05-23 2006-11-09 Infineon Technologies Ag Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
DE102006025135A1 (de) * 2006-05-30 2007-12-06 Infineon Technologies Ag Halbleiterbauelement mit einer mehrere Abschnitte aufweisenden Passivierungsschicht
US7728403B2 (en) * 2006-05-31 2010-06-01 Cree Sweden Ab Semiconductor device
WO2008084278A1 (en) * 2007-01-10 2008-07-17 Freescale Semiconductor, Inc. Semiconductor device and method of forming a semiconductor device
JP5477681B2 (ja) 2008-07-29 2014-04-23 三菱電機株式会社 半導体装置
US8564088B2 (en) * 2008-08-19 2013-10-22 Infineon Technologies Austria Ag Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region
US9153674B2 (en) 2009-04-09 2015-10-06 Infineon Technologies Austria Ag Insulated gate bipolar transistor
JP5558393B2 (ja) * 2011-03-10 2014-07-23 株式会社東芝 半導体装置
EP2698822B1 (en) * 2011-08-05 2019-11-27 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8785279B2 (en) 2012-07-30 2014-07-22 Alpha And Omega Semiconductor Incorporated High voltage field balance metal oxide field effect transistor (FBM)
US9224852B2 (en) 2011-08-25 2015-12-29 Alpha And Omega Semiconductor Incorporated Corner layout for high voltage semiconductor devices
US8680613B2 (en) 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
WO2013136550A1 (ja) * 2012-03-16 2013-09-19 三菱電機株式会社 半導体装置およびその製造方法
TWI743818B (zh) 2020-06-02 2021-10-21 台灣半導體股份有限公司 具有多保護環結構之蕭特基二極體

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS553826A (en) * 1978-06-26 1980-01-11 Asahi Chem Ind Co Ltd Filter element
JPS56103463A (en) * 1980-01-21 1981-08-18 Nippon Denso Co Ltd Semiconductor device of high withstand voltage planar type

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3391287A (en) * 1965-07-30 1968-07-02 Westinghouse Electric Corp Guard junctions for p-nu junction semiconductor devices
DE1589529C3 (de) * 1967-06-19 1982-10-14 Robert Bosch Gmbh, 7000 Stuttgart Planartransistor
US4003072A (en) * 1972-04-20 1977-01-11 Sony Corporation Semiconductor device with high voltage breakdown resistance
JPS523277B2 (ja) * 1973-05-19 1977-01-27

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS553826A (en) * 1978-06-26 1980-01-11 Asahi Chem Ind Co Ltd Filter element
JPS56103463A (en) * 1980-01-21 1981-08-18 Nippon Denso Co Ltd Semiconductor device of high withstand voltage planar type

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062545A (ja) * 1996-07-16 2013-04-04 Cree Inc 電圧吸収エッジを有するｐｎ接合を含むＳｉＣ半導体コンポーネント
JP2000516767A (ja) * 1996-07-16 2000-12-12 エービービー リサーチ リミテッド 電圧吸収エッジを有するｐｎ接合を含むＳｉＣ半導体装置
JP2008149376A (ja) * 2006-12-13 2008-07-03 Kiswel Ltd 溶接ワイヤ用のペールパック
JP2008251922A (ja) * 2007-03-30 2008-10-16 Sanyo Electric Co Ltd ダイオード
JP2012195519A (ja) * 2011-03-18 2012-10-11 Kyoto Univ 半導体素子及び半導体素子の製造方法
JPWO2014054319A1 (ja) * 2012-10-02 2016-08-25 三菱電機株式会社 半導体装置およびその製造方法
US9508792B2 (en) 2012-10-11 2016-11-29 Mitsubishi Electric Corporation Semiconductor device including an electric field buffer layer and method for manufacturing same
JPWO2014057700A1 (ja) * 2012-10-11 2016-09-05 三菱電機株式会社 半導体装置およびその製造方法
WO2014087522A1 (ja) * 2012-12-06 2014-06-12 三菱電機株式会社 半導体装置
US9385183B2 (en) 2012-12-06 2016-07-05 Mitsubishi Electric Corporation Semiconductor device
JP5991383B2 (ja) * 2012-12-06 2016-09-14 三菱電機株式会社 半導体装置の製造方法
JPWO2014087522A1 (ja) * 2012-12-06 2017-01-05 三菱電機株式会社 半導体装置の製造方法
US9406666B2 (en) 2013-03-14 2016-08-02 Fuji Electric Co., Ltd. Semiconductor device
JPWO2014142331A1 (ja) * 2013-03-14 2017-02-16 富士電機株式会社 半導体装置
CN107768427A (zh) * 2013-06-12 2018-03-06 三菱电机株式会社 半导体装置
JP2015015468A (ja) * 2013-07-02 2015-01-22 ゼネラル・エレクトリック・カンパニイ 半導体デバイスおよび製造方法
US10347489B2 (en) 2013-07-02 2019-07-09 General Electric Company Semiconductor devices and methods of manufacture
JP2016195271A (ja) * 2016-07-04 2016-11-17 三菱電機株式会社 半導体装置
CN112531010A (zh) * 2019-09-18 2021-03-19 株式会社东芝 半导体装置
JP2021048232A (ja) * 2019-09-18 2021-03-25 株式会社東芝 半導体装置
CN112531010B (zh) * 2019-09-18 2024-04-26 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
EP0115093A2 (en) 1984-08-08
JPH0241911B2 (ja) 1990-09-19
GB2131603A (en) 1984-06-20
US4573066A (en) 1986-02-25
GB2131603B (en) 1985-12-18
DE3375680D1 (en) 1988-03-17
EP0115093B1 (en) 1988-02-10
EP0115093A3 (en) 1985-05-15

Similar Documents

Publication Publication Date Title
JPS59110164A (ja) 半導体装置
US4774560A (en) High voltage guard ring with variable width shallow portion
JP2988871B2 (ja) トレンチゲートパワーｍｏｓｆｅｔ
US4821095A (en) Insulated gate semiconductor device with extra short grid and method of fabrication
US6015999A (en) Low-voltage punch-through transient suppressor employing a dual-base structure
JP2585331B2 (ja) 高耐圧プレーナ素子
US10923603B2 (en) Semiconductor device comprising Schottky barrier diodes
US20030040144A1 (en) Trench DMOS transistor with embedded trench schottky rectifier
EP1394860B1 (en) Power devices with improved breakdown voltages
US10692999B2 (en) High voltage MOSFET devices and methods of making the devices
US4975751A (en) High breakdown active device structure with low series resistance
US7049644B2 (en) Lateral junction field effect transistor and method of manufacturing the same
US5705830A (en) Static induction transistors
US5091336A (en) Method of making a high breakdown active device structure with low series resistance
KR20180005005A (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
US20220328618A1 (en) Semiconductor power device
US6724039B1 (en) Semiconductor device having a Schottky diode
USRE38608E1 (en) Low-voltage punch-through transient suppressor employing a dual-base structure
JPH05226638A (ja) 半導体装置
US7332771B2 (en) Trench-gate semiconductor devices
KR102406116B1 (ko) 반도체 소자 및 그 제조 방법
JPH06283727A (ja) 電力用半導体素子
US6559515B1 (en) Insulating wall between power components
CN220543921U (zh) 一种晶闸管
CN212967714U (zh) 具有沟槽自对准P Plus掩蔽埋层的碳化硅SBD器件元胞结构

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees