JPS589376A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS589376A
JPS589376A JP10651081A JP10651081A JPS589376A JP S589376 A JPS589376 A JP S589376A JP 10651081 A JP10651081 A JP 10651081A JP 10651081 A JP10651081 A JP 10651081A JP S589376 A JPS589376 A JP S589376A
Authority
JP
Japan
Prior art keywords
film
layer
polycrystalline silicon
metal
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10651081A
Other languages
English (en)
Inventor
Shigeru Komatsu
茂 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP10651081A priority Critical patent/JPS589376A/ja
Priority to DE8282104721T priority patent/DE3279117D1/de
Priority to EP82104721A priority patent/EP0066810B1/en
Publication of JPS589376A publication Critical patent/JPS589376A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/7317Bipolar thin film transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置に係シ、41多結晶シリコンと金属
によプ形成されるショットキ・バリア・ダイオードに関
する。
絶縁層上に形成された多結晶シリコン中に素子を形成す
ることは、三次元構造の半導体装置を提供することにな
9、高密度化を促進する有効な手段である。
しかしながら、多結晶シリコン中に形成された素子、例
えばバイポーラトランジスタ、ダイオード、M OS 
(%etal 0xide Sem1conducto
r) )ランジスタの性能社、単結晶シリコン中に形成
された素子と比較して一桁程悪い。この性能を悪くして
いる要因の一つとして、多結晶シリコンに不純物を添加
し丸線の活性化率が単結晶シリコンの場合のA −Ko
 h低い点が揚られる。すなわち、同一不純物を多結晶
シリコンと単結晶シリコンに添加した場合、その抵抗値
は、多結晶シリコンの方が5〜50倍穆高い値を示すこ
とになる。この問題を具体的な例について説明すれば次
の通シである。
第1図は従来の多結晶シリ″コン中に形成されたショッ
トキ拳しくリア・ダイオードの構造を示すものである。
このショットキ・バリア・ダイオードは、絶縁層1上に
CV D (Ch・m1calYapour p@po
s1tion )法にて例えば3000〜4oooiの
膜厚に不純物無添加の多結晶シリコン層2を形成し、所
望の形状にホトレジスト工程とその後のプラズマエツチ
ング工程にて成形する。そして、この多結晶シリコン層
2上に、例えば1000℃の水蒸気雰囲気中で1000
Xの膜厚の酸化膜3を形成し、その後、加速電圧100
〜120に@V、)”−ズ量10If〜1011ato
ルーの条件でN型不純物例えばリンをイオン注入により
添加し、熱処理後の不純物量が101′〜10″atO
m/11となるように多結晶シリコン層2をN型とする
。ま九、この多結晶シリコン層2に100〜120に*
V、  ドーズ量10” atom/、iの条件でNW
不純物例えばリンをイオン注入により添加し、アノード
となそ高濃度不純物領域2aを形成する。その後、酸化
膜3に開口部4゜5を形成し、この開口部4.5に電極
金属層6゜1を形成すると、多結晶シリコン層2の領域
2bと電極金属層7との間にショットキ接合8が形成さ
れる。
以上のような工程で作られた多結晶シリコン層2中の領
域2aと領域2bはそれぞれMΩ/口〜GΩ/口と数百
隻6〜数K Oloの値を示すため、第2図で示す等価
回路図中の寄生抵抗(シリーズ抵抗)9の値が大きくな
シ、第3図の実!IAで示すように、電流−電圧特性に
おいて抵抗成分が大きく効いた悪い特性を示す。また、
領域2bのシリーズ抵抗が大きいためアノード側に近い
領域に′ml!ml中流生じ、信頼性面の劣化を招くこ
とになる。なお、第2図において、10は形成されたシ
ョットキ・バリアeダイオードを示す。
この発明は上記実情に鑑みてなされたもので、その目的
は、多結晶シリコンと金属によp形成されたショットキ
・バリア・ダイオードの寄生抵抗を低減し、電流−電圧
特性に優れた半導体装筺を提供することにある。
以下、図面を参照してこの発明の一実施例を説明する。
第4図において、11はS 10,6るいは81Aから
なる絶縁層、12はスパッタリング等で形成された金属
シリサイド、例えば膜厚2000〜aoooXのモリブ
デンシリサイド膜で、このモリブデンシリサイド膜12
はホトレジスト工程とプラズマエツチング工程にょシ所
望の形状に成形された後、1000−1100℃の高温
中でアニールされ、シート抵抗が約3〜4 ”10の値
を示す。13はモリブデンシリサイドjl[12を被覆
する絶縁膜、例えばCVD法によシ形成された2000
〜3000Xの酸化II (sto、)である。この酸
化膜13のアニールとモリブデンシリサイド膜12の7
ニールとは同一工程で行ってもよい。この酸化膜13に
はアノード権出し開口部14が形成され、この開口部1
4にショットキ・バリア・ダイオード形成の丸めの膜厚
1G00〜2oooXの多結晶シリコン層15が形成さ
れ所望の形状にエツチング成形されている。この多結晶
シリコン層15にはイオン注入法にょル不純物濃度が1
014〜10” atom/ajとなるようにN型不純
物、例えばリンが添加された後、アニール処理が施され
ている。なお、この多結晶シリコン層15への不純物の
添加は多結晶シリコン層15の形成時に行ってもよい。
また、酸化膜13には7ノード電極となるモリブデンシ
リサイド812との接触を取るための、開口部16が形
成されておシ、この開口部16と上記多結晶シリコン層
15上に例えばア゛ルミニウムの電極金属層17.18
が形成されている。ここで、多結晶シリコン層15と電
極金属層17との界面にショットキ接合が形成されてい
る。
このような構造の7ヨツトキ・バリア・ダイオードにお
いては、高抵抗の多結晶シリコン層15が薄く形成でき
るため、シリーズ抵抗を小さくでき、しかもパーティカ
ル方向に均一電流を流し込むことができるため、局部的
な電流集中が生じることがなく、信頼性にも優れている
第3図の実線Bは、本発明によるショットキ・バリア・
ダイオードの電流−電圧特性を示すものであり、破線C
で示す単結晶シリコンによ多形成され九ショットキ・バ
リア・ダイオードと略同じ特性を示している。
尚、上記実施例においては、アノード側の電極としてモ
リブデンシリサイド膜12を形成するようにし九が、こ
れに限定するものではなく、他の金属シリサイド膜、あ
るいはモリブデン、タングステン、チタン、タンタル等
の高融点金属膜を用いた場合にも同様の効果を得ること
ができる。
ま九第5図に示す如く、複数のショットキーバリアOダ
イオード構成とすることも、勿論可能である。なお、第
4図との対応部分については、同一符号を付している。
以上のようにこの発明によれば、金属シリサイド膜を九
紘高融点金属膜の耐熱性金属膜を、アノード側の電極と
して多結晶シリコン層の下側に形成する構造とし九ので
、゛シリーズ抵抗を著しく低減できると共に、電流の流
れる方向をパーティカル方向として均一電流を流し込む
ことができるので、電流−電圧特性に優れた半導体装置
を提供できる。
【図面の簡単な説明】
第1図は多結晶シリコン層中に形成さnたショットキΦ
バリア・ダイオードを示す断面図、第2図は上記ダイオ
ードの等価回路、第3図はショットキ・バリア・ダイオ
ードの電流−電圧特性図、第4図はこの発明の一実施例
に係るショットキ噌′バリア・ダイオードを示す断面図
、第5図はこの発明の他の実施例を示す断面図である。 11・・・絶縁層、12・・・モリブデンシリサイド膜
、13・・・酸化膜、15・・・多結晶シリコン層、1
7.18・・・電極金属層。 出願人代理人 弁理士 鈴 江 武 彦第1図 第2図 第3図 電圧 第4図

Claims (3)

    【特許請求の範囲】
  1. (1)  絶縁層と、この絶縁層上に形成された耐熱性
    金属膜と、この耐熱性金属膜を被覆するように形成され
    た絶縁膜と、この絶縁属に設けられた開口部と、この開
    口部を介して前記耐熱性金属膜に接触し、かつ前記絶縁
    膜の一部を被覆するように形成された多結晶シリコン層
    と、この多結晶シリコ/層を被覆するように形成された
    電極金属層とを具備したことを特徴とする半導体装置。
  2. (2)前記耐熱性金属膜が金属シリサイドである特許請
    求の範囲第1項記載の半導体装置。
  3. (3)  前記耐熱性金属膜が高融点金属膜である特許
    請求の範囲第1項記載の半導体装置。
JP10651081A 1981-05-29 1981-07-08 半導体装置 Pending JPS589376A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10651081A JPS589376A (ja) 1981-07-08 1981-07-08 半導体装置
DE8282104721T DE3279117D1 (en) 1981-05-29 1982-05-28 Semiconductor device incorporated in a semiconductor layer formed on an insulating layer
EP82104721A EP0066810B1 (en) 1981-05-29 1982-05-28 Semiconductor device incorporated in a semiconductor layer formed on an insulating layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10651081A JPS589376A (ja) 1981-07-08 1981-07-08 半導体装置

Publications (1)

Publication Number Publication Date
JPS589376A true JPS589376A (ja) 1983-01-19

Family

ID=14435419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10651081A Pending JPS589376A (ja) 1981-05-29 1981-07-08 半導体装置

Country Status (1)

Country Link
JP (1) JPS589376A (ja)

Similar Documents

Publication Publication Date Title
JPH0523055B2 (ja)
JPS61166075A (ja) 半導体装置およびその製造方法
JPS589376A (ja) 半導体装置
JP3970142B2 (ja) 炭化けい素のオーミック電極構造および半導体装置
JPH0212009B2 (ja)
JPH0322694B2 (ja)
JP2838315B2 (ja) 半導体装置及びその製造方法
JPS61285763A (ja) シヨツトキ−バリヤ型半導体装置およびその製造方法
JPS5856460A (ja) 半導体装置の製造方法
JPS63202951A (ja) 化合物半導体装置
JPH0564469B2 (ja)
JPS60120549A (ja) 半導体素子用抵抗体
JPS5810816A (ja) 半導体装置
JPS5938730B2 (ja) 半導体装置の製造方法
JPS5935475A (ja) 半導体装置の製造方法
JPS62143422A (ja) 半導体装置の製造方法
JPS59108354A (ja) 半導体装置の製造方法
JPH0437163A (ja) 半導体装置
JP2001077048A (ja) 半導体ダイヤモンドへの低抵抗オーミック電極及びその形成方法
JPS6246561A (ja) シヨツトキ−バリヤ型半導体装置の製造方法
JPS5832469A (ja) 半導体装置及びその製造方法
JPH0349230A (ja) 半導体装置とその製造方法
JPH03201558A (ja) Bi―CMOS半導体装置
JPS60192363A (ja) シヨツトキ障壁接合の製造方法
JPH04350936A (ja) 半導体装置およびその製造方法