JPS5893373A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS5893373A
JPS5893373A JP19254281A JP19254281A JPS5893373A JP S5893373 A JPS5893373 A JP S5893373A JP 19254281 A JP19254281 A JP 19254281A JP 19254281 A JP19254281 A JP 19254281A JP S5893373 A JPS5893373 A JP S5893373A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor layer
single crystal
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19254281A
Other languages
English (en)
Inventor
Yasuaki Hokari
穂苅 泰明
Hisaaki Aizaki
尚昭 相崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP19254281A priority Critical patent/JPS5893373A/ja
Publication of JPS5893373A publication Critical patent/JPS5893373A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明社半導体装置とその製造方法に関し、特に^過動
作可能なバイボーラド2ンジスタと、こ孔を用い友集積
回路の製造技術に関する。
第1図れ通常用いられるバイボー2トランジスタの構造
を説明する断面図であり、図において、1は一導電渥を
有する半導体基板、21,22は基板1と逆の導電製を
有する為濃度不純物領域、31゜諺は21 、22と同
臘の不純物を有する領域、4社基板、1と同臘の不純物
領域、5#i絶縁膜、8はコンタクトホールをそれぞれ
示す。不純物領域4.31゜32がバイポーラ・トラン
ジスタOエミッタ・ペース・コレクタを構成し、嬉1図
破線で1flまれ友領域がトランジスタ動作に寄与して
いる。かかるトランジスタの高速動作を制限する要因に
はペース抵抗が4hこと、即ち第1図破線でimすれ友
ペース領域に給電する丸めの不純物領域4の抵抗が高い
ことにあ〉、−更にLベース・コレクタ間、′:ルクタ
拳基板間”′om合容量(大きいことにある。ペース抵
抗を低減する丸めに紘不純物領域4に複数個のコンタク
トホール8を介して給電することが通常行われており、
また接合容量を低減する丸めに紘不純物淡度の最適化、
素子寸法の微細化等の努力が行われている。しかし、こ
れら手段では、凧1図破線で囲まれたトランジスタ動作
に寄与する領域以外の不純物領域を無くすることは出来
ネい丸め、よシ高速で動作させるには限界がある0本発
明の目的は、かかる値米の欠点を除去した半導体装置お
よびそア襄造方法を提供することに参る。
本発明によれば、半導体基板と該半導体基板表thiK
設けられ九杷縁層と、該絶縁層上に設けられた第1の導
電製を有する単結晶もしくはこれに近い第1の半導体層
と当該譲1の半導体層上に設けられた前記第1の半導体
層と同一の導電製を有する第20単結晶半導体層と、前
記謔1の半導体層と導電1Mを異にする第2の導電製を
有する嬉3の単結晶半導体層と、前記第1の半導体層と
同一の導電製を有する縞4の単結晶半導体層とを積層し
て構成されたバイポーラ・トランジスタと、前記縞lT
o半導体層上に絶縁膜を介して設けられ、かつ1#紀バ
イポーラ・トランジスタのi@2の導電製を有する譲3
の単結晶半導体層と接するべく設けられた電極層とから
構成される構造を含むことを特徴とする半導体装置が得
られる。
さらに、本発明によれd、半導体基板上に第1の絶縁層
を設け、次に腋絶縁層を選択的に除去し次に第1の導電
性を有する多結晶もしくは非晶質の半導体層を設け、次
に咳半導体層にレーザー光もしくは電子ビームもしくは
これKliするエネルギー線を照射し、当該半導体層を
単結晶もしくは単結晶に近い層となし、次に該単結晶も
しくは単結晶に近い層の前記半導体基板と接する部分ゑ
含む領域を選択的に第2の絶縁層となし、もしくは選択
的に除去し、次に単結晶もしくは単結晶に近い層の表面
に、もしくは当該層の表面を含む前記第2の絶縁層表面
および前記半導体基板表両K1113の絶縁層を設け、
次に単結晶もしくは単結晶に近い層を一部覆う領域の、
もしくは覆わない領域の前記嬉3の絶縁層表面に菖2の
導電性を有する多結晶シリコンもしくは金属もしく紘シ
リサイドからなる電極層を選択的に投砂、次に蟲賦電砺
層表面に、もしくは当該電偽層*両を含む前記1I3O
絶縁層表1iK第40絶縁層を設け、次に前記単結晶も
しくは単結晶に近い層と前記電極層とが少なくとも東な
る慎域上のm#籐4の絶縁層の一部を選択除去し、次に
当該#g4の絶縁層をマスクとして前記11極層および
前記単結晶もしくは単結晶に近い層の一部を朧次遇択除
去し、次に皺遇択除去領域内部にコレクタ領域となる菖
lの導電性を有する単結晶半導体層と、ペース領域とな
る嬉20導電性を有する単結晶半導体層と、エミッタ領
域となる第10導電性を有する単結晶半導体層とで構成
されるパイボー2・トランジスタを形成する工揚を含む
ことを特徴とする半導体装置の製造方法が得られる。
以下l1lWAを用いて詳細に#!明する。
第2図は、本発明の一実施例を説明する概略111図を
示してお)、1IL1図と同記号は同一機能を有する物
質を示す。図に:′□&いて、51 、52 、53 
、54は絶縁層、6は多結晶も、シ<は非晶質シリ−7
層6は単結晶もしくは単結晶に近いシリコン層、シは多
結晶7937層、81社窓、棹はコンタクトホール、(
資)はエピタキシャル・シリコン層をそれぞれ示す。
単結晶基板1にシリコンを用い、11p鳳ト2ンジスタ
を形成する場合を例にとシ、本発明を順を追って説明す
る。
まず、基板lの衆曲に絶縁層51が設けられ、続いて当
該層51の一部が通常のフォトエツチング法によシ遇択
除去され、基板1表面が露出され九後多結晶もしくは非
晶質シリコン層6が形成される(第2図a)。絶縁層5
1は前記基板1と多結晶もしくは非晶質シリコン層6と
の閏の容量を低減するため厚いことが好ましく、例えば
α3ミクロン以上であることが望ましい。多結晶もしく
は非晶質シリコン層6の厚さは0.3〜1ミクロンであ
ることが好ましく、を九当皺層6は電極としても用いる
ことからall不純物を高11i&Kiiませる必要か
あ〕、かかる不純物のドーピングL層形成の際に雰囲気
中K * !ill不純物を含ませることも一法であ〕
、さもに層形成O際会ませないで後0工掘で個別Ktt
せても、その選択は自由である0次にル−ザー光もしく
は電子ビームもしくはこれK11iする点状又社線状の
熱光線を、前記多結晶もしく紘非晶質・シリコン層6表
面に照射し、かつ移動せしめ、当該層6が基板lと接す
る部分から再結晶化を生せしめることによシ、該層6が
単結晶もしくは単結晶に近いシリコン層6となる(第2
8Gb)。
次に、単結晶もしくは単結晶に近いシリコン層6の、少
なくとも基板1に接する部分を含む領域が選択的に酸化
され、絶縁層52になる(第2図C)。
当該選択的酸化は、例えば前記シリコン層6の所菫の領
域表i1に窒化シリコン等の耐酸化性膜を形成した後に
、900〜1100℃水蒸気雰囲気中で酸化すれば良い
。当該選択的酸化では、紡記単結晶もしく祉単結晶に近
いシリコン層65を島状に分離するのが目的であシ、従
って絶縁層52下部の絶縁層51表面には単結晶もしく
は単結晶に近いシリコン層ebo一部が残っていてはな
らない。また、かかる構造を形成し九時点で、all不
純物を鵠記シリコン層藝に高濃度に含ませてもかまわな
い6゛単結晶もしく紘単結晶に近いシリーン層藝を島状
に分離するために社、前記した選択的酸化を行う手Rの
他に、該シリコン層650不蚤の領域を選択的に除去す
る手段を採っても実現でき、かかる選択的除去手段を代
9に用いても本発明を損うもので杜ない。かかる手段を
採る場合には、前記した単結晶もしく紘単結晶に近いシ
リーン層師が基板1と接する部分の基板11!向が露出
するが、後の工程で絶縁層が形成される丸め不都合紘な
い。
蟲絨シリスン層田が基板1と接する部分線、シリコン層
65の単結晶化が行われ九後KU不蚤のものであるため
、かかる部分は牛導体装置のスフ2イブ・ラインに用い
れば高集積化に轟ってO支障は生じない。
次に、単結晶もしくは単結晶に近い層藝の11面が酸化
され、絶縁層郭が形成される(菖2114)。
尚鋏絶縁層8の厚さ紘亀・2〜atクレンであれば充分
である。骸絶緻層&3紘、前記単結晶もしく紘単結晶に
近いシリコン層6表面および前記絶籠層521!画に、
気相成長法等の手段によJ)81014しく #181
.N、等の物質からなる層を形成しても本発明の目的を
達する。
就いて、単結晶もしくは単結晶に近い層6の一部を覆う
領域および絶縁層52 、53表面の一部に多結晶シリ
コン層7が通常フォトエツチング技術により選択的Km
成される(篤2図・)。1咳多結晶シリコン層7は、電
極として用いることから、p瀧不純物を高濃度に含む必
要がToり、不純物のドーピング紘多結晶シリコン層形
成時の#囲気中に含ませても、またはドーピングしない
で多結晶シリコン層を形成し九後に改めてドーピングし
ても、さらKはjIK2図・の如く、多結晶シリ17層
のパターンが形成された後にドーピングしても、過択祉
自由である。また1鋏り1晶シリコン層の所属の領域の
不純物濃度を制御し、抵抗として使うことも自由である
さらKm該多結−・シリ・7層を形成する際、篇2図a
、bでsi!明した手段を再び用いて単結晶もしくはこ
れに近い層に#ることは可能で617.轟該多結晶シリ
=ty層7を単結晶化せしめてjLいこと線貰うまでも
ない。
次に、多結晶シリコン層70表面に絶縁層8が形成され
た後、多結晶シリコン層7と単結晶もしくti本結晶に
近いシリコン層6とが少なくとも重なっている領域の前
記絶縁層54および多結晶シリコン層7および絶縁層団
の一部が通常フォトエツチング技術によ)順次選択除去
され、前記シリコン層6表面が露出され、窓81が形成
される(菖2図f)。絶縁層8は、例えば多結晶シリコ
ン層70表面を酸化することによシ容易に形成できるが
気相成長法によ〉絶縁層を堆積してt本発明の目的を達
する0蟲咳杷縁層644D好ましい厚さはα3〜a5ミ
クロンである0 次に、単結晶もしくは単結晶に近いシリコン層6を種子
、結晶とし、m1ll不純物を有する単結晶シリコン層
(資)が窓81内部にエピタキシャル成長される(第2
図g)o轟該エピタキシャル成長社、例えば組HaC1
iHs 系の雰囲気中、 SSO〜1100℃の条件で
行えば、崗81内部に紘シリ−yがエピタキシャル成長
するが、絶縁層52.53および8表1iKは全く成長
が起ζらず所ll過択的エピタキシャル成長が出来る。
当鋏エピタキシャル成長した単結晶シリコン層30Fi
、少なくとも多結晶シリ:17層70衆伽に達する11
度の厚さは必要であシ、絶縁層具の表111に達する機
膨の厚さでめるのがより好ましい。次に1エピタキシヤ
ル成長した単結晶シリコン層(資)中に、npn )ラ
ンジスタを形成するべく、*lk不純物、p製不純物、
n製不純物が馳次ドーピングされ、ベースとなるpm不
純物領域4.エミッタとなるmtli不純物領域羽、コ
レクタとなるn蓋不軸物領域31が各々形成される(第
2図h)。
当腋ドーピングは、フォトマスクを新たに用いる必要は
なく、単に不純物の深さのみをOyトロールスればnp
n )ランジスタが実現できる利点を有スル。1腋コレ
クタ、ベース、エミッタ領域を形成する手段としては、
単結晶シリコン層(9)をエピタキシャル成長する際に
n型、pm、nll’の不純物な馳ス雰囲気中に含ませ
ることによっても実現で亀、いずれの手段を採る0も自
由である。
pH不純物領域4は、多結晶シリーン層7に少なくとも
接し、かつ単結晶もしくは単結晶に近いシリコン層6に
少なくとも接しないように設けられる必景がある。この
時不純物領域31およびmli不純物領域諺が多結晶シ
リコン層7Kmしてもpm!1合が生ずるのみであ〉、
トランジスタ特性を損うとと嬬ないが、エミッターペー
ス閲、コレクタ・ベース間の接合容量が増加すること、
p型不純物領域4と多結晶シリコン層7との接触抵抗が
増加することから、周波数特性を劣化させるためあまり
好ましくない。かかる不純物領域の深さのコントロール
は、熱処理の温度、時間を選択するととKよシ容易に行
える。
次に、通常のフォトエツチング技術を用いて単結晶もし
くは単結晶に近い層6表面O絶縁層詔および絶縁層−の
一部が選択的に除去され、コンタクト大圏が形成される
(Jl12111i)。
1皺構造で、この後M等Otmがエミッタとなる不純物
領域3211i面およびコンタクトホール即を覆う領域
Kjlli威され、バイポーラ・トランジスタが形成さ
れる。
カカルパイポーラ・トランジスタの平面構造線例えば1
m3図に示す如く、図に於いてX−Yを結ぶilK沿り
た部分が菖2図1に示す断面構造を有している。かかる
トランジ不りは、ベース・コレクタ関、コレクタ・基板
間の接合容量がトランジスタ動作を行う領域のみで生ず
るため本質的に小さく、またベース抵抗、コレクタ抵抗
も小さいため高速動作ができること祉明らかである。
なお、上記説明ではベースとなる不純物領域4に多結晶
シリーン層7を接触せしめ給電する手段を採ったが、轟
鋏多結晶シリコン層の代J)Kタングステン、チタン、
白金、モリブデン勢の耐、熱性金属もしく祉これらのシ
リサイド物質を用いることは自由であ〕、ベース抵抗を
さらに低減できる4d点がある。
tえ、上記説明で鉱基板1から顔にコレクタ。
ベース、エミッタを積−“し九バイポー2・トランジス
タを例にしたが、本発明は工2ツタ、ベースコレクタの
履に積層した場合に適用できることは明らかである。
なお、上記した説明では、バイポーラ・トランジスタの
構成材料としてシリコンを用いたが、蟲該エミッタ領域
をシリーンよシも広iバンド・ギャップを有し、かつa
llio導電臘を導電るGaP等の化合物半導体を用い
ても嵐い。かかる半導体層紘例えばトリメチルガリウム
e Pus * 11aB系O雰囲気中でフOO〜80
0℃の条件で形成出来る。
特pcSGaPは格子定数が&、45オングストローム
でシリラン0143オングストロームと良く合っており
、約1000ムの厚さであれと良質の層が形成できる。
かかる構造のトランジスタは、エミッタからベースに注
入される電荷の注入効率が増加する九めよ)高速動作が
実現で龜る。
【図面の簡単な説明】 第1mlは、通常用いられるバイポーラ・トランジスタ
の構造を説明する九めO両画概略図、菖2図線本発明〇
一実施例をlI!明するため0図で各工程図における半
導体装置の断面を示す。 菖3図は本発明の一笑施flKなるトランジスタ構造を
説明する平面図を示す。 −に於いて、1は館1の極性を有する半導体基板、21
.22は第2の極性を有する高澁度不純物領域、31.
32は菖2のm性を有する不純物領域、4は$10Q性
を有すル不純物領域、s、51.52を詔、柄は絶縁層
、6は多結晶シリコン層、槌は単結晶シリコン層、7は
電極層、箕は単結晶シリコン層をそれぞれ示す。 率2目 A 享Z図 手続補正書 特許庁長官 殿 1、事件の表示  昭和56年特 許 願第19254
2号2・lの名称   、P工、5□ア□=1もチェ3
、補正をする者 事件との関係       出 願 人東京都港区芝五
丁目33番1号 (423)   日本電気株式会社 代表者 関本忠弘 4、代理人 〒108  東京都港区芝五丁目37番8号 住人三田
ビル(連絡先 日本電気株式会社特許部) 願書の発明の名称の欄 明細書の発明の名称の欄 明細書の特許請求の範囲の欄 明細書の発明の詳細な説明の欄 6、補正の内容 (1)  ill書の卑明の名称の掴を次のように補正
する。 1半導体装置」 (2)明細書の発明の名称の欄を次のように補正する。 [“半導体装[J (3)  明細書の特許請求の範囲の欄を別紙のように
補正する。 (4)明細書第4頁第18行目K[本発明祉半導体装置
とその製造方法に関し1とあるのを「本発明は半導体装
置に関し」と補正するO (5)明細書第5頁第2行′::□目に「集積回路の製
造技術」とあるのYt「集積回路」と補正する。 (6)  明細書第6頁第6行目K[およびその製造方
法−1とあるのを削除する。 (7)  明細書第7頁第3行目から第8頁楊13行目
にかけて[さらに、本発明によりば、・・−・・・半導
体装置の卿遣方法が得らする。、1とあるのを削除する
。  − 1/ 特許請求の範囲 (1)半導体基板と該半導体基板表面に設けらhた絶縁
層−と、該絶縁!@上に設けられた第1の導電型を有す
る単結晶もしくはこれに近い第1の半導体層と当該第1
の半導体層上に設けられた前記第1の半導体層と同一の
導電型を有する@2の単結晶半導体層と、前記第1の半
導体層と導電型を異にする第2の導電型を有する第3の
単結晶半導体層と、前記第1の半導体層と同一の導電型
を有する第4の単結晶半導体層とを積層して構成さtた
バイば一うトランジスタと、前記第1の半導体層上K1
1lb、縁v金倉して設けられ、かつ前記パイゲーラト
ランジスタの第2の導電型を有する第3の単結晶半導体
層と接するべく設けられた電極層とから構成される構造
を含むことを特徴とする半導体装置0 (2)前記第1、第2、第3および第4の各半導体層が
シリコンである特許請求の範囲第1項記畝の半導体装置
。 (3)  前記第1、fig2および第3の半導体層が
シリコンによって構成さh1第4の半導体層が前記シリ
コンより大きいバンドギャップを有する化合物半導体で
構成された特許請求の範囲第1項記載の半導体装lli
、、。 (4)  前記第3の単結晶半導体層と接するべく設け
られた電&−が、多結晶、単結晶もしくはこれに近い半
導体、金属および金属シリtトイドのうちのいすわが1
つで構成さね71?、tl!j許請求の範囲第1項記載
の半導体装置。

Claims (1)

  1. 【特許請求の範囲】 (1)半導体基板と威半導体基板表向に設けられた絶縁
    層と、該絶縁層上に設けられた%1の4ti&を有する
    単結晶もしくはこれに近い第1の半導体層とa[jil
    の半導体層上に設けられ友前記iglの半導体層と同一
    の導電製を有する第2の単結晶半導体屑と、前記第1の
    半導体層と導電製を異にする第2の導電製を有する#I
    3の単結晶半導体層と、前記第1の半導体層と同一の4
    1に臘を有する第4の単結晶半導体層とを積層して構成
    されたバイポーラトランジスタと、前記Jiilの半導
    体層上に絶縁It介して設けられ、かつ−紀バイボーラ
    トランジスタの第2の導電製を有する第3の単結晶半導
    体層と接するべく設けられた把他層とから構成される構
    造を含むことを%做とする半導体装−〇 (2)) −1譲1.第2.第3および第4の各牛導体
    層トシリコンで弗る特If!FM求の範囲第1項記載の
    半導体M It 。 (3)−配路1.第2および第3の半導体層がシリコン
    によって構成され、−4の半導体層がM紀シリコンよシ
    大きいパ/ドギャップを有する化合物半導体で構成され
    た%許−求の範囲第1項ml教の半導体装置。 (4)  1紀M30単鮎晶半導体層と接するべく設け
    られた電極層が、多結晶、単結晶もしくれこれに近い半
    導体、金属および金属シリサイドのうちのいずれか1つ
    で構成された特許請求の範囲第1項記載の半導体Mlt
    。 (5)半導体基板上に第lの絶縁層を設け、次に該絶縁
    層を選択的に昧去し、次に第1の導電性を有する多結晶
    もしくは非晶質の半導体層を設叶次に咳半導体層にレー
    ザー光もしくは電子ビームもしくはこれに類するエネル
    ギー線を照射し当該半導体層を単結晶もしくは単結晶に
    近い層択的に第2の絶縁層となし、もしくは選択的に除
    去し、次に単結晶もしく紘J!’M晶に近い層の一山に
    、もしくは級当層の鰍向を含む前記第2の結縁層表面お
    よび1ill配牛尋体−板表四に−3の絶縁層を設け、
    次に単結晶もしくLjIILIIti晶に近い層を一部
    板う領域の、もしく嬬蝋わない領域のkN配縞3の杷縁
    層六向に第2の導電性を壱する多結晶シリコンもしくは
    金属もしくLシリサイドからなるX他層、を憩択的に設
    け、次に当該電一層餞面にもしくは当該竜他層表国を含
    む繭紀#&3の絶縁層表IJIJK總40杷縁層を毅1
    、次に前記単結晶もしく杜単結晶に近い層と前記1に他
    層とが少なくとも重なる領域上0轟該脇4の絶縁層の一
    部を遁択絃去し、次に当絨籐4の絶縁層をマスクとして
    繭記電也層およびIIIIl紀率紬晶も単結は単結晶に
    近い層の一部を朧次選択とベース領域となる−2の4電
    性を有する単結特開’U !i8−9:(373(2)
    1半導体層とエミッタ領域となる第1の導電性を有する
    単結晶半導体層とで構成されるバイボー2ト2ンジスタ
    を形成する工程を含むことを**とする半導体装置の製
    造方法。 (6)  前記バイポーラトランジスタを構成する各半
    導体層を選択エピタキシャル法によって形成する特許請
    求の範囲菖5fAl[l!賊の半導体装置の製造方法。 (?)  m記バイポーラトランジスタを構成する各半
    導体層を単一の半導体層を形成した後、不純物拡散法で
    形成する特許請求の範囲第5項記載の半導体装置の製造
    方法。 (8)  前記バイボーラド2ンジスタを構成する各半
    導体層を選択エピタキシャル法と不純物拡散法とを組み
    合せて形成する特許請求の範囲第5項記載の半導体装置
    の製造方法。
JP19254281A 1981-11-30 1981-11-30 半導体装置およびその製造方法 Pending JPS5893373A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19254281A JPS5893373A (ja) 1981-11-30 1981-11-30 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19254281A JPS5893373A (ja) 1981-11-30 1981-11-30 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP3031983A Division JPS58155765A (ja) 1983-02-25 1983-02-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5893373A true JPS5893373A (ja) 1983-06-03

Family

ID=16293004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19254281A Pending JPS5893373A (ja) 1981-11-30 1981-11-30 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS5893373A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594165A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置
JPS61212061A (ja) * 1985-03-16 1986-09-20 Agency Of Ind Science & Technol バイポーラトランジスタの製造方法
JPS63164467A (ja) * 1986-12-22 1988-07-07 モトローラ・インコーポレーテッド 半導体装置用コンタクトおよびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5533051A (en) * 1978-08-29 1980-03-08 Fujitsu Ltd Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5533051A (en) * 1978-08-29 1980-03-08 Fujitsu Ltd Manufacture of semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594165A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置
JPS61212061A (ja) * 1985-03-16 1986-09-20 Agency Of Ind Science & Technol バイポーラトランジスタの製造方法
JPH0422329B2 (ja) * 1985-03-16 1992-04-16 Kogyo Gijutsuin
JPS63164467A (ja) * 1986-12-22 1988-07-07 モトローラ・インコーポレーテッド 半導体装置用コンタクトおよびその製造方法

Similar Documents

Publication Publication Date Title
US3944447A (en) Method for fabrication of integrated circuit structure with full dielectric isolation utilizing selective oxidation
US4159915A (en) Method for fabrication vertical NPN and PNP structures utilizing ion-implantation
US3492174A (en) Method of making a semiconductor device
US4214315A (en) Method for fabricating vertical NPN and PNP structures and the resulting product
JPS5937867B2 (ja) 半導体装置およびその製造方法
WO1991010262A1 (en) Method of manufacturing semiconductor device
JP2605030B2 (ja) 直交バイポーラ−トランジスタ
US4261003A (en) Integrated circuit structures with full dielectric isolation and a novel method for fabrication thereof
JPS6256670B2 (ja)
JPS5893373A (ja) 半導体装置およびその製造方法
JP2592414B2 (ja) バイポーラトランジスタ構造の製造方法
JPS5852843A (ja) 半導体集積回路装置の製造法
JPS6095969A (ja) 半導体集積回路の製造方法
JPS593851B2 (ja) 誘電体分離方法
US3770520A (en) Production of semiconductor integrated-circuit devices
JPS58155765A (ja) 半導体装置の製造方法
JPH01241168A (ja) バイポーラトランジスタおよびその製造方法
JP2817210B2 (ja) 半導体装置の製造方法
JPS58110074A (ja) 半導体装置およびその製造方法
JPS59149045A (ja) 半導体装置の製造方法
JPH021937A (ja) トレンチ内にベース及びエミッタ構造を有する半導体バイポーラ・トランジスタ及びその製法
JPS59124711A (ja) 半導体装置の製造方法
JPS6218758A (ja) 半導体装置の製造方法
JPS63152170A (ja) 半導体装置の製造方法
JPS5911660A (ja) 半導体集積回路装置