JPS63164467A - 半導体装置用コンタクトおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は一般的には電子装置、より詳細には、大規模集
積回路における利用に適した、側壁コンタクトを有する
小型の高性能ｇ装置を提供する改良された手段おにび方
法に関する。

［従来の技術］ 半導体技術においてはできるだけ小さな１法のトランジ
スタをｙ５Ｈしたいという欲求が常に存づる。これは、
多くの応用分野で、高速性能、低電力消費おＪ：び／ま
たは複雑な回路が小ざな装置で冑られるからである。こ
の欲求はバイポーラの“柱状（ｐｉｌｌａｒ）”装置の
開発となって現われた。

これらの装置には、ベースおよび／またはコレクタに対
する側壁コンタクトとして働く埋込み層導体が必要であ
る。

［発明が解決しようとする問題点］ 半導体装置の高速動作は装置内の導電路の抵抗おＪ：び
外回性容量によって制約される。台座形（ｐｅｄｅｓｔ
ａｌ−ｔｙｐｅ）バイポーラトランジスタのような“柱
状″装四はこれらの制約を改良するために提案されたの
である。提案された台座形バイポーラトランジスタは側
壁コンタクトとしてドープされた多結晶シリコンか高融
点金属かのいずれかを用いる。台座形トランジスタを製
造するために、ウェルまたは溝が形成される。このウェ
ルは多層材料でできた側壁によって画定される。多結晶
シリコンまたは高融点金属の水平層は側壁コンタクトと
じてわく。このウェルは選択的エピタキシャルシリコン
で満たされる。シリコンのエピタキシャル成長の間に、
ウェルの側壁で多結晶シリコンの核形成が必然的に起き
る。シリコン核はエピタキシャルシリコンとして成長し
、装置の縁部を囲む多結晶バンプが生じる。これによっ
てウェー八表面が平らでなくなり、集積回路にとって望
ましくない。多結晶シリコンコンタクトは高抵抗率を有
し、半導体装置の動作速度を遅くする。

金属コンタクトは非常に低い抵抗率を有するけれども、
高融点金属が導電路として用いられるとぎにはシリコン
エピタキシャル層がその金属によって汚！！される・こ
とがある。また、金属コンタクトを用いると、少数キャ
リアの寿命が短くなり、また漏れ電流が増大するために
装置性能が低下することがある。

従って、本発明の目的は新規かつ改良された側壁」ンタ
クトを提供することである。

本発明の他の目的は改良された導電性を有するコンタク
トを提供することである。

本発明のざらに他の目的はシリコンエピタキシャル層を
汚染せず、従って装置性能を低下させないコンタクトを
提供することである。

本発明のざらに他の目的は、装置に所望の効果を及ぼす
高品質エピタキシャル成長を助長させるコンタクトを提
供することである。

Ｌ問題点を解決ブるための手段］ 本発明のこれらのおよび他の目的は添付明細書、特許請
求の範囲および図面を参照することによって当業者に明
らかになるであろう。

上記目的は、台座形トランジスタのような半導体装置が
単結晶半導体材料の層を囲む絶縁材料層を含む埋込み層
コンタクトを有する本発明において達成される。

［作用］ 絶縁ｌｔＡ　ｉ１層および多結晶半導体材料層が交互（
基板上に１ｔ？１層される。ウェルまたはトレンチがこ
れらの層にエッチされ、基板から層の外表面に延び、多
結晶層にほぼ垂直な側壁を有する。次に、多結晶層は再
結量化されて、側壁コンタクトおよび後でウェルまたは
トレンブ内に形成される半導体装置に至る導体路として
動く単結晶層が形成される。

［実施例］ 第１図は従来技術における埋込み層コンタクトの側断面
図である。基板１２上には、酸化物層および多結晶半導
体材料層が交互にＷ４重ねられている。多結晶半導体材
料は通常シリコンである。最初に、酸化物層１４が基板
１２上に形成される。

これに続いて、層１４の表面上に多結晶シリコン層１６
が形成される。層１６の表面に酸化物層１８がかぶせら
れる。トレンチ２０がこれら層中に形成され、基板１２
からこれらの層の表面に延び、多結晶シリコン層１６に
ほぼ垂直な側壁を有しテイル。基板１２を種結晶（ｓｅ
ｅｄ　ｃｒｙｓｔａ＋）として用いてトレンチ２０内に
単結晶シリコシ材お１をエピタキシ１１ル成長させて半
導体装置が製造される。トレンチ２０へのシリコンのエ
ピタキシャル成長の間に、層１６が多結晶シリコンの場
合、側壁に多結晶シリコンの核２４が生じることがある
。

これは集積回路への利用にとって望ましくない。

第２図および第３図は単結晶半導体埋込み層コンタクト
の発展形態を示す。第２図では、基板３２、これはシリ
コンのような半導体材料であるが、はその上に被着した
酸化物のような絶縁層３４を右している。多結晶シリコ
ン層３６が酸化物層３４の表面上に被着される。層３６
は本実施例ではシリコンであるが、任意の半導体材料を
用いることかできることが理解されるべきである。

次に第２の酸化物層３８が多結晶層３６の表面上に被着
される。酸化物層および多結晶シリコン層を交互に何層
も用いてもよいことが当業者に理解されるべきである。

酸化物および多結晶シリコンの交互の層が被着された後
、多結晶シリコン層３６が第３図に示されるように再結
晶化される。多結晶層３６が２つの酸化物層３４および
３８間に配置される場合は、その多結晶層が単結晶層３
６′に再結晶化されるためには種結晶は必要とされない
ことが判明している。種結晶を用いることは必ずしも必
要ではないが、応用分野によっては種結晶を用いること
が便利であろう。

多結晶から単結晶への再結晶プロセスは、多結晶層およ
び被覆酸化物の上方に配置されたストリップヒータを用
いて行うのが便利である。ストリップヒータは温度制御
領域にあるときウェーハ上を横切ってゆっくりと走査さ
れる。基板が溶融点より低い間に単数または複数の多結
晶層が溶融点より高くなるような温度勾配が被覆酸化物
の外表面から阜仮にかけて存在づるように、ウェーハ加
熱人力／出力が調整されるべきでおる。多結晶シリコン
層の再結晶化はス！・リップに一夕技術以外の加熱技術
ぞの他を用いても実現できる。再結晶の後、多結晶シリ
コンはサブグレイン（ｓｕｂｇｒａｉｎ）境界を含むこ
とのできる単結晶シリコンとなる。

１ノＩグレイン境界は材料の電気的性能を低下させるこ
とはない。多結晶シリコンの複数の層は、多結晶層およ
び酸化物層の厚さに応じて、ストリップヒータ技術を用
いて同時に再結晶化できる。

第４図は２つの単結晶埋込み層コンタクト４２゜４／′
Ｉおよびそれを貞通してエッチされたトレンチまたはウ
ェル４６を示す。ウェル４６は基板４０の表面から交Ｕ
層の表面４８に延び、単結晶Ｍ４２および／ｌ／ｌにほ
ぼ垂直な側壁を有している。

半導体装置を形成するよう単結晶シリコン材料がウェル
４６内にエピタキシャル形成される。単結晶層４２およ
び４４は半導体装置と接触し、側壁コンタクトとして動
く。半導体装置がトレンチ４６内にエピタキシシル成長
されるときは、付加的材２３＋が、第１図のウェル２０
内に起ったように単結晶層４２および４４によって核形
成されることはない。従って、多結晶の隆起（ｂｕｍｐ
）が表面または側壁上に形成されず、従って装置性能が
改良される３゜ 第５図は埋込み層中結晶シリコンコンタクトを有する完
成した半導体装置の側断面図である。この図は、２つの
埋込み層コンタクト５０．５２をもった￥＝導体装置を
示している。導電率を増大さけるために埋込み層コンタ
クト５０．５２はドープされた多結晶シリコン材おＩを
用いて形成された。

！Ｗ５０．５２は次にドープされた単結晶シリコンコン
タクトを形成するために再結晶化された。当初、多結晶
層５０．５２は従来の方法で形成された。

コンタクト用に多結晶シリコンの代りに単結晶を用いる
ことによって導電路の抵抗率は下がる。

層の厚さが２０００〜６０００Ｊングストロームの範囲
で変化するとき、Ｎ型ドーピングに対するシート抵抗（
よ７〜２４７７−ム／スケＡ２の範囲に必り、Ｐ型ドー
ピングに対して２〜１６オーム／スケヤの範囲にあるこ
とが判明している。この抵抗率の範囲は、Ｎ型ドーピン
グに対しては１６３〜１８６オーム／スクヤであり、Ｐ
型ドーピングに対しては１５９オーム／スケヤである多
結晶コンタクトの場合よりずっとよい。こうして本発明
によって半導体装置のかなり改良された側壁コンタクト
が提供される。

単結晶コンタクトは、多結晶コンタクトに比べて大きく
改良された電気導電性を有していることも確認された。

半導体装置の側壁および頂部に沿って多結晶シリコンが
成長する傾向も減少した。

そして、高融点金属を用いなくとも、シリコンエピタキ
シャル層の汚染が減少され、装置の寿命おにび性能が改
良されることになる。

本発明についての上述の説明によって、種々の修正が本
発明の精神および範囲内で可能であることが当業者には
明らかであろう。たとえば、本実施例における単結晶コ
ンタクトはシリコンであったけれども、ゲルマニウムの
ような任意の半導体材料を用いてもよい。ゲルマニウム
単結晶層は、後続のウェーハ処理の温度がゲルマニウム
の溶融点（９４０℃）より低いときに用いることができ
る。単結晶半導体層の形成は、３次元装置構造の形成の
ような他の装置への応用にも利用できる。

また、半導体装置としてはトランジスタが示されたけれ
ども、たとえば、ダイオード、抵抗など任意の半導体装
置が上述の態様で接触されうろことが理解されるべきで
ある。

こうして、本発明の特定の実施例を説明したが、他の修
正、改良も当業者になしうるであろう。従って、本発明
は説明した特定の形式に限定されるもの゛ではなく、添
付特許請求の範囲によって、本発明の精神および範囲か
ら逸脱しない全ての修正を包含させるつもりである。

【図面の簡単な説明】

第１図は、従来技術による埋込み層コンタクトの拡大部
分断面図である。 第２図および第３図は、単結晶埋込み層コンタクトの製
造に酋よれる工程を示す拡大部分断面図である。 第４図は半導体装置を加えた単結晶埋込み層コンタク！
・を示す拡大部分断面図である。 第５図は２つの埋込みコンタクトをもった半導体装置を
示す拡大部分断面図である。 ３２・・・基板、　３４・・・酸化物層、３６・・・多
結晶層、　３８・・・酸化物層、３６′・・・単結晶層
、　４０・・・基板、４２．４４・・・単結晶埋込み層
コンタクト、４６・・・ウェル、 ５０．５２・・・単結晶埋込み層コンタクト。

Claims (1)

1. 【特許請求の範囲】 １、単結晶基板、および 該基板およびお互いから電気的に分離された複数の単結
   晶導体層を具備し、 前記複数の分離された単結晶層は、それを貫通するウェ
   ルを画定し、かつ該単結晶層にほぼ垂直な側壁を有する
   ことを特徴とする複数の端子を備えた半導体装置用のコ
   ンタクト。２、基板を用意する工程、 該基板上に絶縁材料層および多結晶半導体材料層を交互
   に形成する工程、 これらの層によって画定されたウェルを形成する工程、 前記多結晶層を再結晶化して単結晶層を形成する工程、
   および 前記ウェルに前記単結晶層と接触した端子を有する半導
   体装置を形成する工程、 を含むことを特徴とする半導体装置用のコンタクトを製
   造する方法。