JPS58223849A - アドレスアクセス検出回路 - Google Patents
アドレスアクセス検出回路Info
- Publication number
- JPS58223849A JPS58223849A JP10781782A JP10781782A JPS58223849A JP S58223849 A JPS58223849 A JP S58223849A JP 10781782 A JP10781782 A JP 10781782A JP 10781782 A JP10781782 A JP 10781782A JP S58223849 A JPS58223849 A JP S58223849A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- processor
- signal
- interrupt signal
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、アドレスアクセス検出回路の発生する割込信
号の制御に関する。
号の制御に関する。
従来、この種のアドレス検出回路は、アクセスされたこ
とを知シたいメモリのアドレスを予め設定し、そのアド
レスにアクセスが有ると無条件に割込信号を発生させる
ことによって、プロセッサに実行すべき割込処理を行な
わせている。従って、緊急な処理を必要としない割込処
理を指定する割込であって且つその信号が頻繁に発生す
る場合、プｐセ、すはその割込処理のために処理時間の
大部分を独占され、他の業務を行なえなくなるという欠
点があった。この−例として、プロセッサの共通バスに
ローカルメモリを持つＣＲＴ表示装置およびメインメモ
リが接続され、ＣＲＴ表示装置からその一画面の走査ご
とに出されるデータ転送要求信号（割込信号）Ｋよって
、プロセッサがメインメモリの内容をＣＲＴ表示装置の
ローカルメモリにダイレクトメモリアクセス（ＤＭＡ）
転送する（割込処理）場合があけられる。この場合、仮
に７’ｔｆｆセ、すが割込信号毎にメインメモリの内容
をローカルメモリにＤＭＡ転送しても転送内容の変更回
数は、一般に割込信号の発生回数に比べてはるかに少な
いので、プ四セ、すは同じ内容を幾度もローカルラモリ
にＤＭＡ転送するという無駄な処理のために独占され、
他の業務に支障をきたす仁とになる。
とを知シたいメモリのアドレスを予め設定し、そのアド
レスにアクセスが有ると無条件に割込信号を発生させる
ことによって、プロセッサに実行すべき割込処理を行な
わせている。従って、緊急な処理を必要としない割込処
理を指定する割込であって且つその信号が頻繁に発生す
る場合、プｐセ、すはその割込処理のために処理時間の
大部分を独占され、他の業務を行なえなくなるという欠
点があった。この−例として、プロセッサの共通バスに
ローカルメモリを持つＣＲＴ表示装置およびメインメモ
リが接続され、ＣＲＴ表示装置からその一画面の走査ご
とに出されるデータ転送要求信号（割込信号）Ｋよって
、プロセッサがメインメモリの内容をＣＲＴ表示装置の
ローカルメモリにダイレクトメモリアクセス（ＤＭＡ）
転送する（割込処理）場合があけられる。この場合、仮
に７’ｔｆｆセ、すが割込信号毎にメインメモリの内容
をローカルメモリにＤＭＡ転送しても転送内容の変更回
数は、一般に割込信号の発生回数に比べてはるかに少な
いので、プ四セ、すは同じ内容を幾度もローカルラモリ
にＤＭＡ転送するという無駄な処理のために独占され、
他の業務に支障をきたす仁とになる。
従りて本発明の目的は、マイクロブ四セッサの本来の処
理業務に何ら支障をきたさないアドレスアクセス検出回
路を提供することＫある。
理業務に何ら支障をきたさないアドレスアクセス検出回
路を提供することＫある。
本発明によれは、割込信号を保持する手段およびマイク
ロプロセ、すが指定した時間内の割込信号の送出を規制
する手段を有することを特徴とするアドレスアクセス検
出回路が得られる。
ロプロセ、すが指定した時間内の割込信号の送出を規制
する手段を有することを特徴とするアドレスアクセス検
出回路が得られる。
次に本発明の一実施例を示す図面を参照して本発明の詳
細な説明する。
細な説明する。
プロセッサーからのアドレス設定命令は、制御信号線Ｃ
０ＮＴに伝えられデコーダ２で認識されアドレスレジス
タ２へのアドレスセット信号となる。
０ＮＴに伝えられデコーダ２で認識されアドレスレジス
タ２へのアドレスセット信号となる。
この時点でデータバスＤＢには設定すべきアドレスが送
出されアドレスレジスタ３にセットされる。
出されアドレスレジスタ３にセットされる。
アドレスレジスタ３は、アドレスバスＡＢの内容が設定
されたアドレスと一致すると、一致検出信号を割込信号
発生回路４に与える。この割込信号はＤ型フリップフロ
ップ５および６のＣＰ端子にノ ー□ 与えられている。マスク回路７は、
データバスＤＢからの命令によリセットされた時にはフ
リップフロ、プ５のＤ端子に、セットされない時には７
リツグ７０ツブ６のＤ端子に４Ｎ号を与え、２つの７リ
ツプ７０ツブ５．６の一方のみをアクティブにする。な
お、リセット回路８はプロセッサ１からの命令によシ、
フリ、プフロ、プ５，６をリセ。
されたアドレスと一致すると、一致検出信号を割込信号
発生回路４に与える。この割込信号はＤ型フリップフロ
ップ５および６のＣＰ端子にノ ー□ 与えられている。マスク回路７は、
データバスＤＢからの命令によリセットされた時にはフ
リップフロ、プ５のＤ端子に、セットされない時には７
リツグ７０ツブ６のＤ端子に４Ｎ号を与え、２つの７リ
ツプ７０ツブ５．６の一方のみをアクティブにする。な
お、リセット回路８はプロセッサ１からの命令によシ、
フリ、プフロ、プ５，６をリセ。
トする回路である。
マスク回路７がセット状Ｍｌ’ｌる時１発生回路・４か
らの割込信号はフリップフロ、プ５を介してアンド回路
９およびタイマ回路１０に与えられる。
らの割込信号はフリップフロ、プ５を介してアンド回路
９およびタイマ回路１０に与えられる。
この最初の割込信号はオア回路１２を介してプロセッサ
に与えられ、プロセッサはこの信号を受けとるとリセッ
ト回路８を介してフリップフロップ５をリセットする。
に与えられ、プロセッサはこの信号を受けとるとリセッ
ト回路８を介してフリップフロップ５をリセットする。
タイマ回路１０は、この割込信号を受けるとアンド回路
９をタイマ可変回路１１に設定された時間だけ閉じる。
９をタイマ可変回路１１に設定された時間だけ閉じる。
従って、この間に発生した割込信号は、フリ、プフロ、
プ５の出力をアクティブにするのみであって、オア回路
１２を介してプロセッサ１に与えられることはない。
プ５の出力をアクティブにするのみであって、オア回路
１２を介してプロセッサ１に与えられることはない。
タイマ回路ｌＯは、設定された時間を計数すると再びア
ンド回路９を開けてこのゲートを介しての割込信号の通
過を許可する。なお、タイＶ可変回路１１への設定時間
は、データバスＤＢを介してプロセッサ１が任意に設定
できる。従って、プロセッサ１の処理能力に応じて割込
信号の発生を制限できるので、プロセッサ１．は効率よ
く業務を進めることができる。
ンド回路９を開けてこのゲートを介しての割込信号の通
過を許可する。なお、タイＶ可変回路１１への設定時間
は、データバスＤＢを介してプロセッサ１が任意に設定
できる。従って、プロセッサ１の処理能力に応じて割込
信号の発生を制限できるので、プロセッサ１．は効率よ
く業務を進めることができる。
割込信号の制限を行なわない時には、マスク回路７はリ
セットされ、７リツプフロ、プロのＤ端子に信号が与え
られる。これによって割込信号発生回路４からの割込信
号はフリ、プフロップ６およびオア回路１２を介して制
限を受けることなくプロセ、すＩＫ与えられることにな
る。
セットされ、７リツプフロ、プロのＤ端子に信号が与え
られる。これによって割込信号発生回路４からの割込信
号はフリ、プフロップ６およびオア回路１２を介して制
限を受けることなくプロセ、すＩＫ与えられることにな
る。
本発明は、以上説明したように、割込信号の発生をプロ
セッサが指定する任意の時間だけ制限することによって
、プロセッサの業務処理の効率を高める効果がある。
セッサが指定する任意の時間だけ制限することによって
、プロセッサの業務処理の効率を高める効果がある。
図面は、本発明の一実施例を示す図である。
Claims (1)
- 割込信号発生回路が発生する割込信号を保持する手段と
、前記保持手段からプロセッサへの前記割込信号の送出
を前記プロセッサの設定した時間だけ禁止する手段とを
有することを特徴とするアドレスアクセス検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10781782A JPS58223849A (ja) | 1982-06-23 | 1982-06-23 | アドレスアクセス検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10781782A JPS58223849A (ja) | 1982-06-23 | 1982-06-23 | アドレスアクセス検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58223849A true JPS58223849A (ja) | 1983-12-26 |
Family
ID=14468782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10781782A Pending JPS58223849A (ja) | 1982-06-23 | 1982-06-23 | アドレスアクセス検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58223849A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6160136A (ja) * | 1984-08-31 | 1986-03-27 | Toshiba Corp | 割込み発生回路 |
| JPS6175947A (ja) * | 1984-09-21 | 1986-04-18 | Fujitsu Ltd | チャネル制御方法 |
| JPS6228837A (ja) * | 1985-07-31 | 1987-02-06 | Toshiba Corp | 割込信号制御方式 |
| JPS62107303A (ja) * | 1985-11-06 | 1987-05-18 | Japan Electronic Control Syst Co Ltd | 自動車用電子制御装置 |
-
1982
- 1982-06-23 JP JP10781782A patent/JPS58223849A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6160136A (ja) * | 1984-08-31 | 1986-03-27 | Toshiba Corp | 割込み発生回路 |
| JPS6175947A (ja) * | 1984-09-21 | 1986-04-18 | Fujitsu Ltd | チャネル制御方法 |
| JPH0354374B2 (ja) * | 1984-09-21 | 1991-08-20 | ||
| JPS6228837A (ja) * | 1985-07-31 | 1987-02-06 | Toshiba Corp | 割込信号制御方式 |
| JPS62107303A (ja) * | 1985-11-06 | 1987-05-18 | Japan Electronic Control Syst Co Ltd | 自動車用電子制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5287486A (en) | DMA controller using a programmable timer, a transfer counter and an or logic gate to control data transfer interrupts | |
| JP2002073527A (ja) | Ｄｍａコントローラ | |
| JPH05324348A (ja) | シングルチップマイクロコンピュータ | |
| JPS58223849A (ja) | アドレスアクセス検出回路 | |
| JP2643931B2 (ja) | 情報処理装置 | |
| JPS61123244A (ja) | デ−タ通信処理装置 | |
| JPS63118949A (ja) | 情報処理装置 | |
| JPH06187284A (ja) | Ｄｍａユニット | |
| JPS62221059A (ja) | 中央処理装置 | |
| JP2667285B2 (ja) | 割込制御装置 | |
| JPS6240565A (ja) | メモリ制御方式 | |
| JPS56168254A (en) | Advance control system for input/output control unit | |
| JP3270040B2 (ja) | バス制御方式 | |
| JP2842639B2 (ja) | データ転送方式 | |
| JP2722908B2 (ja) | シングルチップマイクロコンピュータ | |
| KR940001105Y1 (ko) | Dma 핸드셰이크 콘트롤 안정화 장치 | |
| JPS60128535A (ja) | 割り込み処理装置 | |
| JPH0644180A (ja) | Ｄｍａ装置 | |
| JPH0736820A (ja) | Ｉ／ｏ制御装置 | |
| JPS5936456A (ja) | 通信制御装置 | |
| JPS5839328A (ja) | 補助記憶デ−タ入出力制御装置 | |
| JPS61288252A (ja) | デ−タ転送方式 | |
| JPH01181144A (ja) | データ入出力装置 | |
| JPS5812054A (ja) | アドレス制御装置 | |
| JPS63314668A (ja) | メモリマツプドデ−タ転送システム |