JPS581579A - 感熱記録方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ファクシミリ装置等において、主走査方向に
１列に設けら扛た発熱体全画信号に応じて通電加熱する
ことにより主走査を行う感熱記録方式に関するものであ
る。

従来のこの種の感熱記録方式においては、各発熱体に電
力を供給する電源の小型化や、各発熱体が備えられるサ
ーマルヘッドの制御端子数を少なくするために、１走査
線（以下、走査線を単にラインと言う）を複数の分割区
間に分割し、１つの分割区間の発熱体には同時に通電す
ることにより、順次、前記各分割区間毎に一括印字を行
っていた。

このため、１ライン中の黒画素の総数の如何にかかわら
ず１ラインの印字に要する時間は、１分割区間を印字す
るに要する時間に分割区間の総数を乗じた時間となるた
め、高速印字を行な扛ない欠点があった。

また、前記電源には、１分割区間が全部黒画素である場
合に対応できるだけの容量、すなわち１分割区間の全発
熱体に同時に電力を供給できるだけの容量が要求される
が、一般的な原稿においては、１ページ中に存在する黒
画素の比率は、平均して３０チ程度であるので、電源容
量の利用効率が悪い欠点もあった。

′！！、り、前記従来方式の印字速度を改善するために
、全部白画素の分割区間は印字動作全スキップする方式
も従来から行われているが、各分割区間中に１画素でも
黒画素が存在すると、前記スキップが行わｎないため、
わずかしか高速化に寄与できない欠点があった。

本発明は前記従来の欠点を解消するべくなされたもので
、印字速度を高速化することができるとともに、電源容
量の利用効率を向上することができる感熱記録方式全提
供することを目的とする。

すなわち、本発明による感熱記録方式は、１ラインを複
数の分割区間に分割し、１ラインの印字全行うに際し、
同時に通電さｎ、る発熱体の総数が所定の最大数を越え
ないことを条件として、なるべく多数の前記分割区間を
同時に印字することを要旨とするものである。

以下本発明を図面に示す実施例に基づいてさらに詳しく
説明する。

第１図、第４図〜第６図は、本発明による感熱記録方式
を実現する回路の一実施例を示す。第６図において人１
〜Ａｍｎは主走査方向に１列に並べらｎｆｃサーマルヘ
ッドのｍＸｎ個の発熱体である。

そして、本実施例では、１ラインが等間隔にてｍ個の分
割区間Ｂ１〜Ｂｍに分割さ扛、これに対応して前記発熱
住人１〜ムｍｎも、それぞｔｌ、ｎ　４Ｌずつの発熱体
からなるｍ個のグループに分割されている（なお、第４
図および第６図ではｍ＝５とさ扛ている。）。

さらに、本実施例では、同時に通電される発熱住人１〜
ＡＩｎｎの最大数ｙ（ｋ＋ｎ−１）トするトドもに、１
ラインの印字を行う前に、そのラインの黒画素の分布を
調べ、同時に通電される発熱住人１〜Ａｍｎの総数が前
記所定の最大数（ｋ＋ｎ−１）を越えない範囲で、なる
べく多くの分割区間Ｂ１〜Ｂｍを同時に印字する。

すなわち、例えば第３図において、印字すべきラインの
第１ビツト目から黒画素の数を計数し、３番目のブロッ
クＢ５においてもに個目の黒画素が現れたならば、８１
〜Ｂ５の３つの分割区間を同時に印字する。ここで、こ
の際、同時に通電される発熱体の数が最大となるのは、
分割区間Ｂ３が全黒であって、しかも同分割区間Ｂ５の
第１ビツト目においてに個目の黒画素が現れた場合であ
り、この場合は前記同時に通電される発熱体の総数は（
ｋ＋ｎ−１）個となる。したがって、同時に通電される
発熱体の総数が前記所定の最大数（ｋ＋ｎ−１）を越え
ることはない。

一方、前記のように３番目の分割区間Ｂ３のあるビット
においてに個目の黒画素が現れたならば、同分割区間Ｂ
３の次のビットから再び新たに黒画素の数を計数し、ｉ
番目の分割区間Ｂ１のあるビットでその黒画素の数かに
個に達したならば、前記Ｂ１〜Ｂ５の印字の後に、８４
〜Ｂｉの（ｉ−３）個の分割区間全同時に印字する。

そして、残りの区間も同様にして印字を続行する。

また、最終回の印字は次のように行う。すなわち、例え
ば前記のように３番目の分割区間Ｂ３のあるビットにお
いてそれまで計数してきた黒画素の数かに個になり、同
分割区間Ｂ５の次のビットから新たに黒画素の数を計数
したが、終りから２つ目の分割区間Ｂト１においてもそ
の黒画素の数かに個に達しない場合は、残りの全分割区
間Ｂ４〜Ｂｍ　ｋ同時に印字する。ここで、前記分割区
間Ｂ４以降の印字においても、前記同様の理由により同
時に通電される発熱体の総数が所定の最大数（ｋ＋ｎ−
１）を越えることはない。

以上のようにして印字を行えば、１ライン中に白画素が
多いときには、多数の分割区間Ｂ１〜Ｂｍが同時に印字
されるので、各分割区間Ｂ、〜Ｂｍが全部白画素になら
ない場合でも、印字速度を高速化することができる。

また、ム１〜Ａｍのうちの同時に通電される発熱体の数
は、常に所定の最大数（ｋ＋ｎ−１）Ｋ近い数となるの
で、電源容量の利用効率が良くなる。

なお、本実施例では、実際には、１ラインにおける前記
各に個目の黒画素が現れる分割画素Ｂ１〜Ｂｍ　をまず
すべて検出してから、前記様式により、そのラインの印
字を行う。

次に、第１図、第４図〜第６図の回路をさらに具体的に
説明する。

第１図において、１は動作開始信号入力端子であり、動
作開始信号Ｓ＋に入力する。２は画信号期□　　開信号
入力端子であり、１ラインの画信号期間を示す画信号期
間信号Ｓ２’に入力する。３はクロック入力端子であり
、画信号ａの同期クロックＳ＋に入力する。４は画信号
入力端子であり、画信号ａｉ大入力る。６は動作開始信
号Ｓｚ’ｆｒ一方の入力とする２人力ＯＲゲートである
。６はＯＲゲート６の立下りでセット、画信号期間信号
Ｓ４の立上りでリセットされるフリップフロップであり
、このフリップフロップ６のＱ出力は画信号要求信号Ｓ
３として画信号要求信号出力端子７へ出力される。

この画信号要求信号Ｓ５は、・・インベル（以下、ハイ
レベル全Ｈ１０ウレベルをＬと略記する）となっている
間、図示しない画信号供給源側回路に対し、前記画信号
期間信号入力端子２および画信号入力端子４へそれぞれ
１ライン分の画信号期間信号Ｓ４および画信号ａｌ供給
するように要求するものである。

なお、画信号ａは黒信号をＨ１１信号′（１７Ｌとさｒ
ている。また、クロックＳ１は常時、クロック入力端子
３に供給されている。

８はクロックＳ１および画信号期間信号５４（Ｉ（のと
きが画信号期間であることを示す）を入力とする２人力
ＡＮＤゲートであり、このＡＮＤゲート８の出力は書き
込みクロック出力端子９を経由して後述する第６図の１
ラインの画信号＆を直列並列変換するためのフリップフ
ロップ群１０Ｋ、書き込みクロックとして供給される。

１１は画信号期間信号Ｓ４および後述するフリップフロ
ップ１５のＱ出力Ｓｂｋ入力とする２人力ＯＲゲートで
あり、このＯＲゲート１１の出力はワン・ショット・マ
ルチ・パイブレーク−（以下、０８Ｍと略記する）１２
のトリガ入力となる。

１３は、前記０５Ｍ１２の出力５５１ｒ後述する第５図
のフリップフロップ群１４が構成するラッチ回路へ、ラ
ッチタイミング信号として出力するラッチタイミング信
号である。１６は、０８Ｍ１２の出力Ｓ５の立上りでセ
ットされるフリップフロップである。

１６はカウンタであり、画信号期間信号Ｓ４がＨとなる
と、クロック入力端子３から入力するクロックＳ１の計
数を開始し、各分割区間Ｂ１〜Ｂｍ　ｋ構成する画素の
数と同一数のｎ個のクロックＳ＋に計数する度に、キャ
リー全出力する。１７もカウンタであり、画信号期間信
号Ｓ４がＨになると、カラ／り１６のキャリーを計数し
始め、同キャリーを（ｍ−１）個計数すると、自身のキ
ャリー全出力する。１８はクロックＳ１および画信号ａ
ｉ大入力する２人力ＡＮＤゲートである。１９はカラ／
りであり、画信号期間信号Ｓ４がＨＫなると、ＡＮＤ　
’グー１１８から出力されるパルスを計数することによ
り、黒画素の数を計数し、同黒画素の数かに１固になる
と、キャリーを出力する。また、このカウンタ１９は、
カウンタ１７のキャリーが出力されると、その動作を停
止する。

２０はカウンタ１７および１９のキャリーを入力とする
２人力ＯＲゲートである。２１はカウンタであり、画信
号期間信号Ｓ４がＨになるとＯＲゲート２０（Ｈ経由し
て入力するカラ／り１７および１９のキャリーをカウン
トする。

２２は印字時間幅、すなわち発熱体ム１〜Ａｍｎへの通
電時間幅を制（財）するためのカウンタであり、印字時
間幅設定値入力端子２３から印字時間幅設置　０ 定値をプリセット値として入力する。そして、このカウ
ンタ２２は、前記フリップフロップ１ＢのＱ出力がＨと
なると、クロックＳ＋全計数し始め、同クロックＳ＋に
前記プリセット値により設定される個数Ｗ個計数すると
キャリーを出力する。なお、前記プリナノｌ−値は、サ
ーマルヘッドの周囲温度条件、サーマルヘッドの発熱条
況、および感熱記録紙の発色特性等によってその値全変
化される。

２４もカウンタであり、０５Ｍ１２の出力Ｓ５の立上り
でカウンタ２１の内容（Ｊｋロードされる。そして、こ
のカウンタ２４はフリップフロップ１６のＱ出力Ｓ６が
ＨＫ、すると、カウンタ２２のキャリーｌ計数し始め、
同キャリーを前記ロードされた内容ｌだけ計数すると、
キヤ’）　−８７を出力する。

このＳ７１’ｉフリツプフロツプ１６をリセットするも
のである。

２６はファースト・イン・ファースト・アウト構成のレ
ジスタ（以下、ＦＩＦＯと略記する）であり、ＯＲゲー
ト２ｏの出力をタイミングとしてカウンタ１７の内容を
書き込まれるとともに、カウ１１ ンタ２２のキャリーをタイミングとして、前記書き込ま
れた内容を読み出される。２６はデコーダでアリ、フリ
ップフロップ１６のＱ出力Ｓ６がＨの間、ＰＩＦＯ２５
の出力全デコードする。

２７は、具体的には第４図のような回路構成を有する印
字制（財）信号発生回路であり、デコーダ２６の出力お
よびカウンタ２２のキャリーに基づいて、第６図に示す
サーマルヘッドの印字回路金利（財）するｍビットの印
字制御信号全作成し、印字制（財）信号出力端子Ｄ１〜
Ｄｍに出力する。

次に、以上のような構成全有する第１図の回路の動作を
まず説明する。

第１ライン目の印字開始時には、動作開始信号入力端子
１に動作開始信号Ｓ２が入力する。すると、この動作開
始信号Ｓ２の立下りがＯＲゲート５を経由してフリップ
フロップ６をセットする。

したがって、画信号要求信号Ｓ３がＨとなり、前記画信
号源側回路から画信号期間信号入力端子２およびクロッ
ク入力端子３に、第１ライン目の画信号期間信号Ｓ４お
よび画信号ａがそれぞ扛供給さ扛る。

ここで、画信号期間信号Ｓ４がＨになるとフリップフロ
ップ６はリセットさ扛るので、両信号要求信号Ｓ２はＬ
となるため、第２ライン目以降の画信号期間信号Ｓ４お
よび画信号ａが前記第１ライン目のそれらに連続して画
信号期間信号入力端子２および画信号入力端子４に供給
されることはない。

さて、前記のようにして画信号期間信号Ｓ４がＨになる
と、カウンタ１６はクロックＳ１の計数を、カウンタ１
７はカウンタ１６のキャリーの計数を、さらにカウンタ
１９は黒画素の計数をそわ、それ開始する。そして、カ
ウンタ１９が黒画素ｉｋ個個数数、キャリーを出力する
毎に、そのときのカウンタ１７の内容がＰＩＦｏ　２５
に書き込まれる。このようにしてＰＩＦＯ２５に書き込
まれたカウンタ　。

１７の内容は、前記各に個目の黒画素が分割区間８１〜
Ｂｍのうちのどの区間において現われたかを　゛示すデ
ータとなっている。すなわち、例えば分割区間Ｂ５にお
いてに個目の黒画素が表わｔ″したとすると、ＰＩＦＯ
２５にはカウンタ１７から分割区間Ｂ５３ を示す値°′２′”が書き込まれる。

また、分割区間Ｂｍ−１の終りには、カウンタ１７がカ
ウンタ１６のキャリーの（ｍ−１）個目を計数し、四カ
ウンタ１７自身がキャリーを出力する。

このキャリーにより同カウンタ１７の内容、すなわち（
ｍ−１）がＦＩＦＯ２５（１’ｍ書き込まれる。したが
って、分割区間の総数ｍが６であれば第１ライン目の終
りＶＣは、ＰＩＦＯ２５には分割区間Ｂ５を示す値′°
４”が書き込まれる。なお、前記のようにカウンタ１７
がキャリーを出力すると、カウンタ１９はその動作を停
止するので、以後カウンタ１７のキャリーがカウンタ２
１に入力することはない。

また、カウンタ２１はＯＲゲート２０ｉ経由して入力す
るカウンタ１７および１９のキャリーを計数するので第
１ライン目の画信号ａの入力が終了したときには、同カ
ウンタ２１の内容ｌは、第１ライン目が何回に分けて印
字されるかを示している。

一刀、前記画信号期間信号Ｓ４が立下がると、この立下
りはＯＲゲート１１ｔ−経由して０８Ｍ１２４ 會トリガする。すると、同０８Ｍ１２の出力Ｓ５が所定
期間Ｈとなり、その後再びＬとなる。そして、このＳ５
の立下りでフリップフロップ１６はセットされる。

このようにしてフリップフロップ１５がセットされ、同
フリップフロップ１６のＱ出力Ｓ６がＨになると、カウ
ンタ２２はクロックＳ１ヲ、カウンタ２４はカウンタ２
２のキャリーをそれぞれ計数し始める。そして、カウン
タ２２のキャリーが出力される毎にＰＩＦ０２６の内容
が、先に書き込まれた順に読み出される。このＰＩＦＯ
２５から読み出された内容は、Ｓ６がＨとなっているこ
とから、デコーダ２６によりデコードされる。

前記のように印字制（財）信号発生回路２了は、デコー
ダ２６の出力およびカウンタ２６のキャリーに基づいて
印字制闘信号を作成するが、デコーダ２６の出力は各回
の印字においていずれの分割区間Ｂ１〜Ｂｍの発熱体に
通電するかを決定し、カウンタ２２のキャリーの間隔は
各回の印字における発熱体ム１〜人ｌｎｎへの通電時間
を決定する。

１５ 一４７’ｉ（，０８Ｍ１２の出力Ｓ５の立−ヒリでカウ
ンタ２１の内容１”ｋロードされたカウンタ２４は、カ
ウンタ２２のキャリーｋ１回計数すると、キャリーｆ３
ｙｋ出力する。すると、フリップフロップ１５はリセッ
トさ扛、Ｓ６はＬとなる。したがって、ＦＩＦＯ２５か
ら第１ライン目の最後の分割区間Ｂｍ金示すｍが読み出
された後は、デコーダ２６はその動作を休止する。

また、前記のように０８Ｍ１２の出力Ｓ５が立下ると、
この立下りがＯＲゲート５を経由してフリップフロップ
６を再びセットするので、画信号要求信号Ｓ５が再びＨ
となる。したがって、これにより前記画信号源側回路か
ら第２ライン目の画信号期間信号Ｓ４および画信号ａが
、画信号期間信号入力端子２および画信号入力端子４に
それぞれ入力される。そして、以後前記第１ライン目の
動作と全く同様の動作が繰り返される。！、た、第３ラ
イン目以降においても全く同様の動作が繰り返される。

次に、第４図に示す前記印字側（財）信号発生回路２７
の具体的な構成例について説明する。なお、以後簡単の
ために、ｍ＝６として説明する。

Ｆ１〜Ｆ５ハデコーダ２６の６ピノトの出力ｂ１〜ｔ）
ｓｋそ扛ぞ扛入力するデコーダ出力入力端子である。な
お、デコーダ２６はＰＩＦ０２６の出力をデコードする
ことにより、ｂ１〜ｂ５のうちの１つのみをＨとし、他
はＬとする。

Ｅｌはｂ１〜ｂ５を入力とする５人力ＯＲゲート、Ｅｌ
はｂ２〜ｂ５を入力とする４人力ＯＲゲート、Ｅ３ハｂ
５〜ｋ）ｓ’に入力とする３人力ＯＲゲー）　、　Ｅ４
１ｄ。

ｂ４およびｂ５ヲ入力とする２人力ＯＲゲートである。

０１〜Ｇ４はそれぞれ分割区間Ｂ１〜Ｂ４の発熱佳人１
〜ム４ｎへの通電を制（財）するフリップフロップであ
り、それぞれＯＲゲートＥ１〜Ｅ４の出力ｉＤ大入力入
力さ扛る一万、カウンタ２２のキャリーをキャリー入力
端子２８全通してクロック入力に入力さｆる。

Ｊ１〜Ｊ４ｔｒＪ、、対応する添字を付されたＯＲゲー
トＥ１〜Ｅ４の出力およびフリップフロップ０１〜Ｇ４
の出力を入力とする２人力ＡＮＤゲートであり、こ扛ら
のＡＮＤゲートＪ、〜Ｊ４の出力ｄ１〜ｄ４はそ扛ぞ扛
印字制（財）信号出力端子Ｄ１〜Ｄ４に出力さ扛る。ま
た、デコーダ出力入力端子Ｆ５に入力されたデコード出
力ｂ５は直接印字制御信号出力端子Ｄ５に出力される。

今、次に印字すべきラインにおいて、１ビツト目から数
えてに個目の黒画素が３番目の分割区間Ｂ３で現れ、か
つ２に個目の黒画素が４番目の分割区間Ｂ４までに現ｎ
なかった場合には、前記のようにＰＩＦＯ２５には最初
に＋２”が書き込まれ、次に＋４”が書き込まｎる。し
たがって、このラインが印字される場合においては、Ｆ
ＩＦＯ２５がらまず前記°゛２”が読み出され、この＋
２”がデコーダ２６にデコードされることにより、デコ
ーダ２６の出力ｂ５がＨとなる。

このため、ＯＲゲートＥ１〜Ｅ５の出力がＨとなる。！
、た、このようにしてＯＲゲートＥ＋〜Ｅ５の出力がＨ
になった直後は、フリップフロップ０１〜もの（出力１
−ｊＨとなっているので、ＡＮＤゲート　８ Ｊ１〜Ｊ５のＡＮＤ条件が成立し、ｄ１〜ｄ５がＨとな
る。

しかし、カウンタ２２の次のキャリーによりフリップフ
ロップ０１〜Ｇ３のＱ出力はＬとなるので、これに伴っ
てＡＮＤゲートＪ１〜Ｊ５が閉じられ、ｄ１〜ｄ５は再
びＬとなる。したがって、ｄ１〜ｄ５は、カウンタ２２
のキャリーの間隔、すなわち前記Ｗに対応した時間だけ
Ｈとなることとなる。なお、ｄ１〜ｄ３がＨとなってい
る間もｄ４およびｄ５（−ｂ５）はＬとなっている。

また、前記カウンタ２２の次のキャリーにより、ＰＩＦ
Ｏ２５から今度は前記＋１４１１が読み出されるので、
デコーダ２６はｂ５をＨとし、他のｂ１〜ｂ４全りとす
る。したがって、今度はｄ４およびｄ５が、さらに次の
カウンタ２２のキャリーが出力される１でＨとなる。な
お、この場合、ＯＲゲートＥ４の出力およびｂ５のみな
らず、ＯＲゲートＬ〜Ｅ５の出力もＨとなるが、フリッ
プフロップ０１〜Ｇ３のＱ出力がＬとなっており、ＡＮ
ＤゲートＪ１〜Ｊ３が閉じられているので、前回Ｈとな
ったｄ１〜ｄ３１９ が再びＨとなることはない。

次に、第５図のサーマルヘッドの印字回路について説明
する。

Ｐ１〜Ｐ５は、そｎぞれ印字制御信号ｄ１〜ｄ５に応じ
て、各分割区間８１〜Ｂ５に属する発熱佳人１〜人５ｎ
への通電全開（財）する印字回路である。第６図は、こ
れらの印字回路Ｐ１〜Ｐ５の具体的な構成全示し、フリ
ップフロップ群１０．フリップフロップ群１４．ＡＮＤ
ゲート群３ｏおよびｌ・ランジスタ群３１からなる。

前記フリップフロップ群１０は、前記書き込みクロック
出力端子９から入力するクロックをタイミングとして、
画信号入力端子４から画信号ａ’１直列入力し、並列出
力するシフトレジスタ全構成している。前記フリップフ
ロップ群１４は、ラッチタイミング信号出力端子８から
入力する０８Ｍ１２の出力８５にタイミングとして、前
記フリップフロップ群１ｏの並列出力をラッチするラッ
チ回路を構成している。

捷た、前記ＡＮＤＮ−ゲート群を構成する各人ＩＩ）ゲ
ートは、そ扛ぞれｄ１〜＋ｉｎ’（ｒ一方の入力とし、
フリップフロップ群１４の各フリップフロップのＱ出力
を他方の入力としている。前記ＡＮＤＮ−ゲート群の各
ＡＮＤゲートの出力は、トランジスタ群３１の各トラン
ジスタのベースに接続さ扛ている。前記各トランジスタ
のエミッタは接地され、ベースはそれぞ扛発熱体人１〜
Ａ５ｎの一端に接続されている。発熱住人１〜Ａ５ｎの
他端は発熱体電源入力端子２９に共通に接続さ扛ている
。

次に、前記印字回路Ｐ１〜Ｐ５の動作を説明する。

前記のようにして、画信号期間信号入力端子２および画
信号入力端子４に１ラインの画信号期間信号Ｓ４および
画信号ａが入力されると、前記１ラインの画信号ａがフ
リップフロップ群１ｏに書き込ま扛、この画信号ａはさ
らに０８Ｍ１２の出力Ｓ５によりフリップフロップ群１
４にラッチされ、る。

したがって、前記のようにｄ、〜ｄ、がＨとなれば、印
字回路Ｐ１〜Ｐ３のＡＮＤＮ−ゲート群のうち、フリッ
プフロップ群１４からＨの信号（黒画素に対応する信号
）を入力さ扛るＡＮＤゲートが１ 開き、ｌ・う／ジスタ群３１の対応するトランジスタを
オンする。こｎ、により発熱住人１〜Ａ５ｍのうちの黒
画素に対応する発熱体に通電がなさ扛、分割区間８１〜
Ｂ５が同時に印字される。

そして、次に前記のようにｄ４およびｄ５がＨになると
、同様にして印字回路Ｐ４およびＢ５のＡＮＤＮ−ゲー
ト群のうちの黒画素に対応するＡＮＤゲートが開き、分
割区間Ｂ４およびＢ５が同時に印字され、これにより１
ラインの印字が終了する。なお、前記発熱体Ａ〜Ａ５ｎ
に対する通電時間は、ｄ１〜ｄ５がＨとなっている期間
、ひいては前記Ｗの値に対応する。

なお、前記実施例では白黒２値の記録全行う場合を示し
たが、本発明は中間調を再現する場合にも適用できるこ
とはいうまでもない。

以上のように本発明による感熱記録方式は、１ラインを
複数区間に分割し、１ラインの印字を行うに際し、同時
に通電される発熱体の総数が所定の最大数を越えないこ
と全条件として、なるべく多数の前記分割区間全同時に
印字することにより、　２ 印字速度全高速化することができるとともに、電源容量
の利用効率を向上することができる優ｎ　ｆｖ効果を得
ら扛るものである。

【図面の簡単な説明】

第１図は本発明による感熱記録方式の一実施例會示すブ
ロック図、第２図は同タイミングチャート、第３図は１
ラインの印字の行われ方全示す説明図、第４図は印字側
（財）信号発生回路の具体的構成例を示す回路図、第６
図は印字回路全示すブロック図、第６図はその印字回路
の具体的な構成例を示す回路図である。 １・・・・動作開始信号入力端子、２・・・・・画信号
期間信号入力端子、３・・・・・クロック入力端子、４
・・・・・・画信号入力端子、６・・・・フリップフロ
ップ、７・・・・・・画信号要求信号出力端子、９・・
・・・・書き込みクロック出力端子、１０・・・・・・
フリップフロップ群、１２・・・０８Ｍ、１３・・・・
・ランチタイミング信号出力端子、１４・・・・フリッ
プフロップ群、１６・・・・・・フリップフロップ、１
６．　１７，１９，２１゜２２．２３・・・・・・カウ
ンタ、２６・・・・・・ＦＩＦｏ、２６２３ ・・・・・デコーダ、２７・・・・・印字制胛信号発生
回路、２９・・・・・・発熱体電源入力端子。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名蘂１
図 第４図 第５図 ｊ 第６図

Claims (1)

【特許請求の範囲】
1. 各画素に対応させて１列に設けられた発熱体を画信号に
   応じて通電加熱することにより印字を行う感熱記録方式
   において、前記１列の発熱体を複数の区間に分割し、通
   電される前記発熱体の総数が所定の個数を越えない範囲
   にある最大多数の前記区間群を判別し、その区間群を同
   時に印字させることを特徴とする感熱記録方式。