JPS614367A - サ−マル記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は中間調記録の可能なサーマル記録装置に関し、
例えばファクシミリ受信記録装置に適用される。

（ロ）　従来技術 サーマル記録装置において中間調記録をなす一つの方法
は、サーマル記録紙の発色濃度が、記録紙に対する加熱
量に応じて変化する性質を利用するものである。特公昭
５７−１４３１５号公報に開示された技術は、その典型
例であり、階調に応じて、発熱記録素子への通電時間を
制御する構成を持つ。

然るに、従来の斯る中間調記録技術は、サーマル記録紙
における発色濃度特性の非直線性に対して、何ら考慮を
払っていない。即ち従来は、上記公報に開示された技術
を含め、階調が２倍になれば、発熱記録素子への通電時
間も単純比例で２倍に設定するといった具合である。

一方、サーマル記録紙の発色濃度は第５図に示す如く、
加熱温度の低い部分と、高い部分では緩慢に変化し、中
間温度部分でのみ直線的に変化する。従って階調制御を
斯る中間温度部分でのみ行なう限り、従来の如き階調と
通電時間との間の単純比例方式は有効であるが、より広
い温度範囲での階調制御、即ち多階調制御をなすには、
上記従来技術では不＋分である。即ち、例えば、高い温
度部分では、加熱温度を高めても、発色濃度の増加は僅
かであり、よって正確な階調制御ができないのである。

（ハ）　発明の目的 本発明は、サーマル記録紙における発色濃度特性の非直
線性を補償して、より広い温度範囲での多階調制御をし
ようとするものである。

（ニ）発明の構成 本発明のサーマル記録装置の特徴は、複数の発熱ドツト
、これらの各ドツトを個別に発熱駆動する発熱駆動部、
階調情報をもつ複数の画素信号を格納する第１記憶部、
該記憶部より画素信号を読出し、該画素信号の階調に応
じた回数だけ、対応の上記発熱ドツトを駆動すべく上記
発熱駆動部を制御する制御部、複数の時間情報を格納す
る第２記憶部を具備し、上記制御部は、上記階調に応じ
た回数分の発熱制御時に、上記階調に応じた時間情報を
上記第２記憶部より読出し、該時間情報に基いて各回の
発熱駆動時間を決定することにある。

（ホ）　実施例 第１図に本発明実施例のファクシミリ記録装置を示す。

本装置では、回線（１）を通じて、入力される画信号が
最終的にサーマル記録型ヘッド（２）にてサーマル記録
紙に記録されるのであるが、まず、ヘッド（２）の詳細
を第２図にて説明する。

第２図Ａにヘッド（２）の全体構成を示す。１記録行分
が２０４８ドツトから構成されるものとして、ヘッド（
２）は１列に均等間隔で配置された、各々が１ドツト記
録可能な２０４８個の発熱ドツトを含み、それらは電気
回路的に各々が２５６個の発熱ドツトからなる第１〜第
８発熱ドツト群（２０Ａ）〜（２０Ｈ）に分割きれてい
る。ヘッド（２）は、加えて、各々が２５６ビツト長か
らなる第１〜第８シフトレジスタ（２１Ａ）〜（２１Ｈ
）と、更にこれらの各シフトレジスタと対をなｔ同一の
ビット長の第１〜第８ラツチレジスタ（２２Ａ）〜（２
２Ｂ）及び第１〜第８ドライバ群（２３Ａ）〜（２３Ｂ
＞を備えている。

ゲート信号発生回路（２４）は、クロック信号ＣＫをカ
ウントし、最初の２５６クロツクをカウントする間、第
１アンドゲート（２５Ａ’）を、又統＜２５６クロツク
をカウントする間、第２アンドゲート（２５Ｂ）を夫々
順次開放し、以後同様にして、第３〜第８アンドゲート
（２５Ｃ）〜（２５Ｈ）を２５６クロツク毎に順次開放
する。第８アンドゲート（２５Ｂ）の開放後は第１アン
ドゲート（２５Ａ）の開放に戻る。

１行分の発熱パターンを構成する２０４８ビツトのシリ
アルビットデータＤＡＴＡは、第１〜第８アンドゲート
（２５Ａ）〜（２５Ｂ＞を経ることにより、各々２５６
ビツト単位の群に分けられて第１〜第８シフトレジスタ
（２１Ａ）〜（２１Ｂ）に入り、各シフトレジスタ内で
は、クロック信号ＣＫをシフトクロックとして上位ビッ
ト方向に向う。

２５６ビツトのデータＤＡＴＡが第１〜第８ンフトレジ
スタ（２ｉＡ）〜（２１Ｈ）の何れかに完全に格納され
た時点で発生されるストローブ信号ＳＴＢにより、各シ
フトレジスタ（２１Ａ）〜（２１Ｈ）の内容が対応のラ
ッチレジスタ（２２Ａ）〜（２２Ｈ）に並列的に書込ま
れる。

その後、発生される第１〜第８イネーブル信号ＥＮＢＩ
〜ＥＮＢ８が夫々第１〜第８ドライバ群（２３Ａ）〜（
２３Ｂ）を駆動し、対応のラッチレジスタ（２２Ａ）〜
（２２１１）の内容に基いて対応の発熱ドツト群（２０
Ａ）〜（２０８）を発熱駆動する。

第２図Ｂに任意の１つの発熱ドツト群（２０ｉ＞、ドラ
イ六群（２３ｉ）、ラッチレジスタ（２２ｉ）及びシフ
トレジスタ（２１ｉ）のより詳細を示す。１つの発熱ド
ツト群（２０ｉ）を構成する各発熱ドツト群（ＨＤＩ）
〜（ＨＱ２５６）に対応してアンドゲート（Ｇ１）〜（
Ｇ２５６）が配置されている。これらのアンドゲートの
各々は、ラッチレジスタ（２２ｉ）の対応のビット内容
と、対応のイネーブル信号ＥＮＢｉとによりオンとなり
、対応の発熱ドツトに電源電圧ＶＨライン（２６）との
間で発熱電流を供給する。

きて、第１図に戻り、装置の構成及び動作を説明する。

回線（１）を通じて入力されるファクシミリ画信号は、
復調回路（３）にて送信画像の濃度に応じた振幅をもつ
アナログ画信号に復ｗ！４キれ、次いでＡ／Ｄ（アナロ
グ／デジタル）変換回路（４）で、１画素につき並列４
ビツトのバイナリ形態に変換跡れる。この４ビツトの内
容は、当該画素の濃度を表わし、従ってＡ／Ｄ変換回路
（４〉は、白を第０階調［００００］として最高第１５
階調［１１１１］までの何れかの階調情報をもつ画素信
号を次々と出力することになる。

第１セレクタ（６）は切換え信号ＭＳＥＬに基いて、Ａ
／Ｄ変換回路（４）の出力する画素信号を第１記憶部（
７）又は第２記憶部（８）に選択的に導入する。第１、
第２記憶部（７）（８）は、並列４ビツトの画素信号を
２０４８画素分格納する容量をもつＲＡＭ（ランダムア
クセスメモ゛、す）である。切換え信号ＭＳＥＬは、同
期信号分離回路（５）の出力する同期信号をフリップソ
ロツブ（５ａ）に通すことにより得られ、上記同期信号
の発生毎に“０°′、“１″が反転するものである。又
、上記同期信号は、回線（１）を通じて入力される画信
号に含まれているものであり、送信画像の一ライン走査
毎に−発生ずる。従って、第１、第２記憶部（７）（８
）には、２０４８個の画素信号からなる一走査ライン分
の画像情報がライン走査毎に交互に格納される。

書込みアドレスカウンタ（１０）はクロック発生器（１
１）の出力゛する書込みクロックＷＣＫをカウントし、
その並列１１ビツト出力にて１番地〜２０４８番地の書
込みアドレス情報を循環的に発生する。第２セレクタ（
９）は切換え信号ＭＳＥＬに基いて第１セレクタ（６）
と同期的に動作し、画素信号の第１記憶部（７）への導
入時には、上記書込みアドレス情報を第１記憶部く７）
へ、又第２記憶部（′８）への導入時には、それを第２
記憶部（８）へ与える。

第３セレクタ（１２〉は、切換え信号ＭＳＥＬに基いて
第１セレクタ（６）と逆位相で選択動作し、第１、第２
記憶部（７）（８）のうち画素信号の書込み動作状態に
ない側から画素信号を読出しフンパレータ（１５）のＡ
入力に送り込む。

読出しアドレスカウンタ（１４）はクロック発生器（１
１）の出力する読出しクロックＲＣＫをカウントし、そ
の並列１１ビツト出力にて１番地〜２０４８番地の読出
しアドレス情報を循環的に発生する。第４セレクタ（１
３）は切換え信号ＭＳＥＬに基いて第３セレクタ（１２
）と同期的に動作し、画素信号の第１記憶部（７）から
の読出し時には、該記憶部に、又第２記憶部（８）から
の読出し時には、−該第２記憶部に夫々上記読出しアド
レス情報を与える。

読出しアドレスカウンタ（１４）自体は、ＱＯ〜Ｑ７か
らなる８ビツトの下位出力と、Ｑ８〜Ｑｌｌからなる４
ビツトの中位出力と、更にＱ１２〜Ｑ１４からなる３ビ
ツトの上位出力とからなり、上記読出しアドレス情報は
下位出力ＱＯ〜Ｑ７と上位出力Ｑ１２〜Ｑ１４との計１
１ビットで構成されている。従って、読出しアドレスカ
ウンタ（１４）のカウントアツプに伴い、第１又は第２
記憶部（７）（８）からは、その下位側より、同一の２
５６画素信号が順次１６回くり返して読出され、次いで
第２５７番目から５１２番目までの２５６画素信号が同
じ＜１６回くり返し読出され、以降同様にして、２５６
画素単位で１６回のくり返し読出しが実行きれる。

第１、第２記憶部（７）（８）からの画素信号の読出し
は、この様に、同一画素がくり返して読出きれるために
、１ライン分の２０４８個の画信号を読出すのにそれ以
上の３２７６８個の読出しクロックＲＣＫが必要とされ
るが、第３、第４セレクタ（１２）（１３）が切換わる
１走査期間内に、１ライン分の画素信号の全てを第１、
第２記憶部（７）（８）から読出すべく、読出しクロッ
クＲＣＫのくり返し周波数は十分高く設定され、１走査
期間内に３２７６８個の読出しクロックＲＣＫが発生さ
れる。

一方、上記中位出力Ｑ８〜Ｑｌｌは４ビツトの階調信号
としてコンパレータ（１５）のＢ入力に入る。

読出しアドレスカウンタ（１４）のカウントアツプ論理
から明らかな如く、階調信号は、２５６画素単位の第１
回目の読出し時に［００００］、第２回目の読出し時に
［１０００］、以降同様にして第１６回目の読出し時に
［１１１１１の如く変化する。

コンパレータ（１５）は、Ａ入力に入る４ビツトの画素
信号とＢ入力に入る４ビツトの階調信号とを比較し、Ａ
入力がＢ入力より大のときに“１″、そうでないとき“
０゛′の２値画素信号を順次出力する。従って、第１又
は第２記憶部（７）（８）からの２５６画素単位の第１
回の読出し時、これらの各画素信号は、第０階調を基準
レベルとして２値化され、同様に、第２回〜第１５回の
各読出し時に、夫々第２〜第１５階調を基準レベルと・
して２値化きれる。

コンパレータ（１５）の出力する２値画素信号及び読出
しクロックＲＣＫが夫々ヘッド（２）のＤＡＴＡ入力及
びＣＫ大入力入、す、従って、１走査ラインの下位側の
第１番目の２５６画素単位は第１アンドゲート（２５Ａ
）を介して第１シフトレジスタ（２１Ａ）に１６回くり
返し格納きれ、同様にして第２番目〜第８番目の各２５
６画素単位は夫々第２〜第８シフトレジスタ（２１Ｂ）
〜（２１）１）に１６回くり返し格納きれる。

マイクロプロセサ（１６）は、読出しアドレスカウンタ
（１４〉の出力Ｑ７の立下りのタイミングでストローブ
信号ＳＴＢを発生しく第３図）、これをヘッド（２〉の
ＳＴＢ入力に送る。従って、第１〜第８シフトレジスタ
＜２１Ａ）〜（２１Ｈ）の任意のものにおいて、２値化
された２５６画素単位の画素信号が格納される毎に、こ
れらの２５６画素信号が第１〜第８ラツチレジスタ（２
２Ａ）〜（２２Ｈ）の対応のものにラッチされる。

マイクロプロセサ（１６）は、第１〜第８イネーブル信
号ＥＮＢＩ〜ＥＮＢ８を順次発生し、これをヘッド（２
）のＥＮＢＩ〜ＥＮＢ８人力に与える。即ち、第１ラツ
チレレスタ（２２Ａ）での第１回〜第１５回のくり返し
ラッチが行なわれる毎に、第１イネーブル信号ＥＮＢＩ
が第１ドライバ群（２３Ａ）に与えられ、１５回目の第
１イネーブル信号ＥＮＢＩの発生が終了した時点で１走
査ラインの最下位より２５６番目までの画素信号の記録
が終了する。以降同様に、順次第２〜第８ラツチレジス
タ（２２Ｂ）〜（２２Ｂ）でのくり返しラッチ毎に、第
２〜第８イネーブル信号ＥＮＢ２〜ＥＮＢ８が夫々第２
〜第８ドライバＲ（２３Ｂ）〜（２３Ｈ）に与えられ、
１走査ラインの全ての記録が終る。

従って、第１又は第２記憶部（７）（８）に格納された
任意の１つの画素信号は、その階調に等しい回数だけ、
ヘッド（２）の対応の発熱ドツトをくり返し発熱きせる
ことになり、同回数の重ね記録により一つの記録画素が
構成されて、第Ｏ階Ｋｍｌ（白）から第１５階調までの
１６階調をもった中間調記録がなされる。

マイクロプロセサ（１６）は、上記イネーブル信号Ｅ　
Ｎ　Ｂ　１（ｉ＝　１〜８）を対応のドライバ群（２３
ｉ＞に１５回くり返して与える際に、第３図に示す如く
、その各回の信号幅Ｔ１〜Ｔ１５を異ならせる。これら
の各１６号幅を表わす時間情報は、ＲＯＭ（リードオン
リメモリ）（１７）内に格納きれており、マイクロプロ
セサク１６〉は逐次それらを読み出す。

第４図Ａ、Ｂは、この様なイネーブル信号発生のための
マイクロプロセサ（１６〉の制御プログラムを示す。図
中、ＴＣ及びＧＣは夫々マイクロプロセサ＜１６）内の
カウンタを示し、カウンタ１“Ｃは、現在何番目の階調
の記録時であるかを指示し、カウンタＧＣは、現在ドラ
イバ群（２３Ａ）〜（２３）１）の何番目のものを駆動
中であるかを指示するものであって、カウンタＴＣ及び
カウンタＧＣは夫々当初ｒＯ，及び１１」に初期化され
ている。

読出しアドレスカウンタ（１４〉の出力Ｑ７の立下りタ
イミング、従ってストローブ信号ＳＴＨの発生毎に、第
４図Ａのプログラムが実行される。まずステップＡ１に
て、カウンタＴＣの内容が調へられ、今それは「０」で
あるので、ステップＡ５でカウントアツプされて１１」
となり、次いでステップＡ６及びＡ９で夫々カウンタＴ
Ｃ及びＧＣの内容が検査きれた後リターンする。

２番目のストローブ信号ＳＴＢが発生すると、ステップ
Ａ１の後、ステップＡ２において、カウンタＧＣの内容
に対応するイネーブル信号の出力がセットされ、ステッ
プＡ３で、ＲＯＭ（リードオンリメモリ）（１７）の中
から、カウンタＴＣの内容に対応する時間情報が読出さ
れてマイクロプロセサ（１６）内のタイマにセットされ
る。従って、今の場合、第１イネーブル信号ＥＮＢＩの
出力がセットされ、かつ時間Ｔ１が上記タイマにセット
される。

続いてステップＡ４にて上記タイマがスタートきれ、以
後、ステップＡ６、Ａ９を経てリターンする。

上記タイマがタイマアウトすると、割り込みにより第４
図Ｂのプログラムが実行きれ、そのステップＢ１で上記
タイマ動作が停止し、ステップＢ２において、カウンタ
ＧＣの内容に対応するイネーブル信号の出力がリセット
きれる。従って、結局今の場合、第１ドライバ群（２３
Ａ）を駆動する第１回目の第１イネーブル信号ＥＮＢＩ
の信号幅はＴ１となる。

以後、同様にして、第１ドライバ群（２３Ａ）における
第２回〜第１５回の駆動時、各回の第１イネーブル信号
ＥＮＢＩの信号幅は、夫々Ｔ２〜Ｔ１５となる。

第１ドライバ群（２３Ａ）における１５回目の駆動が終
了したとき、ステップＡ６でそれが判定されて、ステッ
プＡ７でカウンタＧＣがカウントアツプされ、ステップ
Ａ８でカウンタＴＣが「０．にセットされる。よって以
後同様にして、第２ドライバ群（２３Ｂ）における第１
回〜第１５回の駆動時、各回の第２イネーブル信号ＥＮ
Ｂ２の信号幅は夫々Ｔ１〜’　　　　　Ｔ１５．：＊６
゜ この様にして、第８ドライバ群（２３Ｈ）までの全駆動
が終了すると、ステップ９でそれが判定され、ステップ
Ａｌ０１Ａｌｌで夫々、カウンタＧＣ及びカウンタＴＣ
が「１．及び「０．にセットきれ、これにより１走査ラ
インの全記録終了となる。

きて、上記イネーブル信号の幅Ｔ１〜Ｔ１５は、第３図
に示す如く、信号のくり返し初期（低階調域）から中期
（中階調域〉に向うに従い小さくなり、後期（高階調域
）に向うに従って再び犬となっているが、これは第５図
に示したサーマル記録紙のの発色濃度特性を考慮したも
のである。即ち、加熱温度の低い低階調域と高階調域で
はサーマル記録紙の発色効率が低いのであるが、これら
の領域での加熱時間長、従って信号幅はより犬に設定さ
れているため、十分な加熱がなされ、中階調域領域とは
ｙ均等の発色度が得られる。よって、非直線領域を含む
発色濃度特性の広い範囲に亘って正確な階調記録が可能
となる。

（へ）発明の効果 本発明によれば、サーマル記録紙における発色濃度の非
直線性が補償され、より広い温度範囲での加熱記録制御
、即ち多階調記録が実現きれる。

【図面の簡単な説明】

第１図、第２図は本発明実施例のプロ・ンク回路図、第
３図及び第４図は夫々同実施例の動作を説明するための
タイムチャート及びフローチャート、第５図はサーマル
記録紙の発色濃度特性図である。 （２）・・・サーマル記録型ヘッド、（７）（８）・・
・第１、第２記憶部、（１５）・・・コンパレータ、（
１６）・・・マイクロプロセサ。 出・願人　三洋寛機株式会社

Claims (1)

【特許請求の範囲】
1. （１）複数の発熱ドット、これらの各ドットを個別に発
   熱駆動する発熱駆動部、階調情報をもつ複数の画素信号
   を格納する主記憶部、該記憶部より画素信号を読出し、
   該画素信号の階調に応じた回数だけ、対応の上記発熱ド
   ットを駆動すべく上記発熱駆動部を制御する制御部、複
   数の時間情報を格納する補助記憶部を具備し、上記制御
   部は、上記階調に応じた回数分の発熱制御時に、上記階
   調に応じた時間情報を上記補助記憶部より読出し、該時
   間情報に基いて各回の発熱駆動時間を決定することを特
   徴とするサーマル記録装置。