JPS62104272A - 疑似階調入力方式におけるデイザマトリツクス変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ この発明は、画像人力装置に関し、特に画像信号の濃淡
に応じて多階調の画像信号を得るための疑似階調入力方
式におけるディザマトリックス変換回路に関する。

［従来技術とその問題点〕 イメージ人力装置においては画像情報の最小ｊＦ位とな
る各画素は白・黒の２値しかとらないので白と黒との中
間色調を得るには、ディザ方式といって、ある微少面積
内で黒ドツトの占めろ割合を原稿の濃淡に応じて変化さ
せることにより、視覚的に多階調の濃淡を得るようにし
ている。例えばある微少面積として縦４ドツト、横４ド
ツトの計１６ドツトの領域を考えた場合、黒ドツトは０
〜１６個占めることかできるので計１７の疑似階調を得
ろことができる。このためには原稿の濃淡に対応じて黒
ドツトの個数を変えるためには白黒判定のしきい値を変
更する必要があり、このような疑貝階調入力法について
は、従来、変換テーブルを用いたＫｔ　雅な回路構成を
採用するか、あるいは１デツプのＣＰＵを用いてソフト
ウェア的に処理していた。このような入力方式であれば
、高価格で知能化されたイメージ入力装置の場合は特に
問題はないが、価格を徹底的に押さえたイメージ人力装
置を対象とする場合には大幅なコストダウンを期待する
ことができなくなるといった欠点があった。

［発明の目的コ この発明は」二連した問題点をなくすためになされたし
のであり、疑似階調入力方式における回路構成において
簡単な回路構成とすることにより低価格を可能としたデ
ィザマ）・リックス変換回路を提供することを目的とす
る。

［発明の構成］ この発明の疑似階調入力方式におけるディザマトリック
ス変換回路は、所定の微少面積内で黒ドツトの占める割
合を原稿の濃淡に応じて変化させることにより、多階調
の濃淡画像を得るディザ回路において、マトリックス構
成とした撮像索子を順次走査するためのクロック信号を
カウントして０ないしｎ−１を表わすｎヒツトの信号と
して出力するカウント手段と、カラン）・手段により出
力されたｎヒツトのそれぞれの信号に対応じて０ないし
ｎ−１の所定の値となるようにヒント構成を並び変える
ビット変換手段と、ビット変換手段により得られたｎビ
ットの信号を白黒ドツト判定の２値化処理回路のしきい
値として用いるアナログ信号に変換するＤ／Ａ変換手段
とを備えたことを特徴とする。

［実施例］ この発明では、ディザ方式として、ドツト分散型とし、
かっｎＸｎ画素の正方領域の微少面積を階調表現の単位
とし、ｎ’ｇＩの各画素にたいして白黒判定のしきい値
を変えて配置するようにしたディザマトリックスを採用
している。以下、この発明のｌ実施例を図面に従って説
明する。

第３図（ａ）は４×４ドツトのディザマトリックスを示
していて、各画素毎に異なるしきい値が設定してあり、
図面上の各々の数字は各画素に設定されるしきい値のレ
ベル番号を示していて、隣合わ什の黒ドツトが分散する
ように設定されている。

第３図（ｂ）は、黒レベルから白レベルまでを１７階調
となるように等分したもので各レベル番号は第３図（ａ
Ｎ：のしきい値のレベル番号に対応じている。

イメージ入力装置のセンサとしてラインセンサを使用し
た場合、通常の原稿の読み取りは左端から右端へ走査す
ることにより１画素づつ白黒の判定出力を行なうように
なっていて、原稿又は、センサ自体を副走査による行送
りをしつつ前記走査により行ごとに読み取っていくよう
になっている。

従って、第３図（ａ）におけるディザマトリックスにお
いては、第４ｎ＋１行目（ｎ＝＝０．ｌ、２．・−ｍ）
ノ読み取り時は０．８．２．Ｉ　Ｏの４つのしきい値レ
ベルを４画素ごとに繰り返しながら白黒判定を行ない、
第４０千２行目（ｎ＝ｏ、１，２．−ｍ）の読み取り時
には＋２．４．＋４．６のしきい値レベルを、第４ｎ千
３行目（ｎ＝　０．１．２．−ｍ）の読み取り時には３
，１１゜１．９のしきい値レベルを、第４ｎ＋４行目（
ｎ＝０，１，２．−ｍ）の読み取り時にはＩ　５，７．
１３．５のしきい値レベルを４画素ごとに繰り返しなが
ら白黒判定を行なって行く。

ＣＯ，Ｃ１，Ｃ２，Ｃ３は後述する行カウンタ及び列カ
ウンタの出力端子を示して、前記各画素に対応じて出力
される２ヒツトの信号を示している。

第１図は、このしきい値レベルを各画素ごとに切り換え
るためのディザマトリックス変換回路Ａを示している。

各画素を順次、所定のタイミングで走査するための画信
号クロックは、ｌクロック分遅延させるＩクロッタデ４
１４回路１を介して、２ヒツトでカウント出力する列カ
ウンタ２のカウントアツプ端子に入力される。一方、上
記走査をスタートさせろ走査スタート信号は、行カウン
タ３のリセット端子と、ＯＲ回路４の一方の入力端子に
入力される。そして、各行における読み取り改行のため
の区間信号は前記ＯＲ回路４の他の一方の入力端子に人
力されるととらに、２ビツトカウンタの行カウンタ３の
カウントアツプ端子に入力される。

Ｏ１１回路４の論理出力は列カウレン２のリセット端子
に入力される。列カウンタ２の出力端子ＣＯとＣＩとは
それぞれ排他ＯＲ回路５．６の一方の入力端子に接続さ
れ、行カウンタ３の出力端子Ｃ２とＣ３は、それぞれ排
他ＯＲ回路５．６の他の一方の入力端子に接続されると
ともに４ビツトの入力信号をアナログ信号に変換するＤ
／Ａ変換器７の入力端子Ｃ２’とＣＯｏとにそれぞれ接
続される。そして排他○Ｒ回路５，６からの論理出力端
子はＤ／Ａ変換器７の入力端子Ｃ３°とＣビとにそれぞ
れ接続される。このＤ／Ａ変換器７のアナログ出力信号
はアナログスイッチ８を介した後、しきい値のレベル信
号として用いられていて、センサからの画像信号を処理
する画像信号処理回路Ｂに使用される強弱の画像信号を
しきい値に従って白あるいは黒ドツトに振り分ける２値
化処理回路１３に送出される。

９はアナログスイッチ、１０は２値用濃淡設定ボリユー
ムであり、１１は通常の２値処理回路あるいはディザ処
理回路として用いるかを切り換えるためのスイッチ、１
２は信号反転器であり、前記アナログスイッチ８の制御
入力端子に接続されろ。

次に、上記ブロック図における制御動作を第２図のタイ
ムチャートに従って説明する。

まず、走査スタート信号が人力されると、行カウンタ３
のリセット端子に入力されるとともにＯＲ回路４を介し
て列カウンタ２のリセット端子にも人力されるので双方
の行、列カウンタ３．２はリセットされ、各出力端子Ｃ
Ｏ，ＣＩ、Ｃ２，Ｃ３はそれぞれ０を出力する。その後
、各画素の走査用の画信号クロックは列カウンタ２によ
りカウントされ、そのカウント値が端子ＣＯ，ＣＩに２
ビツトの信号で出力される。第３図（ａ）で示したよう
に、１行目の各画素の走査に対応じて（０，０）、（０
，１）、（１，０）、（１，１）の２ビツトの信号とし
て出力され、１行分のデータが読み取られると、次に走
査改行のための区間信号が人力される。この区間信号は
ＯＲ回路４を介して列カウンタ２のリセット端子に人力
されるので列カウンタ２はリセットされ、出力端子ＣＯ
，ＣＩ共に０が出力される。

又、この区間信号は行カウンタ３のカウントアツプ端子
に人力されてカウントアンプそれるので、行カウンタ３
の出力端子Ｃ２，Ｃ３にはそれぞれ１．０が出力される
。続いて画信号クロックが再び列カウンタ２によりカウ
ントされ、出力端子ＣＯ，ＣＩには２行目の各画素の走
査に対応じて（０゜０）、（０，１）、（１，０）、（
１，１）の順で２ビツトの信号が出力される。このよう
にして４行・４列からなる各画素が順に走査される。列
カウンタ２の出力端子ＣＯ，ＣＩを下位２ビツトとし、
行カウンタ３の出力端子Ｃ２，Ｃ３を上位２ビツトとし
て計４ビットのカウンタ値は、カウンタ値／しきい値レ
ベル変換回路Ａ、により、各画素の走査に対応じて所定
のしきい値レベル番号に変換される。

カウンタ値／しきい値レベル変換回路Ａ１における変換
は、排他ＯＲ回路５．６を用いて次のような論理式によ
ってなされる。

ＣＯｏ−Ｃ３ ＣＩ’−ＣＩ＋Ｃ３ Ｃ２°←Ｃ２ Ｃ５°←ＣＯ＋Ｃ２ このカウンタ値／しきい値レベル変換回路Ａ１から出力
される４ビツトのしきい値レベル番号ＣＯ’、ＣＩ’、
Ｃ２’、Ｃ３’はＤ／Ａ変換器７に入力され、しきい値
レベル番号に対応したアナログの電圧信号として出力さ
れる。

下表は、ディザマトリックス変換回路における変換表で
あり、カウンタ値、即ち画信号クロック数に対応した所
定のしきい値レベル番号が出力されまでの過程を示して
いる。

上述したようなディザマトリックスの変換は２値化処理
／ディザ処理切り換えスイッチ１１をオフとした場合で
あり、このスイッチ１１をオンにすれば、このディザマ
トリックス変換回路Ａは、２値用濃淡設定ボリユーム１
０によって設定した一定のしきい値レベルで白黒判定が
なされる通常の２値化処理回路として機能する。

［発明の効果］ 以上説明したように、この発明は、画像信号を２値化処
理する回路のしきい値を原稿の濃淡に応じて変化させる
に際し、各画素を走査するためのクロック信号をカウン
トして、このカウンタ値に従って白あるいは黒のドツト
が分散するようにしきい値を設定したので、カウンタ値
をしきい値に変換する回路は簡略化され、安価な画像人
力装置が得られる。

【図面の簡単な説明】

第１図はこの発明の１実施例を示すディザマトリックス
変換回路のブロック図、第２図は第１図のブロック図の
動作を示すタイムチャート、第３図（ａ）は第１図のデ
ィザマトリックス変換回路に適用される撮像素子に設定
されたしきい値レベルの一例を示す図、第３図（ｂ）は
第３図（ａ）におけるしきい値のレベルを示す図である
。 １・・・夏クロックディレィ回路、２・・・列カウンタ
、３・・行カウンタ、４・・・ＯＲ回路、５．６・・・
排他ＯＲ回路、７・・・Ｄ／Ａ変換器、８．９・・・ア
ナログスイッチ、ｌＯ・・・２値濃淡設定ボリユーム、
２・・・２値化処理／ディザ処理切り換えスイッチ、１
２・・信号反転器、１３・・２値化処理回路、Ａ・・・
ディザマトリックス変換回路、Ａ、・・・カウンタ値し
きい値レベル変換回路、Ｂ・・・画像信号処理回路。

Claims (1)

【特許請求の範囲】
1. （１）所定の微少面積内で黒ドットの占める割合を原稿
   の濃淡に応じて変化させることにより、多階調の濃淡画
   像を得るディザ回路において、マトリックス構成とした
   撮像素子を順次走査するためのクロック信号をカウント
   して０ないしｎ−１を表わすｎビットの信号として出力
   するカウント手段と、カウント手段により出力されたｎ
   ビットのそれぞれの信号に対応して０ないしｎ−１の所
   定の値となるようにビット構成を並び変えるビット変換
   手段と、ビット変換手段により得られたｎビットの信号
   を白黒ドット判定の２値化処理回路のしきい値として用
   いるアナログ信号に変換するＤ／Ａ変換手段とを備えた
   ことを特徴とする疑似階調入力方式におけるディザマト
   リックス変換回路。