JP2672897B2 - プリンタ用データカウンタ - Google Patents
プリンタ用データカウンタInfo
- Publication number
- JP2672897B2 JP2672897B2 JP3072727A JP7272791A JP2672897B2 JP 2672897 B2 JP2672897 B2 JP 2672897B2 JP 3072727 A JP3072727 A JP 3072727A JP 7272791 A JP7272791 A JP 7272791A JP 2672897 B2 JP2672897 B2 JP 2672897B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- counter
- counters
- data
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Fax Reproducing Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Dot-Matrix Printers And Others (AREA)
- Color, Gradation (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
Description
ウンタに関し、特にプリンタの印画率補正回路等に用い
て好適なプリンタ用データカウンタに関するものであ
る。
構成図である。図において、1は入力データ(階調デー
タ)が供給される入力バッファ、2はこの入力バッファ
1に接続された出力バッファ、3は出力バッファ2に接
続された出力部、4は入力バッファ1に接続され、階調
レベルのドット数をカウントするデータカウンタであっ
て、このデータカウンタ4の出力(カウント数)は出力
部3に供給される。5はタイミング制御回路であって、
転送アドレス制御信号を入力バッファ1及びデータカウ
ンタ4に供給し、カウンタタイミング制御信号をデータ
カウンタ4に供給し、出力アドレス制御信号を出力バッ
ファ2に供給し、出力制御信号を出力部3及びデータカ
ウンタ4に供給する。出力部3は1ドットが例えば6ビ
ットの重みずけをもつ階調データを2値データに変換す
ると共にカウント数(ドット数)に応じて印画する濃度
を階調毎に補正するように働く。
動作について説明する。入力データが入力バッファ1に
供給されると、この入力データはタイミング制御回路5
からの転送アドレス制御信号に基づいて読み出され、階
調データとして出力バッファ2に供給される。出力バッ
ファ2の内容はタイミング制御回路5からの出力アドレ
ス制御信号に基づいて読み出され、出力部3に供給され
る。出力部3では階調データを2値データに変換する。
また、データカウンタ4は入力バッファ1からの階調デ
ータの階調レベルのドット数をカウントし、そのカウン
ト数を出力部3に供給する。出力部3ではカウント数
(ドット数)に応じて印画するデータの濃度を階調毎に
補正する。そして、出力部3の出力はサーマルヘッド
(図示せず)に供給される。図6は出力部3に供給され
る出力制御信号とカウント数のタイミングを示したもの
である。
回路例を示す構成図である。図3において、31は階調
データが供給される階調レベルデコーダであって、階調
レベルがここでは例えば6ビット63段階になされてい
る。従って階調レベルデコーダ31は63個の出力端子
を有し、これに対応して63個のセレクタ32ー1〜3
2ー63が設けられる。又、処理する1ラインが複数の
ブロック例えばA〜Dの4ブロックにに分割されてお
り、従って、セレクタ32ー1〜32ー63の出力側に
横方向が1ラインのブロック数に対応し、縦方向が階調
レベル数に対応する数のカウンタが設けられる。即ち第
1列目にカウンタ33A1〜33A63、第2列目にカ
ウンタ33B1〜33B63、第3列目にカウンタ33
C1〜33C63そして第4列目にカウンタ33D1〜
33D63が設けられ、全部で252個のカウンタが設
けられる。32は各カウンタの出力を選択して出力する
カウント数セレクタである。
する。まず、タイミング制御回路5(図5)からのカウ
ンタタイミング制御信号(リセット信号)によりすべて
のカウンタがリセットされる。タイミング制御回路5か
らの転送アドレス制御信号がセレクタ32ー1〜32ー
63に供給され、Aブロックが選択され、階調レベルデ
コーダ31の出力端子1よりレベルL1の信号がセレク
タ32ー1を通してクロック信号CLKA1としてカウ
ンタ33A1に供給されてカウントされる。つまり、A
ブロックに対する1階調レベルが1カウントされる。そ
してカウンタ33A1より出力OUTA1がカウント数
セレクタ34に供給される。次に階調レベルデコーダ3
1の出力端子2よりレベルL2の信号がセレクタ32ー
2を通してクロック信号CLKA2としてカウンタ33
A2に供給されてカウントされる。そしてカウンタ33
A2より出力OUTA2がカウント数セレクタ34に供
給される。以下同様にしてカウンタ33A63迄行われ
る。Aブロックが終了すると転送アドレス制御信号によ
りBブロックが選択され、Aブロックと同様の処理が行
われる。又他のCブロック、Dブロックについても同様
に行われる。そして、カウント数セレクタ34はタイミ
ング制御回路5からのレベル、ブロックを指示する出力
制御信号に基ずいてカウンタ33A1〜33D63の各
出力を選択し、カウント数として出力部3(図5)に出
力する。
タカウンタは以上のように構成されているので、階調レ
ベルデコーダのレベル数が多くなるとそれだけカウンタ
の数も多くなり、構成が複雑になると共に高価になると
いう問題点があった。この発明は上記のような問題点を
解決するためになされたもので、構成が簡単で安価なプ
リンタ用データカウンタを得ることを目的とする。
用データカウンタは、入力データを複数の階調レベルに
デコードするデコーダと、このデコーダの階調レベルに
対応して設けられた複数のカウンタと、これらのカウン
タの出力側に設けられ、横方向が1ラインのブロック数
より1つ少ない数に対応し、縦方向が階調レベルの数に
対応する数の複数のラッチ回路とを備えたものである。
ってラッチ回路を用いる。ラッチ回路はカウンタの数分
の1のゲート数又は部品数で済むので、回路構成が簡単
で、安価なものとなる。
する。図1はこの発明の一実施例を示す構成図であり、
31、33D1〜33D63、34は前述と同様のもの
である。本実施例ではカウンタ33D1〜33D63の
出力側に横方向が1ラインのブロック数より1つ少ない
数に対応し、縦方向が階調レベルの数に対応する数の複
数のラッチ回路を設ける。即ちカウンタ33A1〜33
A63、33B1〜33B63、33C1〜33C63
の代わりにそれぞれラッチ回路35A1〜35A63、
35B1〜35B63、35C1〜35C63を用い
る。カウンタ33D1〜33D63の出力側をそれぞれ
ラッチ回路35C1〜35C63の入力側に接続すると
共にカウント数セレクタ34の入力側に接続する。ラッ
チ回路35C1〜35C63の出力側それぞれをラッチ
回路35B1〜35B63の入力側に接続すると共にカ
ウント数セレクタ34の入力側に接続する。ラッチ回路
35B1〜35B63の出力側をそれぞれラッチ回路3
5A1〜35A63の入力側に接続すると共にカウント
数セレクタ34の入力側に接続する。そして、ラッチ回
路35A1〜35A63の出力側をそれぞれカウント数
セレクタ34に接続する。又、転送アドレス制御信号が
供給されるラッチタイミングコントローラ36を設け、
そのカウンタクリア信号CLR出力端子をカウンタ33
D1〜33D63のリセット端子に接続し、ラッチ信号
LATCH出力端子をそれぞれラッチ回路35A1〜3
5C63のラッチ端子に接続する。
動作について図2を参照しながら説明する。まず、ラッ
チタイミングコントローラ36からのカウンタクリア信
号即ちリセット信号によりカウンタ33D1〜33D6
3をリセットする。そしてAブロックの階調データの各
階調レベルに対応したドット数がカウンタ33D1〜3
3D63でそれぞれカウントされる。Aブロックのデー
タに対するカウントが終了すると、ラッチタイミングコ
ントローラ36よりラッチ信号が発生され、カウンタ3
3D1〜33D63の内容即ちAブロックに関する情報
はラッチ回路35C1〜35C63にそれぞれラッチさ
れる。又、ラッチ回路35C1〜35C63に以前にラ
ッチされていた情報は前段のラッチ回路35B1〜35
B63に転送され、以下同様にして前段に転送される。
次にBブロックの階調データの各階調レベルに対応した
ドット数がカウンタ33D1〜33D63でそれぞれカ
ウントされる。Bブロックのデータに対するカウントが
終了すると、ラッチタイミングコントローラ36よりラ
ッチ信号が発生され、カウンタ33D1〜33D63の
内容即ちBブロックに関する情報はラッチ回路35C1
〜35C63にそれぞれラッチされる。又、ラッチ回路
35C1〜35C63にラッチされていたAブロックに
関する情報は前段のラッチ回路35B1〜35B63に
転送され、以下同様にして前段に転送される。Cブロッ
ク、Dブロックについても同様に行われ、ラッチ回路3
5A1〜35A63にAブロックに関する情報、ラッチ
回路35B1〜35B63にBブロックに関する情報、
ラッチ回路35C1〜35C63にCブロックに関する
情報、カウンタ33D1〜33D63にDブロックに関
する情報がそれぞれラッチされると、カウント数セレク
タ34はタイミング制御回路5(図5)からのレベル、
ブロックを指示する出力制御信号に基ずいてラッチ回路
35A1〜35C63及びカウンタ33D1〜33D6
3の各出力を選択し、カウント数として出力部(3)
(図5)に出力する。このようにして、本実施例では従
来用いたカウンタ33A1〜33A63、33B1〜3
3B63、33C1〜33C63の代わりにそれぞれラ
ッチ回路35A1〜35A63、35B1〜35B6
3、35C1〜35C63を用いたので、カウンタの数
分の1のゲート数又は部品数で済み、構成が簡略化さ
れ、安価なものとなる。尚、上記実施例では階調レベル
が6ビットの場合について説明したが、その他のビット
例えば8ビットの場合でもよい。
ータを複数の階調レベルにデコードするデコーダと、こ
のデコーダの階調レベルに対応して設けられた複数のカ
ウンタと、これらのカウンタの出力側に設けられ、横方
向が1ラインのブロック数より1つ少ない数に対応し、
縦方向が階調レベルの数に対応する数の複数のラッチ回
路とを備えたので、構成が簡単で安価なプリンタ用デー
タカウンタが得られるという効果がある。
図である。
である。
図である。
図である。
Claims (1)
- 【請求項1】 入力データを複数の階調レベルにデコー
ドするデコーダと、このデコーダの階調レベルに対応し
て設けられた複数のカウンタと、これらのカウンタの出
力側に設けられ、横方向が1ラインのブロック数より1
つ少ない数に対応し、縦方向が階調レベルの数に対応す
る数の複数のラッチ回路とを備えたことを特徴とするプ
リンタ用データカウンタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3072727A JP2672897B2 (ja) | 1991-04-05 | 1991-04-05 | プリンタ用データカウンタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3072727A JP2672897B2 (ja) | 1991-04-05 | 1991-04-05 | プリンタ用データカウンタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04307864A JPH04307864A (ja) | 1992-10-30 |
JP2672897B2 true JP2672897B2 (ja) | 1997-11-05 |
Family
ID=13497679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3072727A Expired - Lifetime JP2672897B2 (ja) | 1991-04-05 | 1991-04-05 | プリンタ用データカウンタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2672897B2 (ja) |
-
1991
- 1991-04-05 JP JP3072727A patent/JP2672897B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04307864A (ja) | 1992-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2070384A (en) | Driving equipment for multi-gradation level reproduction | |
JP3167435B2 (ja) | ドライバー回路 | |
JPH0560425B2 (ja) | ||
JPS60140982A (ja) | デジタル符号語を検出する方法および装置 | |
JP3043550B2 (ja) | プリンタの階調データ処理方法及びその装置 | |
JP2672897B2 (ja) | プリンタ用データカウンタ | |
US5934811A (en) | Line printer | |
JPH06253134A (ja) | 画像処理装置 | |
JPS58144890A (ja) | 文字発生装置における文字表示領域制御方式 | |
US5528275A (en) | Gradational printing method | |
EP0510182B1 (en) | Image scaling for thermal printers and the like | |
JPH0228474B2 (ja) | ||
JPH0127320Y2 (ja) | ||
SU1555912A1 (ru) | Устройство формировани телевизионных сигналов контура и изображени алфавитно-цифровых знаков | |
JPS6130174A (ja) | サ−マルヘツド駆動回路 | |
JP2556746B2 (ja) | 画像記憶装置 | |
JPS61140986A (ja) | 文字回転装置 | |
JPH04323052A (ja) | 記録装置 | |
JPH0267152A (ja) | 感熱転写階調制御装置 | |
JPH07108700A (ja) | プリンタのプリント方法 | |
JPS62104272A (ja) | 疑似階調入力方式におけるデイザマトリツクス変換回路 | |
JPS625776A (ja) | 2値化方式 | |
JPH0535244A (ja) | 画像処理装置 | |
JPH06204827A (ja) | パルス幅変調回路 | |
JPH04278777A (ja) | 記録装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 14 |