JP2643273B2

JP2643273B2 - 画像処理装置

Info

Publication number: JP2643273B2
Application number: JP63086492A
Authority: JP
Inventors: 好彦廣田
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1988-04-07
Filing date: 1988-04-07
Publication date: 1997-08-20
Anticipated expiration: 2012-08-20
Also published as: JPH01256873A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、カラー画像を２値表示装置によって中間調
表示するため、そのカラー成分であるカラー画像データ
をディザ法によって２値化する画像処理装置に関する。

〔従来の技術及びその問題点〕

一般に、デジタル制御されるCRTディスプレイ装置や
プリンタ装置、又はデジタル複写機などは、座標がデジ
タル的に与えられ大きさが一定の多数のドットによって
画像が構成されるものであり、それぞれのドット自体は
白又は黒（カラー）の２値表示を行うものである。

これらの装置によって中間調画像を表示する方法とし
て、ディザ法がある。

ディザ法では、中間調画像の画像データを、疑似乱数
を閾値として２値化する。画像データに疑似乱数を加え
た後に２値化しても等価である。また、疑似乱数として
マトリックス状のディザパターンを周期的に繰り返して
用いる組織的ディザ法が一般的である。

また、画像がカラーである場合には、カラー画像をそ
のカラー成分であるカラー画像データに分解し、各カラ
ー画像データに対して上述のディザ法を適用する。この
場合に、各カラーのドットの位置誤差などによるモアレ
縞の発生を防止するために、各カラー画像データに対し
ては異なるディザパターンが用いられる。

ディザ法によって画像データを２値化する従来の画像
処理装置では、ディザパターンによる２値化処理（以下
「ディザ処理」ということがある）をリアルタイムで高
速に行う必要があるため、バイポーラROM（読み出し専
用メモリ）にディザパターンを格納しておき、ここから
ディザパターンを読み出してディザ処理を行っていた
（例えば特開昭60−180370号公報）。

しかし、バイポーラROMは高速であるが，消費電力が
大きく且つ高価であるという欠点があるため、カラー画
像のディザ処理のために多数のディザパターンをバイポ
ーラROMに格納しておくことは、電源及び価格などにつ
いて問題があった。

〔問題点を解決するための技術的手段〕

本発明は、上述の問題に鑑み、バイポーラROMを用い
ることなく高速でディザ処理を行うことができる画像処
理装置を提供することを目的とし、そのための技術的手
段は、カラー画像のカラー成分である各カラー画像デー
タを、ディザパターンを用いて２値化する画像処理装置
において、前記各カラー画像データに対応して異なるデ
ィザパターンを格納した不揮発性メモリ手段と、前記不
揮発性メモリ手段からディザパターンを転送して格納す
るための読み書き可能なメモリ手段とを備え、２値化が
行われるカラー画像データに対応するディザパターンを
前記不揮発性メモリ手段から前記メモリ手段へ転送し、
前記メモリ手段に一時的に記憶されたディザパターンを
読み出して２値化を行うようにしてなることを特徴とす
る。

〔作用〕

不揮発性メモリ手段には、各カラー画像データをディ
ザ処理するための複数のディザパターンが格納されてお
り、ディザ処理を行うべきカラー画像データに対応する
ディザパターンが、そのディザ処理の前にメモリ手段に
転送される。

ディザ処理に際しては、このメモリ手段に転送され一
時的に記憶されたディザパターンが読み出され、これに
よって２値化が行われる。

メモリ手段としては、多数のディザパターンの内の最
もサイズの大きいディザパターンを格納できるメモリ容
量が有ればよく、書き換え可能な高速メモリを用いるこ
とができ、また、不揮発性メモリ手段としては、安価で
消費電力の少ないメモリ、例えばMIS構造のEPROM（書き
換え可能な読み出し専用メモリ）などを用いることがで
きる。

〔実施例〕以下、本発明の実施例を図面を参照しつつ説明する。

第５図は、カラーの原稿画像を読み取って種々の処理
を施した後に、プリンタなどへ画像データを出力するた
めのカラー画像入力装置１の電気回路のブロック図であ
る。

原稿画像の反射光を受光したイメージセンサー11から
の光電変換出力は、AD変換器を含んだデジタル化処理部
13によって量子化され、シェーディング補正やガンマ補
正を行う補正部14からなる信号補正ブロック12によっ
て、撮像過程に生じた様々の歪みが除去されるなど、画
像の補正が行われる。

変倍処理部15では、間引き法、演算法又は補間法など
による公知の電気的変倍回路によって、画像の拡大又は
縮小が行われる。

画像処理ブロック16は、３原色RGBのカラー画像デー
タから印字用トナーの３原色Ｙ（イエロー）Ｍ（マゼン
タ）Ｃ（シアン）のカラー画像データを生成するマスキ
ング処理などを行う色補正部17、画像に含まれた雑音を
取り除いて滑らかにするスムージング処理部18、エッジ
強調部19、エッジ検出部20、MTF補正部21、及び、組織
的ディザ法によってディザ処理を行う中間調処理部22を
有しており、画像データはこのブロックで様々の画像変
換処理が行われ、出力部23に出力される。なお、24は中
間ラインバッファ、25はCPU（中央処理装置）である。

第８図は、カラー画像入力装置１の光学系の概略を示
す斜視図である。

原稿ガラス台上に載置された原稿Ｄは、蛍光灯５、ロ
ッドレンズアレイ６及びイメージセンサー11からなるス
キャナーによって副走査方向にライン走査される。

イメージセンサー11は、第９図に示すように、５個の
密着型のCCDセンサーチップ11a,11a…が、横方向（主走
査方向）に連続するように、且つ縦方向（副走査方向）
に交互に４ドット分のピッチをあけて千鳥状に配置され
て構成されている。副走査方向に４ドット分のピッチが
有るために、副走査方向の後方のCCDセンサーチップ11a
からの信号出力が４ライン分遅れるが、これは、前方の
CCDセンサーチップ11aからの信号出力を４ライン分遅延
させることによって補正されている。

各CCDセンサーチップ11aは、その端部を第10図に拡大
して示すように、RGBの各カラーに対応した素子が１ド
ット（１画素）中に主走査方向に配置されており、３原
色RGBの各カラー画像データを得るようになっている。

第１図は、中間調処理部22の中の、ディザパターンを
用いて画像データを２値化するディザ処理回路28を詳細
に示すブロック図である。

ディザ処理回路28では、MTF補正部21からの各カラー
画像データDA0〜７を、カラー毎に異なるディザパター
ンを用いてディザ処理を行い、２値データを出力する。

ここで各カラー毎に異なるディザパターンを用いるの
は、プリントヘッドによる印字の際に、ドットの位置誤
差によってモアレ縞が発生するのを防止するためであ
る。

第11図ａ〜ｄは、それぞれＹ（イエロー）Ｍ（マゼン
タ）Ｃ（シアン）Ｋ（ブラック）のディザパターンの例
を示しており、これらは互いにスクリーン角が異なって
いる。

さて第１図において、ディザ処理回路28には、ディザ
パターンを一時的に格納するためのディザRAM34,35、デ
ィザRAM34,35から読み出したディザパターンのデータ
（閾値）をカラー画像データDA0〜７と同期をとるため
にラッチするラッチ36,37、ラッチ36,37からのデータと
カラー画像データDA0〜７とを比較し、カラー画像デー
タDA0〜７を２値化するためのコンパレータ38,39、ディ
ザRAM34,35にディザパターンを書き込むためのCPUデー
タバスの開閉を行うバスゲート40,41、ディザRAM34,35
からディザパターンを読み出すときのアドレスを発生す
る読み出しアドレスカウンタ31,32、読み出しアドレス
カウンタ31,32からの読み出し用アドレスとCPU25からの
書き込み用アドレスとを選択するアドレスセレクタ33、
ディザRAM34,35への書き込み時にこれらのいずれかを選
択するためのゲート42〜45、及び、ディザRAM34,35の書
き込み動作又は読み出し動作を選択するためのゲート46
を有している。

これら２個のディザRAM34,35は、例えば16階調と64階
調というように、互いに異なる種類のディザパターンを
格納するためのものであり、原稿の副走査方向（垂直方
向）の有効エリア内において垂直同期信号VDがアクティ
ブ（「Ｈ」）になることにより、読み出し動作を行う。
また、有効エリア外で垂直同期信号VDが「Ｌ」になるこ
とにより書き込みモードとなり、このときに書き込みの
ための信号S1（ローアクティブのDMWR₀信号）がアクテ
ィブとなることにより一方のディザRAM34に、信号S2
（ローラアクティブのDMWR₁信号）がアクティブとなる
ことにより他方のディザRAM35に、それぞれデータが書
き込まれる。

つまり、垂直同期信号VDが「Ｌ」のときは、スキャナ
ーは走査開始前であるか、又はリターン中であるため、
CPU25の指令によって、次に印字すべきカラー画像デー
タのディザパターンをディザRAM34,35に書き込むのであ
る。

いずれかのディザRAM34,35にデータが書き込まれる際
には、対応するいずれかのバスゲート40,41が開き、CPU
データバスMD0〜７からのデータが入力される。また、
アドレスセレクタ33はCPUアドレスバスMA0〜11を選択し
ており、CPU25からの書き込み用アドレスが指定され
る。

第２図は、中間調処理部22の中のパターン送出回路29
の詳細を示すブロック図である。

パターン送出回路29は、ディザRAM34,35にディザパタ
ーンを書き込むために、ディザROM51に格納されたディ
ザパターンを読み出してCPUデータバス上に送り出す。

ディザROM51には、Ｙ（イエロー）,M（マゼンタ）,C
（シアン）,K（ブラック）の各カラー画像データに対し
てそれぞれ２種類、合計８種類のディザパターンが格納
されており、入出力ポート53からアドレス端子A12〜14
に入力される３ビットのバンク切り替え信号BANKによっ
てバンクを切り替え、これによって８種類の内の１つの
ディザパターンを選択するとともに、CPUアドレスバスM
A0〜11によってアドレス指定を行い、選択されたディザ
パターンを読み出し、パターンデータをCPUデータバス
に出力するようになっている。

各カラー画像データに対する２種類のディザパターン
は、２個のディザRAM34,35にそれぞれ対応して書き込む
ためであり、アドレスデコーダ52及び入出力ポート53か
らの出力によりゲート54,55を介して、いずれかのディ
ザRAM34,35を選択して書き込むための上述の信号S1,S2
を出力する。

第７図は、例えば一方のディザRAM34に、マトリック
スサイズＰ×ＰのディザパターンDP1が書き込まれた状
態を示したものである。

ディザRAM34は、最大3FH×3FH（Ｈは16進数を示す）
のマトリックス状のディザパターンが格納可能であり、
ディザパターンDP1は、マトリックスの主走査方向及び
副走査方向共に（3FH−Ｐ）から3FHまでのアドレスに書
き込まれている。

なお、入出力ポート53からは、CPU25からの指令によ
って、初期値設定信号AA0〜５、及び垂直同期信号VDを
出力する。

再び第１図に戻って、ディザRAM34,35からの読み出し
の際には、アドレスセレクタ33は、読み出しアドレスカ
ウンタ31,32からの読み出し用アドレスXA0〜5,YA0〜５
を選択し、これらを上位ビット及び下位ビットに割りつ
けてディザRAM34,35のアドレス端子A0〜11に出力する。

これらの読み出しアドレスカウンタ31,32は、ディザ
パターンの主走査方向又は副走査方向のアドレスを発生
するものであり、それぞれ0H〜3FH（10進数では０〜6
3）をカウントするプリセットカウンタからなってい
る。

読み出しアドレスカウンタ31,32には、ディザRAM34,3
5に書き込まれたディザパターンのマトリックスサイズ
（Ｐ×Ｐ）に応じて、初期値設定信号AA0〜５によって
初期値（3FH−Ｐ）が初期設定される。主走査方向の読
み出しアドレスカウンタ31は、画像データDA0〜７と立
ち上がりで同期する画像クロック信号SYNCKの入力によ
りカウントアップし、最大カウント値（3FH）に達する
と再び初期値（3FH−Ｐ）からカウントを始める。副走
査方向の読み出しアドレスカウンタ32は、水平同期信号
TGによりカウントアップし、最大カウント値（3FH）に
達すると再び初期値（3FH−Ｐ）からカウントを始め
る。

読み出しアドレスカウンタ31,32によるアドレス指定
によって、ディザRAM34,35に格納されたディザパターン
のデータが順次読み出され、読み出したデータがラッチ
36,37にラッチされ、これと画像データDA0〜７とがコン
パレータ38,39により比較される。

これによって、画像データDA0〜７は、ディザパター
ンのデータを閾値として２値化され、中間調表示が可能
な２値化データがコンパレータ38,39からシリアルに出
力されることとなる。なお、２値データは「Ｌ」が白、
「Ｈ」がイエロー、マゼンタ、シアンのいずれかのカラ
ー、又は黒（ブラック）である。

第３図は、中間調処理部22の中の、シリアルパラレル
変換回路30を詳細に示すブロック図である。

シリアルパラレル変換回路30は、第６図のタイミング
チャートに示すように、コンパレータ38,39から出力さ
れるシリアルデータを、８ビットのパラレルデータに変
換する。

コンパレータ38,39からのデータは、それぞれSP変換
器61,62のシリアル入力端子に入力されており、画像ク
ロック信号SYNCKによってシフトされ、分周カウンタ63
によって画像クロック信号SYNCKを８分の１に分周した
ラッチ信号8SYNCKによりラッチされる。ラッチされたそ
れぞれの８ビットのパラレルデータは、互いに時分割さ
れ、画像データバスを経て出力部23のバスゲート71,72
へ出力される。

第４図は、出力部23の詳細を示すブロック図である。

主走査アドレスカウンタ77は、分周カウンタ79によっ
て画像クロック信号SYNCKを４分の１に分周した信号4SY
NCKをカウントし、これによってアドレスAB0〜11を発生
する。プリンタ読み出しアドレスカウンタ78は、プリン
タからのデータリクエスト信号DREQをカウントし、これ
によってアドレスAC0〜11を発生する。これらのアドレ
ス信号は、ラインバッファアドレスセレクタ75,76によ
り選択された後、出力ラインバッファ73,74をアドレス
指定する。

ラインパリティカウンタ80は、水平同期信号TGを１回
カウントする毎に「Ｌ」と「Ｈ」とを交互に出力し、出
力ラインバッファ73,74の書き込み動作と読み出し動作
とを制御する。

すなわち、出力ラインバッファ73,74は、副走査方向
の１ライン毎に書き込み動作と読み出し動作とが交互に
行われ、書き込み動作は画像クロック信号SYNCKに基づ
くアドレスAB0〜11により、読み出し動作はプリンタか
らのデータリクエスト信号DREQに基づくアドレスAC0〜1
1により、それぞれアドレス指定される。ラインパリテ
ィカウンタ80は、１ライン毎に、つまり奇数ラインと偶
数ラインとで上述のように動作を切り替えるためのもの
である。

これらの切り替わり動作をまとめて第１表に示す。

出力ラインバッファ73,74から読み出された画像デー
タは、バスゲート81,82、及びラッチ83を経て図示しな
いプリンタなどへ出力される。

上述の実施例によると、カラー画像のデータのディザ
処理が行われる前、すなわち原稿Ｄのスキャンを行う前
に、ディザROM51に格納された８種類のディザパターン
の中から当該カラー画像データのディザ処理に用いるデ
ィザパターンが、いずれかのディザRAM34,35に転送さ
れ、ディザRAM34,35からディザパターンを読み出しなが
らリアルタイムでディザ処理が行われる。

したがって、ディザROM51は高速である必要はないた
め、例えば消費電力が大きく且つ高価なバイポーラROM
を用いることなく、低速のROM、例えばMIS構造のEPROM
などを用いることができ、安価に且つ消費電力を抑える
ことができる。

上述の実施例によると、ディザRAM34,35としては、デ
ィザROM51に格納されたディザパターンの中の最もサイ
ズの大きいディザパターンを格納できるメモリ容量が有
ればよい。上述の例では、ディザRAM34は4KByteの容量
であり、最大3FH×3FHのマトリックス状のディザパター
ンが格納可能である。したがって、このマトリックスサ
イズまでのディザパターンであれば、例えば外部のホス
トコンピュータなどからダウンロードすることも可能で
あり、また、CPU25がプログラムにより発生させること
も可能である。

上述の実施例によると、複数のディザRAM34,35に格納
されたディザパターンを読み出すために、主走査方向及
び副走査方向の１組の読み出しアドレスカウンタ31,32
を用い、ディザRAM34,35に格納されたディザパターンの
マトリックスサイズの相違によるアドレスの変更に対し
ては、CPU25からの初期値設定信号AA0〜５によって初期
設定することとしているので、回路構成が簡単となり、
周辺回路を統一することができ、種々のマトリックスサ
イズのディザパターンに対応することができる。

上述の実施例において、ディザRAM34,35に格納して読
み出せるディザパターンの最大マトリックスサイズを3F
H×3FHとしたが、これを増減してもよい。また、読み出
しアドレスカウンタ31,32に初期設定する初期値を互い
に同一としているが、異ならせるようにすることも可能
である。アドレスの先頭値を初期設定しているが、先頭
値は例えば0Hと固定しておき、マトリックスの最終値を
設定するようにしてもよい。

特に、カラー画像データのディザ処理を行う場合に
は、白黒画像に比較してディザパターンの種類及びサイ
ズがともに増大するため、上述のメリットは大きい。

〔発明の効果〕

本発明によると、ディザパターンを格納した不揮発性
メモリ手段は高速である必要はないため、例えば消費電
力が大きく且つ高価なバイポーラROMを用いることな
く、低速のROM、例えばMIS構造のEPROMなどを用いるこ
とができ、安価に且つ消費電力を抑えることができる。

【図面の簡単な説明】図面は本発明の実施例を示し、第１図は中間調処理部の
中のディザ処理回路を示すブロック図、第２図は中間調
処理部の中のパターン送出回路を示すブロック図、第３
図は中間調処理部の中のシリアルパラレル変換回路を示
すブロック図、第４図は出力部を示すブロック図、第５
図はカラー画像入力装置の電気回路のブロック図、第６
図はシリアルパラレル変換回路の動作を示すタイミング
チャート、第７図はディザパターンDP1が書き込まれた
ディザRAMの状態の一例を示した図、第８図はカラー画
像入力装置の光学系の概略を示す斜視図、第９図はイメ
ージセンサーの平面図、第10図は第９図のCCDセンサー
チップを拡大した図、第11図ａ〜ｄはディザパターンの
例を示す図である。１……カラー画像入力装置（画像処理装置）、11……イ
メージセンサー、11a……CCDセンサーチップ、22……中
間調処理部、25……CPU、28……ディザ処理回路、29…
…パターン送出回路、30……シリアルパラレル変換回
路、31,32……読み出しアドレスカウンタ、34,35……デ
ィザRAM（メモリ手段）、38,39……コンパレータ、51…
…ディザROM（不揮発性メモリ手段）。

Claims

(57)【特許請求の範囲】

【請求項１】カラー画像のカラー成分である各カラー画
像データを、ディザパターンを用いて２値化する画像処
理装置において、前記各カラー画像データに対応して異
なるディザパターンを格納した不揮発性メモリ手段と、
前記不揮発性メモリ手段からディザパターンを転送して
格納するための読み書き可能なメモリ手段とを備え、２
値化が行われるカラー画像データに対応するディザパタ
ーンを前記不揮発性メモリ手段から前記メモリ手段へ転
送し、前記メモリ手段に一時的に記憶されたディザパタ
ーンを読み出して２値化を行うようにしてなることを特
徴とする画像処理装置。