JPH01256872A

JPH01256872A - 画像処理装置

Info

Publication number: JPH01256872A
Application number: JP63086491A
Authority: JP
Inventors: Yoshihiko Hirota; 好彦廣田
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1988-04-07
Filing date: 1988-04-07
Publication date: 1989-10-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、カラー画像を２値表示装置によって中間調表
示するため、そのカラー成分であるカラー画像データを
デイザ法によって２値化する画像処理装置に関する。

〔従来の技術及びその問題点〕

一般に、デジタル制御されるＣＲＴデイスプレィ装置や
プリンタ装置、又はデジタル複写機などは、座標がデジ
タル的に与えられ大きさが一定の多数のドツトによって
画像が構成され墨ものであり、それぞれのドツト自体は
白又は黒（カラー）の２値表示を行うものである。

これらの装置によって中間調画像を表示する方法として
、デイザ法がある。

デイザ法では、中間調画像の画像データを、疑似乱数を
闇値として２値化する。画像データに疑似乱数を加えた
後に２値化しても等価である。また、疑似乱数としてマ
トリックス状のディザパターンを周期的に繰り返して用
いる組織的デイザ法が一般的である。

また、画像がカラーである場合には、カラー画像をその
カラー成分であるカラー画像データに分解し、各カラー
画像データに対して上述のデイザ法を適用する。この場
合に、各カラーのドツトの位置誤差などによるモアレ縞
の発生を防止するために、各カラー画像データに対して
は、マトリックスサイズなどの異なるディザパターンが
用いられる。

従来の画像処理装置においては、マトリックスサイズの
異なる複数のディザパターンをＲＯＭ（読み出し専用メ
モリ）に格納しておき、各ディザパターン毎に専用のア
ドレス発生手段によって、ＲＯＭから必要なディザパタ
ーンを読み出し、リアルタイムでデイザ処理（２値化処
理）を行っている（例えば特開昭６０−１８０３７０号
公報）。

しかし、この従来の画像処理装置によると、複数のディ
ザパターンに対してそれぞれ専用のアドレス発生手段が
必要であり、それだけ回路が複雑でコストを要している
とともに、アドレス発生手段が汎用性に乏しく、マトリ
ックスサイズが変わった場合に容易に対応できないとい
う問題があった。

（問題点を解決するための技術的手段）本発明は、上述
の問題に鑑み、マトリックスサイズの異なる複数のディ
ザパターンに対して１つのアドレス発生手段で読み出し
を行えるようにすることを目的とし、そのための技術的
手段は、カラー画像のカラー成分である各カラー画像デ
ータを、ディザパターンを用いて２値化する画像処理装
置において、ディザパターンを格納するメモリ手段と、
前記メモリ手段から種々のディザパターンデータを読み
出すためのアドレスを発生するアドレス発生手段とを有
し、前記アドレス発生手段は、アドレスの初期値が読み
出すべきディザパターンのマトリックスサイズに応じて
初期設定が可能であることを特徴とする。

〔作　用〕

複数のディザパターンは、ＲＯＭ又はＲＡＭのそれぞれ
の領域に格納される。

アドレス発生手段には、読み出すべきディザパターンの
マトリックスサイズに応じて、当８亥ディザパターンの
アドレスの先頭値、又は最終値が初期設定される。

アドレス発生手段の発生するアドレスは、ディザパター
ンが格納されたＲＯＭ又はＲＡＭの領域を順次アドレス
指定するように、適当なアドレスセレクタなどによって
接続されており、種々のディザパターンが、１つのアド
レス発生手段によつてアドレス指定されて読み出される
。

〔実施例〕

以下、本発明の実施例を図面を参照しつつ説明する。

第５図は、カラーの原稿画像を読み取って種々の処理を
施した後に、プリンタなどへ画像データを出力するため
のカラー画像入力装置ｌの電気回路のブロック図である
。

原稿画像の反射光を受光したイメージセンサ−１１から
の光電変換出力は、ＡＤ変換器を含んだデジタル化処理
部１３によって量子化され、シェーディング補正やガン
マ補正を行う補正部１４からなる信号補正ブロック１２
によって、撮像過程に生じた様々の歪みが除去されるな
ど、画像の補正が行われる。

変倍処理部１５では、間引き法、演算法又は補間法など
による公知の電気的変倍回路によって、画像の拡大又は
縮小が行われる。

画像処理ブロック１６は、３原色ＲＧＢのカラー画像デ
ータから印字用トナーの３原色Ｙ（イエロー）Ｍ（マゼ
ンタ）Ｃ（シアン）のカラー画像データを生成するマス
キング処理などを行う色補正部１７、画像に含まれた雑
音を取り除いて滑らかにするスムージング処理部１８、
エツジ強調部１９、エツジ検出部２０、ＭＴＦ補正部２
１、及び、組織的デイザ法によってデイザ処理を行う中
間調処理部２２を有しており、画像データはこのブロッ
クで様々の画像変換処理が行われ、出力部２３に出力さ
れる。

なお、２４は中間ラインバッファ、２５はＣＰＵ　（中
央処理装置）である。

第８図は、カラー画像入力装置１の光学系の概略を示す
斜視図である。

原稿ガラス台上に載置された原稿りは、蛍光灯５、ロッ
ドレンズアレイ６及びイメージセンサ−１１からなるス
キャナーによって副走査方向にライン走査される。

イメージセンサ−１１は、第９図に示すように、５個の
密着型のＣＣＤセンサーチップｌｌａ、　ｌｌａ・・・
が、横方向（主走査方向）に連続するように、且つ縦方
向（副走査方向）に交互に４ドント分のピッチをあけて
千鳥状に配置されて構成されている。副走査方向に４ド
ント分のピッチが有るために、副走査方向の後方のＣＣ
Ｄセンサーチップ１１ａからの信号出力が４ライン分遅
れるが、これは、前方のＣＯＤセンサーチップＩｌａか
らの信号出力を４ライン分遅延させることによって補正
されている。

各ＣＣＤセンサーチップｌｌａは、その端部を第１Ｏ図
に拡大して示すように、ＲＧＢの各カラーに対応した素
子が１ドント（１画素）中に主走査方向に配置されてお
り、３原色ＲＧＢの各カラー画像データを得るようにな
っている。

第１図は、中間調処理部２２の中の、ディザパターンを
用いて画像データを２値化するデイザ処理回路２８を詳
細に示すブロック図である。

デイザ処理回路２８では、ＭＴＦ補正部２１からの各カ
ラー画像データＤＡＯ〜７を、カラー毎に異なるディザ
パターンを用いてデイザ処理を行い、２値データを出力
する。

ここで各カラー毎に異なるディザパターンを用いるのは
、プリントヘッドによる印字の際に、ドツトの位置誤差
によってモアレ縞が発生するのを防止するためである。

第１１図ａ−ｄは、それぞれＹ（イエロー）Ｍ（マゼン
タ）Ｃ（シアン）Ｋ（ブラック）のディザパターンの例
を示しており、これらは互いにスクリーン角が異なって
いる。

さて第１図において、デイザ処理回路２８には、ディザ
パターンを一時的に格納するためのデイザＲＡＭ３４，
３５　、デイザＲＡ　Ｍ３４．３５から読み出したディ
ザパターンのデータ（闇値）をカラー画像データＤＡＯ
〜７と同期をとるためにランチするラッチ３６．３７　
、ラッチ３６．３７からのデータとカラー画像データＤ
ＡＯ〜７とを比較し、カラー画像データＤＡＯ〜７を２
値化するためのコンパレータ３Ｂ、３９　、デイザＲＡ
Ｍ３４．３５にディザパターンを書き込むためのＣＰＵ
データバスの開閉を行うバスゲート４０，４１　、デイ
ザＲＡ　Ｍ３４．３５からディザパターンを読み出すと
きのアドレスを発生する読み出しアドレスカウンタ３１
，３２　、読み出しアドレスカウンタ３１．３２からの
読み出し用アドレスとＣＰＵ２５からの書き込み用アド
レスとを選択するアドレスセレクタ３３、デイザＲＡＭ
３４．３’５への書き込み時にこれらのいずれかを選択
するためのゲート４２〜４５、及び、デイザＲＡＭ３４
．３５の書き込み動作又は読み出し動作を選択するため
のゲート４６を有している。

これら２個のデイザＲＡ　Ｍ３４．３５は、例えば１６
階調と６４階調というように、互いに異なる種類のディ
ザパターンを格納するためのものであり、原稿の副走査
方向（垂直方向）の有効エリア内において垂直同期信号
ＶＤがアクティブ（ｒＨ」）になることにより、読み出
し動作を行う。また、有効エリア外で垂直同期信号ＶＤ
が「Ｌ」になることにより書き込みモードとなり、この
ときに書き込みのための信号Ｓｔ（ローアクティブのＤ
ＭＷＲ０信号）がアクティブとなることにより一方のデ
イザＲＡＭ３４に、信号Ｓ２（ローアクティブのＤＭＷ
Ｒ，信号）がアクティブとなることにより他方のデイザ
ＲＡＭ３５に、それぞれデータが書き込まれる。

つまり、垂直同期信号ＶＤが「Ｌ」のときは、スキャナ
ーは走査開始前であるか、又はリターン中であるため、
ＣＰＵ２５の指令によって、次に印字すべきカラー画像
データのディザパターンをデイザＲＡ　Ｍ３４．３５に
書き込むのである。

いずれかのデイザＲＡ　Ｍ３４．３５にデータが書き込
まれる際には、対応するいずれかのバスゲート４０．４
１が開き、ＣＰＵデークバスＭＤＯ〜７からのデータが
入力される。また、アドレスセレクタ３３はＣＰＵアド
レスバスＭＡＯ〜１１を選択しており、ＣＰＵ２５から
の書き込み用アドレスが指定される。

第２図は、中間調処理部２２の中のパターン送出回路２
９の詳細を示すブロック図である。

パターン送出回路２９は、デイザＲＡＭ３４．３５にデ
ィザパターンを書き込むために、デイザＲＯＭ５１に格
納されたディザパターンを読み出してＣＰＵデータバス
上に送り出す。

デイザＲＯＭ５１には、Ｙ（イエロー）２Ｍ（マゼンタ
）、Ｃ（シアン）５　Ｋ（ブラック）の各カラー画像デ
ータに対してそれぞれ２種類、合計８種類のディザパタ
ーンが格納されており、入出力ポート５３からアドレス
端子Ａ１２〜１４に入力される３ビツトのバンク切り替
え信号ＢＡＮＫによってバンクを切り替え、これによっ
て８種類の内の１つのディザパターンを選択するととも
に、ＣＰＵアドレスバスＭＡＯ〜１１によってアドレス
指定を行い、選択されたディザパターンを読み出し、パ
ターンデータをＣＰＵデータバスに出力するようになっ
ている。

各カラー画像データに対する２種類のディザパターンは
、２個のデイザＲＡ　Ｍ３４．３５にそれぞれ対応して
書き込むためであり、アドレスデコーダ５２及び入出力
ポート５３からの出力によりゲート５４゜５５を介して
、いずれかのデイザＲＡＭ３４．３５を選択して書き込
むための上述の信号ＳＬ、３２を出力する。

第７図は、例えば一方のデイザＲＡＭ３４に、マトリッ
クスサイズＰｘＰのディザパターンＤＰＩが書き込まれ
た状態を示したものである。

デイザＲＡＭ３４は、最大３ＦＨＸ３ＦＨ（Ｈは１６進
数を示す）のマトリックス状のディザパターンが格納可
能であり、ディザパターンＤＰＩは、マトリックスの主
走査方向及び副走査方向共に（３ＦＨ−Ｐ）から３ＦＨ
までのアドレスに書き込まれている。

なお、入出力ポート５３からは、ＣＰＵ２５からの指令
によって、初期値設定信号ＡＡＯ〜５、及び垂直同期信
号ＶＤを出力する。

再び第１図に戻って、デイザＲＡＭ３４．３５からの読
み出しの際には、アドレスセレクタ３３は、読み出しア
ドレスカウンタ３１．３２からの読み出し用アドレスＸ
ＡＯ〜５．ＹＡＯ〜５を選択し、これらを上位ビット及
び下位ビットに割りつけてデイザＲＡＭ３４．３５のア
ドレス端子ＡＯ〜１１に出力する。

これらの読み出しアドレスカウンタ３１　、３２は、デ
ィザパターンの主走査方向又は副走査方向のアドレスを
発生するものであり、それぞれＯＨ−３ＦＨ（１０進数
では０〜６３）をカウントするプリセットカウンタから
なっている。

読み出しアドレスカウンタ３１．３２には、デイザＲＡ
Ｍ３４．３５に書き込まれたディザパターンのマトリッ
クスサイズ（ｐｘｐ）に応じて、初期値設定信号ＡＡＯ
〜５によって初期値（３ＦＨ−Ｐ）が初期設定される。

主走査方向の読み出しアドレスカウンタ３１は、画像デ
ータＤＡＯ〜７と立ち上がりで同期する画像クロック信
号５ＹＮＣＫの入力によりカウントアツプし、最大カウ
ント値（３ＦＨ）に達すると再び初期値（３ＦＨ−Ｐ）
からカウントを始める。副走査方向の読み出しアドレス
カウンタ３２は、水平同期信号ＴＧによりカウントアツ
プし、最大カウント値（３ＦＨ）に達すると再び初期値
（３ＦＨ−Ｐ）からカウントを始める。

読み出しアドレスカウンタ３１．３２によるアドレス指
定によって、デイザＲＡ　Ｍ３４．３５に格納されたデ
ィザパターンのデータが順次読み出され、読み出された
データがラッチ３６　、３７にラッチされ、これと画像
データＤＡＯ〜７とがコンパレータ３８゜３９により比
較される。

これによって、画像データＤＡＯ〜７は、ディザパター
ンのデータを闇値として２４ａ化され、中間調表示が可
能な２値データがコンパレータ３８，３９からシリアル
に出力されることとなる。なお、２イ直データは「Ｌ」
が白、ｒ）（Ｊがイエロー、マゼンタ、シアンのいずれ
かのカラー、又は黒（ブラック）である。

第３図は、中間調処理部２２の中の、シリアルパラレル
変換回路３０を詳細に示すブロック図である。

シリアルパラレル変換回路３０は、第６図のタイミング
チャートに示すように、コンパレータ３８，３９から出
力されるシリアルデータを、８ビツトのパラレルデータ
に変換する− コンパレータ３８，３９からのデータは、それぞれＳＰ
変換器６１．６２のシリアル入力端子に入力されており
、画像クロック信号５ＹＮＣＫによってシフトされ、分
周カウンタ６３によって画像クロック信号５ＹＮＣＫを
８分の１に分周したラッチ信号８ＳＹＮＣＫによりラッ
チされる。ランチされたそれぞれの８ビツトのパラレル
データは、互いに時分割され、画像データバスを経て出
力部２３のバスゲート７１１７２へ出力される。

第４図は、出力部２３の詳細を示すブロック図である。

主走査アドレスカウンタ７７は、分周カウンタ７９によ
って画像クロック信号５ＹＮＣＫを４分の１に分周した
信号４５ＹＮＣＫをカウントし、これによってアドレス
ＡＢＯ〜１１を発生する。プリンタ読み出しアドレスカ
ウンタ７８は、プリンタからのデータリクエスト信号Ｄ
ＲＥＱをカウントし、これによってアドレスＡＣＯ〜１
１を発生する。これらのアドレス信号は、ラインバッフ
ァアドレスセレクタ７５．７６により選択された後、出
力ラインバッファ７３．７４をアドレス指定する。

ラインパリティカウンタ８０は、水平同期信号ＴＧを１
回カウントする毎にｒ［、ＪとｒＨ」とを交互に出力し
、出力ラインバッファ７３．７４の書き込み動作と読み
出し動作とを制御する。

すなわち、出力ラインバッファ７３．７４は、副走査方
向の１ライン毎に書き込み動作と読み出し動作とが交互
に行われ、書き込み動作は画像クロック信号５ＹＮＣＫ
に基づくアドレスＡＢＯ〜１１により、読み出し動作は
プリンタからのデータリクエスト信号ＤＲＥＱに基づく
アドレスＡＣＯ〜１１により、それぞれアドレス指定さ
れる。ラインパリティカウンタ８０は、■ライン毎に、
つまり奇数ラインと偶数ラインとで上述のように動作を
切り替えるためのものである。

これらの切り替わり動作をまとめて第１表に示す。

（以下余白）第１表出力ラインバッファ７３．７４から読み出された画像デ
ータは、バスゲート８１，８２、及びラッチ８３を経て
図示しないプリンタなどへ出力される。

上述の実施例によると、カラー画像データのデイザ処理
が行われる前、すなわち原稿りのスキャンを行う前に、
デイザＲＯＭ５１に格納された８種類のディザパターン
の中から当該カラー画像データのデイザ処理に用いるデ
ィザパターンが、いずれかのデイザＲＡＭ３４．３５に
転送され、デイザＲＡＭ３４．３５からディザパターン
を読み出しながらリアルタイムでデイザ処理が行われる
。

したがって、デイザＲＯＭ５１は高速である必要はない
ため、例えば消費電力が大きく且つ高価なバイポーラＲ
ＯＭを用いることなく、低速のＲＯＭ、例えばＭＩＳ構
造のＥＰＲＯＭなどを用いることができ、安価に且つ消
費電力を抑えることができる。

上述の実施例によると、デイザＲＡ　Ｍ３４．３５とし
ては、デイザＲＯＭ５１に格納されたディザパターンの
中の最もサイズの大きいディザパターンを格納できるメ
モリ容量が有ればよい。上述の例では、デイザＲＡＭ３
４は４ＫＢｙｔｅの容量であり、最大３ＦＨＸ３ＦＨの
マトリックス状のディザパターンが格納可能である。し
たがって、この７トリツクスサイズまでのディザパター
ンであれば、例えば外部のホストコンピュータなどから
ダウンロードすることも可能であり、また、ＣＰＵ２５
がプログラムにより発生させることも可能である。

上述の実施例によると、複数のデイザＲＡＭ３４゜３５
に格納されたディザパターンを読み出すために、主走査
方向及び副走査方向のＩＭＩの読み出しアドレスカウン
タ３１．３２を用い、デイザＲＡＭ３４゜３５に格納さ
れたディザパターンのマトリックスサイズの相違による
アドレスの変更に対しては、ＣＰＵ２５からの初期値設
定信号ＡＡＯ〜５によって初期設定することとしている
ので、回路構成が簡単となり、周辺回路を統一すること
ができ、種々のマトリックスサイズのディザパターンに
対応することができる。

上述の実施例において、デイザＲＡＭ３４．３５に格納
して読み出せるディザパターンの最大マトリックスサイ
ズを３　ＦＨＸ３　ＦＨとしたが、これを増減してもよ
い。また、読み出しアドレスカウンタ３１．３２に初期
設定する初期値を互いに同一としているが、異ならせる
ようにすることも可能である。アドレスの先頭値を初期
設定しているが、先頭値は例えばＯＨと固定しておき、
マトリックスの最終値を設定するようにしてもよい。

特に、カラー画像データのデイザ処理を行う場合には、
白黒画像に比較してディザパターンの種類及びサイズが
ともに増大するため、上述のメリントは大きい。

〔発明の効果］本発明によると、ＲＡＭなどに格納された複数のディザ
パターンを３売み出すために、プリセットカウンタなど
からなるアドレス発生手段を用い、ディザパターンのマ
トリックスサイズの相違によるアドレスの変更に対して
は、ＣＰＵなどからの初期設定により対応できる。した
がって、１つのアドレス発生手段でマトリックスサイズ
の異なる複数のディザパターンに対応することができ、
回路構成が簡単となり、コストの低減が可能となる。

【図面の簡単な説明】

図面は本発明の実施例を示し、第１図は中間調処理部の
中のデイザ処理回路を示すブロック図、第２図は中間調
処理部の中のパターン送出回路を示すブロック図、第３
図は中間調処理部の中のシリアルパラレル変換回路を示
すブロック図、第４図は出力部を示すブロック図、第５
図はカラー画像入力装置の電気回路のブロック図、第６
図はシリアルパラレル変換回路の動作を示すタイミング
チャート、第７図はディザパターンＤＰＩが書き込まれ
たデイザＲＡＭの状態の一例を示した図、第８図はカラ
ー画像入力装置の光学系の概略を示す斜視図、第９図は
イメージセンサ−の平面図、第１Ｏ図は第９図のＣＣＤ
センサーチップを拡大した図、第１１図ａ−ｄはディザ
パターンの例を示す図である。１・・・カラー画像入力装置（画像処理装置）、１１・
・・イメージセンサ−１ｌｌａ・・・ＣＣＤセンサーチ
ップ、２２・・・中間調処理部、２５・・・ＣＰＵ、２
８・・・デイザ処理回路、２９・・・パターン送出回路
、３ｏ・・・シリアルパラレル変換回路、３１．３２・
・・読み出しアドレスカウンタ（アドレス発生手段）、
３３・・・アドレスセレクタ、３４．３５・・・デイザ
ＲＡＭ　（メモリ手段）、３８．３９・・・コンパレー
タ、５１・・・デイザＲＯＭ。出願人　　ミノルタカメラ株式会社代理人　　弁理士　　久　保　幸　誰第７図００８　　　３ＦＨ−Ｐ　　　　　　　　３ＦＨ主走査
方向第１１図（ａ）　　　　　　　　　　（ｂ）イエロー（Ｙ）　　　　　　　　　　　　　　　マ乞゛
ング（Ｍ）（Ｃ）　　　　　　　　　　（ＣＩ）

Claims

【特許請求の範囲】

カラー画像のカラー成分である各カラー画像データを、
ディザパターンを用いて２値化する画像処理装置におい
て、ディザパターンを格納するメモリ手段と、前記メモ
リ手段から種々のディザパターンデータを読み出すため
のアドレスを発生するアドレス発生手段とを有し、前記
アドレス発生手段は、アドレスの初期値が読み出すべき
ディザパターンのマトリックスサイズに応じて初期設定
が可能であることを特徴とする画像処理装置。