JPS58155587A - 処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の対象 本発明は、アドレス変換バッファ（以下ＴＬＢと称する
）を備えた処理装置に関する。

従来技術 記憶装置を起動するときは変換すべき論理アドレスがＴ
ＬＢに登録されているかいないかを判定し、ＴＬＢに登
録されていればＴＬＢよシ実アドレスを取シ出し、登録
されていなければ処理を一時中断し変換テーブルから実
アドレスを取シ出し元のルーチンに戻シ処理を続行する
。

このため次の記憶装置起動のためにアドレスを更新する
必要がある場合においてＴＬＢに登録されていないため
に、変換テーブルを読みに行くときは、アドレスの更新
を禁止している。この禁止条件はＴＬＢを参照してから
判明するため、記憶装置を起動するサイクルの次のサイ
クルでアドレス更新していた。

あるいは記憶装置の起動制御とアドレス更新を同一サイ
クルで行なうために、専用の演算器を持ってアドレスの
回復を行なう方式が採用されていた。

発明の目的 本発明の目的は、専用のアドレス更新用演算器を持つこ
となしに、記憶装置の起動とアドレス更新を同一サイク
ルで行なう方法を提供することにある。

記憶装置の起動とアドレス更新を２ステツプで行なう理
由は、ＴＬＢに登録されていなかった場合にアドレス更
新を禁止するためであり、あらかじめＴＬＢに登録され
ていることが分かっている場合には、記憶装置の起動と
アドレス更新を同時に実行することが可能となる。

従って命令実行に必要な演算データアドレスが全てＴＬ
Ｂに登録されているかどうかを、命令実行前に判定し、
登録されていれば、記憶装置起動とアドレス更新を同一
サイクルで行ない登録されているかどうかわからないと
きは、記憶装置起動とアドレス更新を別のサイクルで行
なうことによシ、性能向上が可能となった。

ここで論理アドレスはページ外アドレスとベージ内アド
レスによ多構成され、実アドレスを求めるには、ページ
外アドレスに対してアドレス変換テーブルにょシ実アド
レスを求め、ページ内アドレスに対しては直接実アドレ
スとして用いられる。一般にページの大きさは、数千バ
イトであシ、−命令に使用するデータ長１〜数十バイト
に対し大きな値となっている。

従って、命令語の演算データ開始アドレスがＴＬＢに登
録されていて、更に演算データの最終アドレスが同一ペ
ージ内忙あることを検出することによシ、命令実行前に
演算データアドレスが全てＴＬＢに登録されていること
が非常に高い確率で知ることが可能である。

発明の実施例 以下本発明の一実施例を第１図、第２図にょ〕説明する
。

第１図はマイクロ命令′を示し、ステ、プＨ）１では、
コードＡＰにて第１オペランドアドレスＵ（０）をレジ
スタ１にセットされる。本例では論理アドレスを０〜２
３の２４ビツト構成され、１ページの大きさは２０４８
バイトで、ページ外アドレスとしてアドレス０〜１１を
使用しページ内アドレスをビット１２〜２３を使用して
いる。従ってレジスタ１のビット０〜１１をＴＬＢ６の
アドレスとして使用し、ビット１２〜２３を演算器５０
入力として使用される。演算器５の他方の入力には命令
語の実行前にあらかじめセットされている演算データバ
イト数を示すレジスタ３が加えられる。そして演算器５
の出力線１５は、入力線１１と入力線１３の加算結果ビ
ット１２からの桁上げがある場合％１１に、桁上げがな
い場合に％０＃が印加される。つまシ演算データの最初
のアドレスと最後のアドレスが同じページ内にある場合
は、信号線１５が％Ｏ１になシ、違うページにある場合
は、信号線１５が％１１になる。

１方ＴＬＢ６のアドレスとして入力された信号線には、
ＴＬＢ内にその論理アドレスに対する実アドレスが登録
されているかどうかを調べＴＬＢに登録されていれば信
号線１６を％Ｏ１にし６ＴＬＢに登録されていなければ
信号線１６を１１１にする。信号線１５と信号線１６は
論理和回路７に入力され、その出力信号線１７はアリ、
プ７０゜ブ８にセットされる。

次にマイクロ命令ステ、プ１０２で°は、コードＡＳＫ
ｊ！？第２オペランドアドレスＵ（１）ヲレシスタ１に
セットシ、以下同様にしてその結果の信号線１７を７リ
ツプフロ、プ９にセットする。

そしてフリップフロップ８の信号線１Ｂト、ツリ、ブフ
ロ、プ９の信号線１９は論理和回路１ｏに入力され、論
理和出力信号線２０が出力される。

従って信号線２０は、第１オペランドと第２オペランド
のアドレスがＴＬＢ内に登録されていないか、あるいは
データアドレスの最初と最後が同一ページ内に危い場合
に％１１となり、また反対にＴＬＢ内に登録されていて
、更に同一ページ内にある場合に１０＃となる。

次にマイクロ命令ステ、プ１０３では、信号線２０をテ
ストし１１１ならはステ、プ１０Ｂに分岐し、信号＠２
０が１０＃ならばステ、プ１０４に分岐する。

次にマイクロ命令ステップ１０４では、コードＦＥによ
シ記憶装置の読出し起動を行ない、Ｕ（１）＝Ｕ（１）
＋ａによシ次の記憶装置の起動のためにアドレスＵ（１
）＋８してＵ（１）に書込みアドレスの更新を行なう。

（本例は記憶装置のデータ巾を８バイトとしている。） 次のマイクロ命令ステ、プ１０５では記憶装置からの読
出しデータ％ＲＤＩ　をレジスタＵ（５）にセ、トする
。

内にマイクロ命令ステ、プ１０６では、コードＳＴによ
シ書込み起動を行ない、同時にアドレスＵ（１）を＋８
してアドレス更新を行なう。

次にマイクロ命令ステ、プ１０７では、書込みデータＵ
（５）を書込みデータレジスタＷＤにセ。

トし、記憶装置へ書込む。

１方マイクロ命令ステ、プ１０８に分岐した場合は、コ
ードＦＥによシ記憶装置に起動をする。

そしてコードＤＡＴによυＴＬＢに登録されていない場
合は、処理を中断しアドレス変換テーブルの参照ルーチ
ンへ分岐する。ＴＬＢに登録されている場合はステ、プ
１０９へ分岐する。

次にマイクロ命令ステ、ブ１０９ではＵ（１）＋８のア
ドレス更新を行なう。

以下マイクロ命令ステ、プ１１０〜１１５は同様の処理
を行なわれる。

以上述べたように本実施例によれば、第１オペランド及
び第２オペランドのデータアドレスが全てＴＬＢに登録
されている場合は、マイクロ命令ステ、プ１０９，１１
２が削減可能となシ性能向上の効果がある。

発明の効果 本発明によれば命令語の演算データアドレスが全てＴＬ
Ｂに登録されていれば、記憶装置の起動とアドレス更新
の演算が同一サイクルで奥行できるので、命令実行サイ
クル数削減の効果がある。

全てのデータがＴＬＢに登録されていない確率ハ、ペー
ジの大きさと演算データノックイト数、及び命令語の種
類によシ異なるが、一般的な記憶装置の第１のアドレス
のデータと第２のアドレスおデータを演算し第１のアド
レスへ書込む命令においては、第１のデータバイト数十
第２のデータバイト数を１ページのバイト数で割つ売た
値となる。

【図面の簡単な説明】

第１図は本発萌のマイクロプログラムの一実施例を示す
プロ、り図、第２図線間じく演算データアドレスがＴＬ
Ｂに登録されているかどうかを判定する回路図である。 １・・・レジスタ、　　　　３・・・演算データバイト
数を示すレジスタ、　　　５・・・演算器、６・・・Ｔ
ＬＢ、　　　　　７．１０・・・論理和回路、８．９・
・・フリップフロ、プ、 １１〜２０・・・信号線。 第１１ｉ￥１

Claims (1)

【特許請求の範囲】
1. ｔ　アドレス変換機能を持つ処理装置において、アドレ
   ス変換バッファメモリと、演算データの開始ア′ドレス
   が上記アドレス変換バッファに登録されていることを判
   定する第１の手段と、上記演算データの最終アドレスが
   、開始アドレスと同一ページ内にあることを判定する第
   ２の手段とを備え、上記第１の手段と第２の手段とによ
   シ演算データアドレスが全て上記アドレス変換バッファ
   メモリに登録されていることを判定する手段を備え、全
   て登録されている場合は記憶装置の起動と、次の記憶装
   置の起動のためのアドレス更新を同一サイクルで行ない
   、全てが登録されていない場合は、記憶装置の起動とア
   ドレス更新を別のサイクルで行なうことを特徴とする処
   理装置。