JPS58135537A - ラツチングリレ−の駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は動作後、制御１信号の入力が断たれても現状の
リレー動作状態を保持するラッチングリレーの駆動回路
に関する。

この樵、ラッチングリレーを用いてその制−信号、即ち
リレーの動作を持続するためのコイルへの継続した電流
を不要とすることは既に知られている。

例えは、日本国特許庁発行の実用新案出願公告１９７７
年第４８７０２号公報（以下第１の先打技術とする）ド
イツ連邦共和国発行％ｔｒｔ第１２７９７７７号明細畳
（以下第２の先行ａ術とする）が存在する。

これらは１００Ｖ、２００Ｖの電源電圧に直列にコンデ
ンサと２クチングリレーｔ−ｉ続し、・スイッチのオン
でラッチングリレーに一方向の電流を流してリレー動作
させ、一定時間後コンデンサの光電で電流會しゃ断し、
ラッチングリレーはその後機械的にその現状管保持する
。而して次にスイッチをオフにすればコンデンサが放電
し、その放電々流は例えばトランジスタ勢の半導体スイ
ッチング回路を通って前記ラッチングリレーに逆電流と
して流れ、ラッチングリレーを逆反転動作させている。

これらの欠点はコンデンサｔ−用いており、その秤量か
ら大きなものを必要とし、ＩＣ化が出来ない。又、ラッ
チングリレーは小型のため、これらコンデンサを駆動回
路としてラッチングリレー内に収納できない。

上記欠点全改善するため罠に日本国特許庁発行Ｏ％許Ｊ
ｉｇ公開１９８０年＠８０２３１号公報（以下ｗ＆３の
先行技術とする）が存在する。

これはコンデンサを用ｉずして、トランジスタの組み合
せによって行っているが、これも前記の先行技術と同じ
で１００Ｖ、２００７の電源電圧に直列トランジスタの
駆動回路及びラッチングリレーを接続している。

ところで、この第３の先行技術についてはコンピュータ
への応用展開ヰ出来ない。これは勿論、絽１１第２の先
行技術についても岡じでめる。

節チ、セントラル、グロセツシング、ユニット（０ＰＵ
）の出力ビットによってラッチングリレー１−高速度で
切換し、プログラマブル、ロジックコントローラ（ＰＬ
Ｏ）につないでいる。

而して、とのＯＰＵは例えば８出力ビツトで、その切換
速度はｌＯμａｅＣという高速度となる０反面ラッチン
グリレーの切換時間に擬する時間、卸ち、リレーのコイ
ルに流してやる時間は１００ｍ５ｅｃと上記速度と相当
ＫＩＭ＆ｊ慝れている。

従って、第３の先行技術ではこの様な筒連嵐の切換えに
はラッチングリレーが追随できず、又、それｔ−軸足す
る回路も備えられていない。

本発明社上述の技術的＠題を解決し、ラッチングリレー
に関連する回路部分を集積回路化することができるよう
にし九ラッチングリレーの駆動回路ｔ−提供することを
目的とする。

以下、図面によって本発明の詳細な説明するＯｗＪ１図
は本発明の一実施例の全体回路図でるる０ＩｉＩｉｉ理
回路ｌは、入力インターフェイス回路２，３゜４．５を
介してリセット入力端子Ｒ１セット入力端子８、トグル
入力端子Ｔ１およびモノステープル入力端子ＭＫそれぞ
れ接続されており、各入力端子Ｒ，８，Ｔ、Ｍ４Ｃは、
外部のトランジスタートランジスターロジック回路（Ｔ
ＴＬ）や相補型金に鍼化物半導体（０−ＭＯ８）などか
らの信号が、バッファ等を用いることなく入力される。

論珈回ｗ１１１にはオートリセットるるいはオートセッ
ト端子ムが接続されており、このオートリセットるるい
はオート七ット電子ムからは、初期の電源投入時や一時
停電後の電源復帰時における、リレースイッチ６の初期
状ａｔ検出する信号か与えられるｏ細珈回Ｍｌからは、
各端子Ｒ，８，’１’、Ｍ。

ムからの入力信号に応じて、半導体ス、イツチング回路
７ｋＭ作させるための信号が導出される。半導体スイッ
チング回路７Ｆｉいわゆる１巻−の２ッチングリレ−８
ｆ：含む。また論理回路Ｉ　ＫＦｉ、単安定側路９およ
び定電圧回路ｌＯが接続される。

なお、論理回路ｌは、負論理すなわち通常はハイレベル
にるる信号がローレベルになったときに１、動作信号と
見なして動作する。

なお、リセット端子Ｒからのリセット信号が入力される
と、ラッチングリレー８がセット状態にめるときはリセ
ットされ、リセット状態にるるときはリセット状態が保
持される。セット端子Ｓからのセット信号が入力される
と、ラッチングリレー８がセット状態にるるときはセッ
ト状態が保持され、リセット状ＴｈＫ６るときにはセッ
ト状態にされる。またトグル端子Ｔからのトグル信号が
入力されると、ラッチングリレー８は、トグル信号のパ
ルスの変化に応じてセット状態とリセット状態とに父互
に反転する。さらにモノステープル端子層からモノステ
ープル信号が入力されると、ラッチングリレー８社モノ
ステープル信号の立ち上りと立ち下りとに応じてリセッ
ト状態とセット状−とｔ−ｍ返す。

半導体スイッチング回路７において、ダイオード１１．
）ランジスタＴＲＩ、ＴＲ２は直列接続され、トランジ
スタＴＲＩ、ＴＲ２の接続点１２は１　リレーコイル１
３の一方端子に接続される。

ダイオード１４、トランジスタＴＲ３，ＴＲ４は直列接
続され、トランジスタＴＲ３，ＴＲ４の接続点１５はリ
レーコイル１３の他方端子に接続される０接続点１２．
１５間にはリレーコイル１３の逆起電力防止用としてツ
ェナダイオード１６゜１７か相互に途方同に接続される
。

ムＭＤケー）Ｇｌの出力社トランジスタＴＲ５のベース
に与えられるとともに、前述のトランジスタＴＲ２のベ
ースに与えられる。トランジスタＴＲ５のコレクタはト
ランジスタＴＲ６のベースに法統される０ムＮＤグー）
Ｇ２の出力はトランジスタＴＲ４０ペースに与えられる
とともに、）ランジスタＴＲ７のペースに与えられる０
トランジスタτＲ７のコレクタはトランジスタＴＲ８の
ペースに接続される。

ムＮＤゲートＧｌからのセット信号がトランジスタＴＲ
２，ＴＲ５０ベースに与えられると、トランジスタＴＲ
３，ＴＲ２が導通し、リレーコイル１３に矢符１８の方
向ｔｔｃｍｍ電ｆＩｔが流れてラッチングリレー８がセ
ットされる。一方、ムＭＤグー）Ｇ２からのリセット信
号がトランジスタＴＲ７、ＴＲ４のベースに与えられる
と、トランジス／ＴＲＩ、ＴＲ４か尋通し、リレーコイ
ル１３に矢符１８とは逆の矢符１９の方向に励磁電流が
流れてラッチングリレー８がリセットされる。

ツエナダイオード１６，１７Ｕリレーコイル１３のイン
ダクタンスによる逆起電圧を吸収する。

これらのツェナダイオード１６．１７のツェナ電圧Ｖｇ
は次の条件を満さねはならない。まず（１）端子２０に
供給されている供給電圧Ｖｃｏか敢大となったとき、リ
レーコイル１３にかかる電圧によってツェナダイオード
１６．１７が導通しないことでめる０すなわち、ツェナ
電圧Ｖｇがリレーコイル１３Ｋかかる電圧よりも低いと
、ツェナダイ＊−）’１６．１７が導通してリレーコイ
ル１３Ｋ１２１磁亀ｔＩｔが流れなくなり、ラッチング
リレー８が動作しなくなるからでるる。次に（２）ツェ
ナ電圧ＶＩ５は半導体スイッチング１路７の最小の耐圧
部よりも低いことでるる。言い換えると、リレーコイル
１３の両端に発生する逆起電圧がツェナダイオード１６
．１７で吸収されるためには、ツェナ電圧Ｖｔｘｆ半専
体スイッチング回路７の最小の耐圧部よりも低く設電し
ておかなければならない。以上の（ｕ、　ｌ！ｌの条件
１−１とめると、次のようになる。

Ｖ　Ｒ（Ｖ　ｇ　（Ｖ　Ｗ　　　　　　　　　−１１１
第１人において、記号ＶＲは供給電圧Ｖｃｃが取入のと
きにリレーコイル１３の両端にががる電圧でるり、記号
ｖｍ祉半半導スイッチング回路７の蝋小耐比でめる。

ところで従来からの半導体スイッチング（ロ）路では、
ダイオード１１．１’４が設けられていないので、供給
電圧Ｖｃｃが４．７５〜１５７の範囲では、第１式を満
足することができない。すなわち、Ｖｃｃ＝１５Ｖのと
きにリレーコイル１３の絢ｆ１ｍＫかかる電圧はｌＯｖ
でるる。ここでツェナダイオード１６．１７の電圧は、
ペース、エミッタ間の逆耐圧を用いるので、１個当り約
７．４ｖでるり、２個直列に接続しているので、全体と
して約１４．８’％’である０ところが、半導体スイッ
チング［ｇＩＭ７の最小耐圧Ｖｍはトランジスタ’１’
Ｒ３，τＲ１のペース、エミッタ間の逆耐圧と、供給電
圧Ｖｃｃの最小値との和でるり、約１２．１５Ｖでろる
。そのため第五式を満足することができない◇したがっ
て従来からの半導体スイッチング回路では、ツェナダイ
オード１６．１７が設けられてはいるが、リレーコイル
１３の逆起電圧がツェナダイオード１６．１７に吸収さ
れずに、端子２０に抜けていたことになる。ところが、
この実施例によれば、半導体スイッチング回路７の最小
耐圧部にダイオード１１．１４が設けられているので、
最小耐圧ＶＷはトランジス、りＴＲ３，テＲ，ｌのエミ
ッタ、べ−ス聞の逆耐圧と、ダイオード１１．１４のエ
ミッタ、ベース間の逆耐圧と、供給電圧Ｖａａの最小＋
ｍとの和でめり、たとえは７．４　＋７．４　＋　４．
７５＝１９．５５Ｖでめる。したがって、第１式を満足
すことかでき、リレーコイル１３の逆起電圧が、ツェナ
ダイオード１６．１７で確実に吸収されることＫなる。

第２図會り照して、入力インターフェイス回路２におい
て、リセット入力端子Ｒは、ダイオード２１．２２，２
３．２４を介してトランジスタＴＲ９のペースに接続さ
れ、トランジスタＴＲ９のコレクタはリセット人力優先
回路２５に接続される。ダイオード２２Ｆｉ）ランジス
タのコレクタ、ベース−間ダイオードでるり、７０〜１
００Ｖの逆耐圧ｋｍする０このダイオード２２によって
伝送ｍ路からのサージが抑制嘔れる。なお、ダイオード
２２．２３ｒｉｌｌ］には、定電圧ｔｍｍｔｏｌ−らノ
ミ圧を供給するための趨子２６が接続される。他の入力
インターフエイス回路３，４．５に関しては上述のイン
ターフェイス回路２と同様に構成されており、インク〒
フェイス回路３の出力はリセット人力優先回路２５に与
えられ、インターフェイス回路４．５の出力はトグル入
力優先回路２７に与えられる。

リセット入力優先回路２５は、リセット入力端子Ｒから
入力インターフエイス回１１１２１２！ｒ介して入力さ
れるリセット信号と、セット入力端子Ｓから入力インタ
ーフエイス回１１１８３ｔ−介して入力されるセツ、ト
信号とが同時に入力されたときに１リセット信号ｔ−優
先して次の第１ノイズ除去回路２８に与える（口）路で
める。またトグル入力優先回路２７は、トグル入力端子
Ｔからインターフェイス回路４ｔ−介して入力されるト
グル信号と、モノステーブル入力端子Ｍからインターフ
ェイス回路５を介して入力されるモノステーブル信号と
が同時に人力されたときに、トグル信号１に優先して第
１ノイズ除去−路２８に与える回路でるる。なお、リセ
ット信号とトグル信号とが同時に入力されたときには、
後段の７リツプフロツグ２９において、リセット信号が
優先される。したがってｍ塊回路ｌにおいては、全体と
しての信号の優先順位は、リセット信号〉セット信号〉
トグル信号〉モノステーブル１６号となる。

第ｌノイズ除去回路２８は、信号ラインに乗ってきた貴
方同性のノイズを除去する。ここで、貴方同性のノイズ
とは、第３図でＮ−と表したノイズでるり、入力信号が
ハイレベルでるる状態すなわち動作ｍ号が与えられてい
ない状態において入力信号全ローレベルとするノイズで
るる。また正方向性のノイズとは、第３図でＮ＋と衣し
たノイズでおる。なお、Ｍ　ｉノイズ除去回路２８には
、谷伯号が反転されて与えられており、したがってｉｌ
ｌノイズ除去（ロ）ｗ５２８においては、負方向性のノ
イズＮ−はハイレベルでめり、正方向性のノイズＮ十は
ローレベルでめる０ Ｔｈｔノイズ除去回路２８において、リセット入力優先
（ロ）路２５′に介するリセット信号はライン３０を介
してＯＲグー）Ｇ３に与えられるとともにＡＮＤケー）
Ｇ４の一方の入力端に与えられ、セット（Ｉ！Ｓ号はラ
イン３１’ｌ介してＯＲケートＧ３に与えられるととも
にムＮＤグー）Ｇ５の一方の入力端に与えられる。また
トグル入力優先回Ｍ２７を介するトグル信号はライン３
２ｉ介してＯＲケートＧ３に与えられるととも［ＡＮＤ
ケー）Ｇ６の一方の入力端に与えられ、モノステーブル
信号はライン３３ｔ−介してＯＲグー）Ｇ３に与えられ
るとともに、ＡＮＤケートＧ゛７の一方の入力端に与え
られる。ＯＲグー）Ｇ３の出力は遅延回路３４を介して
ＡＮＤグー）Ｇ４．Ｇ５．Ｇ６．Ｇ７の他方の入力淘に
それぞれ与えられる。このような第１ノイズ除去回路２
８によれば、遅延回路３４における遅ａ時間よりも短い
パルス幅の小さい毎号すなわちノイズは全て除去される
。なお、遅延回路とＡＮＤゲートを用いてノイズを除去
する回路は従来から周知でるるか、本件第１ノイズ除去
（ロ）路２８によれは、遅延回路３４を１個設けるだけ
で４つの信号ラインのノイズを除去することができ、回
路構成が簡単でおる。

ＡＮＤケートＧ６の出力はあ略図で示す第２ノイズ除去
回路３５に与えられる＠第２ノイズ味去回路３５におい
て、ム）ＩＤグー）Ｇ６の出力鉱反転（ロ）路３６に与
えられ、反転回路３６の出力は遅延回路３７を介して出
力されるとともにライン３８に直接出力され、遅延回路
３７はライン３８にワイアードアンド接続される。この
第２ノイズ除云回路３５によれは、負論理における正方
向性ノイズＮ＋か除去される０ムＮＤケートＧ７の出力
は、第２ノイズ除去回路３５と同様に構成されたｉ＃！
３ノイズ除去回路３９に与えられ、この第３ノイズ除去
Ｕｗ６３９においても負−理における正方向性ノイズＮ
＋が除去される。第３ノイズ除去回鮎３９の出力ライン
４２はエツジディテクタ回路４３に接続される。このエ
ツジディテクタ回路４３は、入力信号の立ち上りまたは
立ち下りに応じてｌ−のパルスｔｉ生するもので、エツ
ジディテクタ回路４３の出力はジイン番４の途中のＯＲ
グー）Ｇ１３に弁してムＭＤクー）Ｇ８の一方の入力−
に接続され、ＯＲグー）Ｇ１３の一方の入力端にはライ
ン３８が黴絖される。

ムＮＤクー）Ｇ４の出力は７リツプフロツグ２９のクリ
ア端子ＣＬＲＫ接続され、ムＮＤゲートＧ５の出力はフ
リップ７０ツブ２９のプリセットへ子ＰＲ８に接続され
る。このように、リセット＠号およびセット信号は第１
ノイズ除去回路２８によって負号同性のノイズＮ−を除
去されるたけて７リツプフロツプ２９に与えられるが、
これは７リツプ７０ツグ２９がセットｉた扛リセットさ
れる走、正方向性のノイズＮ＋によって何回もセットま
たはリセットが繰返されるだけでるり、動作に―動勢し
ないからでるる。

オートリセットるるいはオートセット電子Ａは、ダイオ
ード４５を備えるライン４６を介してトランジスタＴＲ
ｌ０のベースに接続される。トランジスタＴＲＩ　Ｏの
コレクーは反転回路４７に接続され、反転回路４７の出
力はライン４８ｔ−介してＡＮＤケートＧ５の出力ライ
ン番９とＯＲゲートＧ１４で接続されるとともに、反転
（ロ）Ｍ２Ｏに懐絖嘔れる◇この反転回路５ｏの出力は
ライン５１　１゛を介して、ＡＮＤクート（）４の出力
ライン５２とＯＲグー）Ｇ１５で接続される。ライン４
８．５１の途中には反転回路５３の出力がラインｉｌｌ
。

１１２に介してワイアードアンド接続される０反転回貼
５３には反転（ロ）略５４の出力が与えられており、反
転回路５４にはトランジスタＴＲＩＩのコレクタか接続
される０このトランジスタＴＲｌ１のペースには、遅蝙
時間を長くするためのダイオード５５，５６、コンデン
サ５７、および抵抗５８１ｒ介して端子５９が接続され
ており、端子５９には定電圧回路ｌＯからの電圧が供給
される。

反鴨［ｇ１略５３の出力ライン６０には、反転回路５４
の出力かライン１１０′に介してワイアードアンド接続
されておシ、ジイン６０ｒＬＯＲクー）Ｇ１２の一方の
入力端に接続される０ なお、ライン４６の途中には抵抗６２奮介して定電圧回
路ｌＯからの電圧を与えるための端子６３が慣統される
とともに、リレースイッチ６の一力晦か接続式れ、この
リレースイッチ６の他方端は修地される。

このような回Ｎは轍初の電源投入時めるいは瞬特９Ｐ電
時からの回傷時に、ラッチングリレー８の初期状態を決
定する。すなわち、リレースイッチ６が導通状態にめる
ときにはオートセット回路となシ、電源投入時において
ラッチングリレー８の以前の状態がリセットでろれはセ
ット状態となり、またラッチングリレー８の以前の状態
がセット状態でめればラッチングリレー８はそのままと
なる。

またリレースイッチ６が鐘断しているときにはオートリ
セット（ロ）路となり、電源投入時においてラッチング
リレー８の以前の状態がセットでろればリセット状態と
なり、リセット状態であればラッチングリレー８Ｆｉリ
セツト状態を保つ。したがって、ラッチングリレー８の
リレースイッチ６を第１図のごとく接続すると、ラッチ
ングリレ−８Ｆｉ１！源投入時にその以前の状ｍｔ保っ
。

第５図を＃照して動作ｔ−説明すると、第５図（１）で
示すように電源が投入されると、るる電圧値で第５図（
２）で示すように定電圧回路１０が起動される。この廻
電圧回路１０の起動に応じて、抵抗５８１１１−介して
コンデンサ５７が充電を動始し、そのコンデンサ５７の
両、端の電圧がダイオード５５゜５６の順方向電圧降下
とトランジスタＴＲＩＩのペース、エミッタ蘭亀比との
和に等しくなると、ＴＲＩＩが導通してコレクタ電圧が
ローレベルとなる◇それに応じて反転［ＫＭ５４の出力
はハイレベルとなり、反転回路５３の出力しＪ第５図（
Ｂ＋で示すようにローレベルとなる。−万、リレースイ
ッチ６かたとえば連断している状態において、定電圧（
ロ）路ｌＯが起動されると、トランジスタＴＲｌ０が導
通し、それに応じて反転回路４７の出力が第５図（４）
で示すようにハイレベルとなる。なお、リレースイッチ
６が導通しているときＫは、トランジスタＴＲｌ０はｊ
ｌｌｌｌ！ｌＴしており、出力はハイレベルでろり、シ
九がって反転回路４７の出力はローレベルでるる。反転
回路４７の出力がハイレベルとなるのに応じて、反転（
ロ）路５０の出力は！１１４５囚（６）で示すようにロ
ーレベルとなる。

ライン４８には、反転回１１１６４７と反転回路５３の
出力とかワイアードアンドして導出されるので、ライン
４８に導出される信号は′１ＪＩ４５；図（６１で示す
ようになる・このライン番８の１ｄ号は反転回路５３の
出力がハイレベルとなっている時間だけすなわちコンデ
ンサ５７が最終充電電圧まで充電される間だけ、ハイレ
ベルでるり、このハイレベルの信号によって７リツプフ
ロツプ２９がリセットされる。この間ライン５１に導出
されるｇＭ号は第５区（７）で示すようにｐ−レベルの
ままである。なお、リレースイッチ６が導通して９る場
合に祉、７リツプフロツプ２９はリセットされる。

一方、反転（ロ）路５３，５４の遅延による出力をアン
ドタイすることにより、コンデンサ５７が充電を完了し
た時点において、ライン６０には第５図（８）で示すト
リガパルスが導出される。このトリガパルスＦｉＯＲグ
ー）（）１２を介して単安定回路９に与えられ、単安定
回路９からパルスが１個導出される。このパルスは、ム
ＮＤクー）（）ｌ、Ｇｌ！に与えられ、今ラッチングリ
レー８がリセットされているとすると、フリップフロッ
プ２９のリセット出力Ｑが半導体スイッチング回路７に
与えられて、ラッチングリレー８がリセット嘔れる。

７リツプフ買ツブ２９のセ！ト出力ＱはムＮＤクー）Ｇ
ｌの一万の入力趨に接続されるとともに、エツジディテ
クタ（ロ）路６　ｔ　Ｋｍ絖される０工ツジテイテクタ
回［６１は７リツプフロツプ２９のセット出力Ｑの立ち
上りまたは立ち下りのふちを検出してパルスを発生する
ものでるり、このパルスはＯＲグー）Ｇ１２ｔ−介して
単安定回路９に与えられる。

＃！６図は華安定（ロ）路９の構成を示す回路図である
０単安定回艷９において、ＯＲグー）Ｇ１２の出力は、
トランジスタＴＲ１２のペースに与えられる。トランジ
スタＴＲ１２のエミッタには、抵抗６５およびダイオー
ド６６から成る直列回路を介して調子６７から定電圧回
路ｌＯの出力が与えられる。抵抗６５、ダイオード６６
およびトランジスタＴＲ１２から成る直列回路と並列に
、抵抗６８、トランジスタ？Ｒ１３、抵抗６９およびト
ランジスタＴＲ１４から成る直列［ｇｌ銘、抵抗７０、
ダイオード７１、抵抗７２から成る直列回路、ならひに
トランジス／ＴＲ１５、抵抗７３および抵抗７４から成
る直列回路が並列に接続される。またトランジスタＴＲ
Ｉ　６．’ｒＲ１７，ＴＲＩ　８および抵抗７５から成
る直列回路が前記各直列回路と並列に設けられ、トラン
ジスタＴＲ１６，ＴＲ１７と並列にトランジスタＴＲ１
９，ＴＲ２０から成る良列回路が並列に接続される。ト
ランジスタＴＲ１２のエミッタはダイオード７６を介し
てトランジスタＴＲ１４のペースに接続され、トランジ
スタＴＲ１３のコレクタはコンデンサ７７に黴絖される
。トランジスタＴＲ１３，ＴＲ１６゜ＴＲ１９の各ペー
スは共通に接続されており、トランジスタＴＲ１４のコ
レクタはトランジスタＴＲ１７のペースに接続され、ト
ランジスタＴＲｌ６、ＴＲ１７の接続点はトランジスタ
ＴＲ１５のペースに接続され、ダイオード７１および抵
抗７２の快絖点祉トランジスタＴＲ２０のペースに接続
される。抵抗７３．７４の接続点はトランジスタＴＲ２
１のペースに接続され、このトランジスタＴＲ２１のコ
レクタに接続さ゛れたライン７８に出力パルスが導出さ
れる◇トラ・ンジスタＴＲ１８のペースにはトランジス
タＴＩ％２２のペースおよびコレクタが恢絖されており
、トランジスタＴＲ２２のベースは抵抗７９ｔ−介して
指子６７に接続される。

このような単安定１路９において、トランジスタＴＲ１
２は癩常の状態では導通しており、抵抗６５およびダイ
オード６６を介して電流が流れている０このｆＰｉ費電
力を低減するためＫは、抵抗６５の値を大きくする必要
がめるが、この抵抗６５の値ｔむやみに大きくすること
はモノリシックＩｃ等においてはチップサイズおよび精
度の点から好ましくない。ところが、抵抗６５にダイオ
ード６６が直列に修続されているので、抵抗６５にかか
る電圧が等価的に減少せしめられ、それに応じて消費電
流が低減される。

一般的に単安定１路の出力のパルス＠は、モノリシック
Ｉｃ等においては外付の抵抗とコンデンサとによって決
められる０ことで、実装の関係上外付飾品ｋｍ賦する必
ＩｉＬかめる一合においては、図示のごとく抵抗を内地
回路でまかなうようにすることができる。ところかそれ
らの抵抗値はＩＭｌＪＱ度のオーダーとなるので、この
実施例では、抵抗６８およびトランジスタテＲ１３から
成るに電流回路からコンデンサ７７に充電するようにし
ている。このようにすると、トランジスタＴＲｌ９、Ｔ
Ｒ２０、および抵抗？５ｉｊ流れる定電流（ロ）路の電
ｔｌＬ値が温度変化に応じて変化するので、出力パルス
か温度条件によって大きく変化する欠点かめる。そこで
、トランジスタＴＲ１８、抵抗７５、抵抗７９およびト
ランジスタＴＲ２２から成る鼠電流回路を設けるととも
に１ダイオード７１を設けることにより、トランジスタ
テＲ２００ベース、エミッタ間の電圧を一定にする。そ
れによって、トランジスタＴＲ１９，ＴＲ２０，ＴＲｌ
８、ＴＲ２１を流れる電流が温度変化に拘らず−だとな
り、したがって単安定囲路９の出力パルス幅の温ｆ％性
がフラットになる。

このような単安に（ロ）路９において、ＯＲゲートＧ１
２ｔ−介して人力されるトリガパルスに応じて　　　□
”ライ７７８に出力パルスが導出される。このパルスの
パルス幅はコ、ンデンサ７７．の静電容１を上質化する
ことによって調整され、ラッチングリレー８が動作する
のに必要な時間よりも大に選ばれる。

ライン７８に導出されるパルスはＡＮＤゲートＧ１、Ｇ
２の他方の入力端に与えられるとともに、反転回路８０
ｔ−介してムＮＤグー）Ｇ８に与えられる。したがって
単安定回路９の出力パルスは、半導体スイッチング［Ｅ
！０１７０セット側回路を動作させるか、るるいはリセ
ット何回１１１３ｔ−動作させるかの選択をするために
用いられる。半導体スイッチング回路７＃ｉ、単安定回
路９からパルスが導出されたときのみ動作してリレーコ
イル１３Ｋｔ流が流れ、ラッチングリレー８が動作し終
るとリレーコイル１３に祉電流が流れない。したがって
消費電力が非常に小さい。

ムＭＤグー）Ｇ８の出力はフリップフロップ２９のクロ
ック端子に与えられている。そのため、単安定Ｌｉｌ！
ＪＭ９からパルスが導出されると、その間はトグル電子
Ｔおよびモノステーブル電子Ｍからの人力信号が受は付
１られない。すなわち、第７図１１１で示すようにチャ
タリングのめる人力信号がライン４４を介してムＮＤゲ
ートＧ８に与えられても、第７図（２）で示す単安定回
路９の出力パルスのパルス−Ｔの間は、ムＭＤゲートＧ
８からは島７図（りで示すようにフリップフロップ２９
のクロツク端子０ＫｔｌＣｑ号が人力されない。したが
って、単安定回路９のパルス幅Ｔよりも短いチャタリン
グに対しては誤動作を生じないことになる。なお、リセ
ット信号およびセット信号については、上述のごとき配
慮はなされていないが、これは仮にチャタリングがめっ
たとしても、フリップ７０ツブ２９が一旦動作すると、
リセットおよびセット動作が何回くり返されてもその状
態を保持するだけであるからでめる。

第８図は定電圧回路ｌＯの構成を示す回路図でめる。図
示しない電源からは、端子８ｉＫ１ｍ源電圧が供給され
る。この端子８１＆Ｃは、トランジスタＴＲ２３、抵抗
８２およびトランタフ２フ１２番から成る直列回路、ト
ランジスタＴＲ２５ｅ　ＴＲ２６、抵抗８３、トランジ
スタＴＲ２７および抵抗８４から成る直列回路、トラン
ジスタＴＲ２８、ＴＲ２９および抵抗８５から成る直列
回路、ならびに抵抗８６およびダイオード８７，８８゜
８９．９０，９１．９２から成る直列回路が並列に嵌杭
されるｏ　トランジスタＴＲ２５，ＴＲ２６の嶺枕点は
トランジスタＴＲ２３のベースに接続され、端子８１と
トランジスタＴＲ２３のベースとの間にはトランジスタ
ＴＲ３０が接続される０トランジスタＴＲ３０，ＴＲ２
５，ＴＲ２８のベースは共通に接続される。トランジス
タＴＲ２６および抵抗８３の接続点はトランジスタＴＲ
２９のベースに接続され、トランジスタＴＲ２９のベー
スはトランジスタＴＲ３１４１”介して接地されるとと
もに、ダイオプト９３ｔ−介してダイオード８９．９０
の接続点に接続される。トランジスタＴ１４３１のベー
スには、抵抗８３およびトランジスタＴＲ２７の接続点
か接続される。トランジスタＴＲ２６のベースにはトラ
ンジスタＴＲ２３および抵抗８２の接ｆｔｐｒ、点９番
が接続されており、接続点９４に接続されたライン９５
からは一定電圧の供給電圧が端子２６．５９，６３．６
７に導出されるＯ このような定電圧回路ｌＯは電源電圧の質化（４、７５
７−ｗｌ　５　Ｖ　）に対して、論理回路１１人カイン
ターフ工イス回路２〜５などの周辺回路への供給電圧を
一定とする０ここで、従来技術の定電圧回路ではダイオ
ード８７〜８９が設けられていなかったので、電源投入
時において定電圧回路ｌＯ扛電源電圧がダイオード３個
す表わち２．ｌＶＫなったときに出力を導出していた０
そのため、電源電圧の立ち上りが遅い場合には、オート
セットめるいはオートリセットのためのバルクが半導体
スイッチング回路７に与えられても、ラッチングリレー
＆の最小動作電圧よりも供給電圧Ｔｏｅが低いことが生
じ、ラッチングリレー８が動作しないことが生じるおそ
れがろったｏしかし定電圧（ロ）ＭｌＯでは６個のダイ
オード８７〜９２’ｔ−直列に＆絖しているので屋電圧
（ロ）略ｌＯの起動電圧は４．２ｖとなる。−万、ラッ
チングリレー８の最小動作電圧は約４．ＯＶでめるｏし
たがって、電源電圧のどのような立ち上りに対してもオ
ートセットるるいはオートリセット動作が１１冥に達成
される０本発明の他の実ＴＩｍ例として、第９図に示す
ようなノイズ除去［！ｌ！ｌｉｌｉｉｓｉｍ用いてもよ
い。このノイズ除去ＩＰＩｗ６９５に！−いて、反転回
路９６の出力は反転回路９７にライン、９８を介して与
えられる。また反転回路９７の出力は遅延回路９９に与
えられ、遅延１路９９の出力はライン９８にワイアード
アンド接？ｊｃ嘔れる。反転回路９７の出力はライン１
００′に介して導出されるとともに、遅延回路ｌＯ１に
与えられ、遅延回路１０１の出力はライン１００にワイ
アー　ドアンド接続される。

ｉ１０図１ｋｋ煕して、反転回路９６に与えられる信号
の成形ｊｌ１％ＩＯ図（１）で示すようにすると、反転
回路９６の出力は第１Ｏ図（２）で示され、遅延回路９
９の出力は第１０−１３１で示されるｏしたがって反転
−路９７に与えられる信号は第１Ｏ図（４）で不逼れる
ように正方向性ノイズａ　＋　ｔ、除去されているｏｒ
５Ｌ転Ｉｇｉ路９７の出力は第１Ｏ図（５）で示され、
過−一路１０１の出力は第１Ｏ図（６）で示される。し
たがってノイズ除去回路９５から導出される信号は、第
１０図（７）で示すようｔｉｃ　Ｎ”　＊　Ｎ−のノイ
ズを除去されている。

このようなノイズ除去回路は、第２図で示した第１ノイ
ズ除去回路２８、＠２ノイズ除去ＩＰＪ路３５、第３ノ
イズ除去回路３９に代えて、トグル信号ラインとモノス
テーブル信号ラインに用いることができる。しかも、従
来からのノイズ除去回路は第１１図に示すように６個の
反転回路１０２〜１０７と２個の遅延回路１０８，１０
９とを心壁とするのに対し、２個の反転回路９６．９７
と２個の遅延回路９９，１０１とで構成されており、回
路構成が簡単になる。

上述のごとく本発明によれば、集積回路化が可能になる
とともに、定電圧回路からの供給電圧を温度変化に拘ら
ず一定にすることができしかも建電圧回路ｔ／Ｊ１形化
することが可能となるＯｌた単安定回路の消費電力を低
減することができ、嘔らに、各端子からのサージ電圧を
人力インターフェイス回路で牧収することが可能となり
、＠理回路か４ＩＩＬ損することが防止される。

【図面の簡単な説明】

第１図は本発明の一実施例の全体回路図、第２凶は入力
インターフェイス回路７の回路図、第３図はノイズ１を
説明するための図、弟番図は第２ノイズ除去回路３５の
回路図、第５１はオートリセットあるいはオートセット
端子▲からの信号に応答した動作ｔｌ−８５を明するた
めのタイミングチャート、第６図は単安足回路９の回路
図、第７図はフリップフロップ２９のクロック端子ＯＫ
に入力されるｇｉ号を説明するためのタイミングチャー
ト、第８図は足電圧回路ｌＯのｌｇｌ路図、第９−は本
発明の他の実施例のノイズ除去回路９５０回帖図、第ｌ
ローはノイズ除去回路９５のタイミングチャート、弟１
１図は従来からのノイズ除去回路の回路図でめるＯ ｌ・・・論理回路、２〜５・・・入力インターフェイス
ｓｗ＋、６・・・リレースイッチ、７・・・半導体スイ
ッチング回路、８・・・ラッチングリレー、９・・・単
安定回％、１０・・・定電圧１略、１１．１４・・・ダ
イオード、２８・・・Ｍｌノイズ除去回路、２９・・・
フリップフロップ、３５・・・弟２ノイズ除去［ｇｌｗ
！１、３６・・・第３ノイズ除去回路、９５・・・ノイ
ズ除去回路、ＴＲＩ〜ＴＲ３　１・・・゛トランジスタ
、Ｒ・・・リセット端子、８・・・セット亀子、Ｔ・・
・トグル端子、Ｍ・・・モノヌテープル端子、▲・・・
オートリセラ｝６るいはオートセット端子 代理人　　　弁理士　西教圭一郎 第２図 第３図 第４図 ６３８ ゛第５図 第９図 第１１図

Claims (1)

【特許請求の範囲】
1. ラッチングリレーの動作音制御するための入力端子、お
   よびオートリセットあるいはオートセット端子からの各
   信号に応答する論理回路におけるフリップフロップのセ
   ット出力およびリセット出力音、ランチングリレーのリ
   レースイッチのスイッチング態様ｔ−ＩＩＩＩＪ＃する
   ための半纏体スイッチング回路に与えるようにしたラッ
   チングリレーの駆動回路において、前記オートリセット
   めるいはオートセット−子からのオートリセットわるい
   はオートセット信号−１またはフリップフロップのセッ
   ト出力に応答して動作する単安定回路の出力と、剖配セ
   ット出力めるいはリセット出力とが一致したときに、半
   導体スイッチング回路に１ｔｉＩ制御侶号を与えるよう
   にし、前記単安定＆ｇ１路には常時導通しているトラン
   ジスタに電流ｔ−供給するラインにダイオード會介在し
   て消費＊ＩＬｋ低減せしめるとともに１コンデンサ會定
   電流回路から充電するように構成し、しかも温度変化に
   拘らず一足のノ（ルス幅のパルスを導出せしめるように
   し、電源電比を一足電圧にして供給するための定電圧回
   路の起動電圧全ランチングリレーの最小動作電圧よりも
   大とし、さらに前記入力端子からの信号を論理回路に入
   力するために接続された各入力インターフェイス回路に
   はサージ電圧を吸収する喪めのダイオードを設けたこと
   を特徴とするラッチングリレーの駆動回路。