JPS5894731A

JPS5894731A - リレ−の駆動回路

Info

Publication number: JPS5894731A
Application number: JP19237781A
Authority: JP
Inventors: 森　哲男; 西村　広海; 渡里　義衛
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1981-11-30
Filing date: 1981-11-30
Publication date: 1983-06-06
Also published as: JPH0317172B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明はリレーの駆動回路に関し、特にラッチングリレ
ーをコンデンサの充、放＊＊流で態動する回艷に関する
。

第１図を奈照して、先行技術では、端子１に直流電圧■
が供給されると、ダイオードＤ４−コンデンサｃ１−ラ
ッチングリレーコイル２へト’ｔＪＬ流１１が流れ、ラ
ッチングリレーコイル２が励磁されてラッチングリレー
がセットされる。このときトランジスタＴＲ４のベース
、エミッタ間はダイオードＤ４によって逆バイアスされ
ているので、ｍ’ｌＪ「シたままであり、そのためトラ
ンジスタＴＲ５、ＴＲ６も遮断したままである。前自演
流１１によってコンデンサｏｌが充電されると、電流１
１は流れなくなるが、ラッチングリレーはセット状態を
維持している。直流電圧Ｖの供給が遮断されると、コン
デンサ０．１に充電されていた電荷が放電を開始し、ト
ランジスタＴＲ４のエミッタ、ベース間および抵抗Ｒ３
へと電流１２が流れる。それによってトランジスタＴＲ
４が導通し、トランジスタＴＲ５、ＴＲ６が順次尋通ず
る。そのためコンデンサＯ１の放電電流１３がコンデン
サＣ１−トランジスタＴＲ６→ラツチングリレーフイル
２→コンデンサ０１へと流れ、ラッチングリレーコイル
２にはセット動作のときの電流１１と逆向きの電流１３
が流れることになり、ラッチングリレーがリセットされ
る。このような先行技術では、端子１と接地された端子
３とのいわゆる２Ｍ式であって増幅作用がなく、シかも
相補型金Ｊ！４＠化物半導体（０−ＭＯＳ）やトランジ
スタートランジスターロジック回路（Ｔ　Ｔ’Ｌ　）な
どのディジタル集積回路から直接駆動することができな
かった。

本発明は、上述の技術的課題を解決し、ディジタル集積
回路から直接駆動することができる単安定動作リレーの
駆動回路を提供することを目的とする。

以下、図面によって本発明の詳細な説明する。

第２図は本発明の一実施例の回路図であり、第１図の先
行技揄に対応する部分には同一の参照符を付す。端子ｌ
には直流電圧Ｖｃｃが与えられており、端子３は接地さ
れる。これらの端子１，３に加えて第３の端子４が設け
られており、この端子４には０−Ｍ０８ＪｐＴＴＬが接
続される。０−ＭＯＳあるいはＴＴＬから端子４に与え
られる信号がローレベルであるときには、ラッチングリ
レーコイル２に矢符５の方向に電流が流れてラッチング
リレーかセットされ、端子４に与えられる信号かハイレ
ベルであ、るときにはラッチングリレーコイル２に矢符
５と逆方向の電流が流れてラッチングリレーかリセット
される。

端子１，４．３はインターフェイス回路６に接続される
。インターフェイス回路６において、端子ｌに接続され
たライン７は、抵抗Ｒ２およびトランジスタＴＲＩから
成る直列回路に接続される。

トランジスタＴＲＩのベースと端子４との間には、ダイ
オードＤ１、ダイオードＤｌと逆方向のダイオードＤ２
、およびダイオードＤ１と逆方向のダイオードＤ３が直
列に接続される。ライン７、ならびにダイオードＤ１お
よびダイオードＤ２の接続点間には抵抗Ｒ１が接続され
る。なお抵抗Ｒ２の抵抗値は比較的大に遍ばれる。

ライン７と抵抗Ｒ２との接続点８は抵抗Ｒ３およびトラ
ンジスタＴＲ３から成る直列回路にｍｌされる。トラン
ジスタＴＲ３のベースにはトランジスタＴＲ２のエミッ
タが接続され、肉トランジスタＴＲ２、ＴＲ３のコレク
タは共通に接続され、トランジスタＴＲ２のベースには
インターフェイス回路６におけるトランジスタＴＲ１の
コレクタか接続される。このようにしてトランジスタＴ
Ｒ２、ＴＲ３は相互にダーリントン接続される。

抵抗３と並列に、ダイオードＤ４．コンデンサ０１およ
びラッチングリレーコイル２から成る直列回路がｌｊ？
にされる。ダイオードＤ４とコンデンサＯ１との接続点
９には、トランジスタＴＲ４のエミッタ、トランジスタ
ＴＲ５のコレクタ、トランジスタＴＲ６のコレクタが並
列に接続される。トランジスタＴＲ４のベースはダイオ
ードＤおよび抵抗Ｒ３の接続点に接続され、トランジス
タＴＲ４のコレクタはトランジスタＴＲ５のベースに接
続されるとともに、抵抗Ｒ４を介してラッチングリレー
コイル２および抵抗３の接続点１ｏに接続される。トラ
ンジスタＴＲ５のベースにハトランジスタＴＲ５のエミ
ッタが接続され、トランジスタＴＲ６（７）エミッタは
接続点１０に接続される。

また、接続点９，１０間コンデンサｏ１とラッチングリ
レーコイル２とから成る直列回路と並列にダイオードＤ
５が接続される。

端子４にローレベルの信号が与えられると、トランジス
タＴＲＩが遮断し、それに応じてトランジスタＴＲ２、
ＴＲ３が４通する。なお、ダイオードＤ２　、Ｄ３およ
びトランジスタＴＲＩのベース、エミッタ間の電圧降下
は約２．１ｖであり、ダイオードＤ１の電圧降下は約０
．７　Ｖである。したがって端子４におけるローレベル
とハイレベルとのしきい値は約１．４’Ｖであり、約１
．４ｖ以下の信号電圧がローレベルとなるが、電圧のば
らつき等を４屡して１ｎη記しきい値を（１，４±０．
６　）　ｖとする。そうすると、胃−レベルが０．８ｖ
となり、ハイレベルが２■−となるが、このような信号
電圧は０−ＭＯＳやＴＴＬの出力信号に対応しており、
号を与えて動作させることかできる。

トランジスタＴＲＩが導通すると、それに応じてトラン
ジスタＴＲ２，ＴＲ３が４：ＪＩ１１シ、供給電圧Ｖｃ
ｃによってダイオードＤ４−コンデンサ０１−ラッチン
グリレーコイル２へと矢符５で示す方向に電流が流れ１
ラツチングリレーがセットされる。コンデンサ０１か充
電されると、矢符５で示す方向への電流の流れは停止す
るが、ラッチングリレーはそのセット状態を維持する。

ラッチングリレーがセット状態にあるときに、端子４に
ハイレベルの信号を与えると、抵抗Ｒ１−ダイオードＤ
２−ダイオードＤ３−トランジスタＴＲＩのベース１エ
ミツタ間へと電流が流れ、トランジスタＴＲＩが導通す
る。それに応じてトランジスタＴｌ（２，’Ｉ’Ｒ３が
遮断する。そのため、コンデンサ０１に充電されていた
電荷が放電され始め、トランジスタＴＲ４のエミッタ、
ベース間に電流が流れてトランジスタＴＲ４が導通し、
それに応じてトランジスタＴＲ５、ＴＲ６が導通してコ
ンデンサ０１の放電電流か、コンデンサ０１−トランジ
スタＴＲ６−ラッチソゲリレーコイル２−コンデンサＯ
１へと流れる。したかつてラッチングリレーコイル２に
は、矢符５と逆方向の１宛が流れることになり、ラッチ
ングリレーがリセットされる。

なお、コンデンサ０１が充電されると、リレーの駆動電
流を極端に小さくして省電力化を図っているか、セット
状態とリセット状態とを切換えるためのトランジスタＴ
Ｒ３のベース電流が大であっては無二は味である。その
ため、トランジスタＴＲ２，ＴＲ３をダーリントン接続
して増幅率を大とすることによりベース電流を低減して
いる。

この実施例によれば、０−ＭＯＳやＴＴＬからの１４号
によってリレーを直接駆動することができるので、各種
のコント０−ルシステムに用いることかでき、しかも″
亀力消＊瀘か小さい。ところが、この実施例ではコンデ
ンサ０１の充電電流が短詩：ハＪではあるが比較的大で
あり、しかも大形のラッチングリレーを駆動するために
はコンデンサｃ１の谷−を大としなければならない。そ
こで、そのような欠点を解ｌＩ７シた他の実施例を次に
説明する。

第３図は本発明の他の実に例の回路図であり、８８２図
の実施例に対応する部分には同一の参照符ヲ付ス。この
実施例では、インターフェイス回路６におけるライン７
と抵抗Ｒ２とのｍｂ点８に抵抗Ｒ５とトランジスタＴＲ
７との直列回路が接続される。トランジスタＴＲ７のベ
ースはインターフェイス回路６におけるトランジスタＴ
ＲＩのコレクターに接続され、トランジスタＴＲ７のコ
レクタには抵抗Ｒ６とコンデンサＣ２とから成る並列回
路１１が接続され、トランジスタＴＲＩのコレクタには
抵抗Ｒ７とコンデンサＣ３とがら成る並列回路１２がｗ
ｈされる。これらの並列回Ｔｈ１ｌ。

１２の出力は、ラッチングリレーコイル２を含む半導体
スイッチング回路１３にそれぞれ与えられる。

半導体スイッチング回路１３において１　トランジスタ
ＴＲｌ０とトランジスタＴＲＩＩとは直列接続され、そ
れらの接続点１４はラッチングリレ−コイル２の一方端
子にｍＭされる。またトランジスタＴＲ１２とトランジ
スタＴＦｔ１３とが直列接αされ、それらの接続点１５
はラッチングリレーコイル２の他方端子に接続される。

接続点１４゜１５Ｈにはラッチングリレーコイル２の逆
起電力防止用としてツェナダイオードＺＤＩ、ＺＤ２が
相互に逆方向に接続される。

並列回路１．１はトランジスタＴＲ８のベースに接続さ
れるとともにトランジスタＴＲ１３のベースにｗｈされ
、並列回路１２はトランジスタＴＲ１１のベースに接続
されるとともに、トランジスタＴＲ１４のベースに接続
される。トランジスタＴＲｌ０のベースは抵抗Ｒ８およ
びトランジスタＴＲ８の接続点に接続され、トランジス
タ、ＴＲ１２のベースは抵抗Ｒ９およびトランジスタＴ
Ｒ１４の接続点に接続される。

端子４にローレベルの信号が与えられると、トランジス
タＴＲＩが遮断し、それに応じてトランジスタＴＲ７が
導通するとともに、トランジスタＴＲ８，ＴＲｌ０．Ｔ
Ｒ１３が遮断する。そのため、供給電圧Ｖｃｃによって
、抵抗Ｒ２からコンデンサ０３をれで、トランジスタＴ
ＲＩＩのベース、エミッタ間およびトランジスタＴＲ１
４のベース、エミッタ間゛に電流が流れる。そのためト
ランジスタＴＲＩＩ、ＴＲ１４が導通し、トランジスタ
ＴＲ１２が導通する。したがってラッチングリレーコイ
ル２には矢符１６で示す方向に電流が流れ、ラッチング
リレーかセットされる。コンデンサ０３か充電されると
、トランジスタＴＲＩＩ、ＴＲ１４のベース電流が流れ
なくなり、トランジスタＴＲＩ　１　、ＴＲＩ　２　、
ＴＲ１４はａｌｊｌするｏ　こｆ）状態でラッチングリ
レーコイル２には電流が流れなくなるが、ラッチングリ
レーはセット状態を維持する。

なお、コンデンサ０３の充電が終了すると、コンデンサ
０３と並列の抵抗Ｒ７を経て電流が流れるが、その電流
値を小さくするために抵抗Ｒ７の抵抗値を十分に大きく
選んでおく。この抵抗Ｒ７はコンデンサｏ３の放電用で
あり、トランジスタＴＲＩが導通すると、コンデンサ０
３の両端には電圧か供給されないので、コンデンサ０３
は抵抗）＋７で放電する。なお、抵抗Ｒ６も抵抗Ｒ７と
同様に、コンデンサ０２の放電用であり、抵抗値を十分
に大きく選んでいる。

ラッチングリレーかセット状態にあるときに、端子４に
ハイレベルの信号を与えると、トランジスタＴＲＩが導
通し１それに応じてトランジスタＴＲ７が遮断する。こ
こで、コンデンサ＠３は抵抗Ｒ７で放電し、次にトラン
ジスタＴＲＩか導通するまで待機する。トランジスタＴ
ＲＩＩ、ＴＲ１２は遮断しており、トランジスタＴＲ７
がａｌｌＴするのに沁じてトランジスタＴＲ８，ＴＲ１
３が＃賄し、トランジスタＴＲｌ０が導通する。そのた
めラッチングリレーコイル２には矢符１６と逆り向の′
電流が流れ１それによってラッチングリレーかりセット
される。コンデンサＣ２が充電されると、トランジスタ
ＴＲｌ０．ＴＲ１３が遮断してラッチングリレーコイル
２には電流が流れなくなる力・、ラッチングリレーはリ
セット状態を維持する。

このようにして、端子４にローレベルの信号を与えると
、ラッチングリレーかセットされ、端子４にハイレベル
の信号を与えると、ラッチングリレーかリセットされる
。

この実施例では、第２図の実施例と同様の効果を奏する
ことができるとともに、コンデンサ０２゜０３の容−を
小さくすることができる。すなわちコンデンサｃ２．ｏ
３をトランジスタＴＲ８，ＴＲ１１，ＴＲ１３，ＴＲ１
４のベースに接続しているので、各トランジスタの電流
増幅率をｈｆｅとしたときに、供和すべき電流は１／ｈ
ｆｅ　　であればよく、コンデンサａ２　、ｏ３の８Ｍ
か小さくてすむＯなお、コンデンサ０２，０３の谷敏はラッチングリレー
か動作するまでの間、放１ｔ１Ｍけるだけの値を有して
いれはよい。またコンデンサ０２゜０３の充電時間は抵
抗Ｒ，６，Ｒ７およびコンデンサ０２，０３の時間数で
定まる。

本発明の実施例として２巻線のラッチングリレーを用い
てもよく、その場合、には、第３図の牛導体スイッチン
グ回路１３に代えて第４図で示す半導体スイッチング回
路１７を用いればよい。この半導体スイッチング回路１
７においては２巻線ラッチングリレーの一方のラッチン
グリレーコイル１８とトランジスタＴＲ１５とが直列に
接続され、ラッチングリレーコイル１８と並列に逆起電
力防止用のダイオードＤ６が接続される。他方のラッチ
ングリレーコイル１９とトランジスタＴＲ１６とが直列
に接続され１ラツチングリレーコイル１９と並列に逆起
電力防止用のダイオードＤ７が接続される。並列回路１
１はトランジスタＴＲ１５のベースに接続され１並列回
路１２はトランジスタＴＲ１６のベースに接続される。

−このような２巻線のラッチングリレーではトランジス
タＴＲ１５が導通したときに一方のラッチングリレーコ
イル１８が励磁され−でセット状態となり、トランジス
タＴＲ１６が２＃通したときに他方のラッチングリレー
コイル１９が励磁されてリセット状態となる。

第５図は本発明の他の実施例の回路図であり、を付す。

この実施例は第３図の実施例に類似するが、注目すべき
は単一のコンデンサ０４で第３図の実施例と同様の動作
を行なうことである。

抵抗Ｒ１１、トランジスタＴＲ１７、抵抗Ｒ１２から成
る直列回路と、抵抗Ｒ１３、）ランジスタＴ　Ｒｌ　８
　％ダイオードＤ８、トランジスタＴＲ１９、抵抗Ｒ１
４から成る直列回路が並列に設けられ、トランジスタＴ
　Ｒ１９、抵抗Ｒ１４から成る直列回路にはコンデンサ
０４、抵抗Ｒ１５から成る直列回路が並列に接続される
。トランジスタＴＲ１７のベースにはインターフェイス
回路６におけるトランジスタＴＲＩのコレクタが接続さ
れ、トランジスタＴＲ１７のコレクタはトランジスタＴ
Ｒ１８のベースに接続され、トランジスタＴＲ１７のエ
ミッタはトランジスタＴＲ１９１７）ベースに接続され
る。

トランジスタＴＲ１９および抵抗Ｒ１４の接続点は半導
体スイッチング回Ｍ１３のトランジスタＴＲＩＩ、ＴＲ
１４の各ベースにそれぞれ＆Ｍされ、コンデンサ０４お
よび抵抗Ｒ１５の接続点は半導体スイッチング回路１３
のトランジスタＴＲ８、ＴＲ１３の各ベースにそれぞれ
接続される。

このような駆動回路において、端子４にローレベルの信
号が与えられてトランジスタＴＲＩが遮断すると、トラ
ンジスタＴＲ１７が導通する。このトランジスタＴＲ１
７の導通に応じてトランジスタＴＲ１８，が遮断すると
ともにトランジスタＴＲ１９が導通する。トランジスタ
ＴＲＪ８が今まで導通していたことにより、コンデンサ
０４は充″喝されていたが、トランジスタＴＲ１８が遮
断し、トランジスタＴＲ１９が導通することにより、コ
ンデンサＣ４の充１４１１１荷がトランジスタ１９−抵
抗Ｒ１４−抵抗Ｒ１５の経路で放電する。それによって
抵抗Ｒ１４の両端に生じる電圧により、半導体スイッチ
ング回路１３におけるトランジスタＴＲＩＩ、ＴＲ１４
，ＴＲ１２が導通する。、・なお、抵抗Ｒ１５の両端電
圧は逆電圧であるので、トランジスタＴＲ〜８．ＴＲｌ
０．ＴＲ１３は、遮断している。したがって、ラッチン
グリレーコイル２に矢符１６で示す方向に電流が流れ、
ラッチングリレーがセットされる。ここで、コンデンサ
０４の容量はリレーが動作し終るまで放電し続けるだけ
の値に選はれている。

次いで端子４にハイレベルの信号か与えられてトランジ
スタＹＲＩが導通すると、トランジスタＴＲ１７が遮断
し、トランジスタＴＲ１８が導通するとともにトランジ
スタＴＲ１９が遮断する。

そのため、抵抗Ｒ１３−）ランラスタＴＲ１８−ダイオ
ードＤ８−コンデンサ０４−抵抗Ｒ１５へと電流が流れ
、コンデンサ０４が充電されるとともに、半導体スイッ
チング回路１３におけるトランジスタＴＲ８，ＴＲｌ０
．ＴＲ１３が導通する。

したがってラッチングリレーコイル２に矢符１６と逆方
向の電流が流れ、ラッチングリレーがリセットされる。

この実、施例によれば、第３図の実施例と同様の効果を
奏することができるのに加えて、単一のコンデンサ０４
で第３図の実施例と同様の単安定動作を達成することが
できる。

なお第５図の実施例においても、半導体スイッチング囲
路１３に代えて、前述の第４図で示した半４捧スイッチ
ング回路１７を用いて、２巻線ラッチングリレーを駆動
するようにしてもよい。

第６図は本発明の他の実施例の回路図であり、前述の各
実施例に対応する部分には同一の参照符を付す。端子４
に与えられた信号はパルス化回路２０によって、パルス
化され、このパルス化回路２０からの出力信号はフリッ
プフロップ２１に４４られる。フリップフロップ２１の
セット出力Ｑ１り七ット出力互および単安定回路２２の
出力に応じてＡＮＤゲー）Ｇｌ、Ｇ２から出力される信
号に沁じて半導体スイッチング回路１３が動作して、ラ
ッチングリレーがセットあるいはリセットされる。

パルス化１！ｌｕ回路２０において、インターフェイス
回Ｍ　６　（７）　）ランジスタＴＲＩのコレクタは、
ＮＡＨＤゲー）Ｇ３の一方の入力端に接続されるととも
に遅延回路］）Ｌｌおよび反転回路２３を介してＮＡＮ
Ｄゲー）Ｇ３の他方の入力端に接続される。

またトランジスタＴＲＩのコレクタは反転回路２４を介
してＨＡＮＤゲー）Ｇ４の一方の入力端に接続されると
ともに、遅延回路ＤＬ２を介して葺ＡＮＤゲー）Ｇ４の
他方の入力端にｍｈされる。

７リツプフロツブ２１は一対のＮＯＲゲー・′）Ｇ５、
Ｇ６を有し、パルス化回路２０におけるＮＡＮＤゲー）
Ｇ３の出力はフリップフロップ２１のセット入力端子Ｓ
に接続され、ＮＡＮＤゲートＧ４の出力はリセット入力
端子Ｒに接続される。７リツプフロツブ２１のセット出
力Ｑ　ＧｉＡ　Ｎ　ＤゲートＧ１の一方の入力端に与え
られ、リセット出力ＱはＡＮＤゲー）Ｇ２の一方の入力
端に与えられる。またアリツブフロップ２１のセット出
力Ｑは、ＥＸＯＬＵＳＩＶＩＣ−ＯＲゲートＧ７の一方
の入力端に与えられるとともに、遅延回路ＤＬ３を介し
てＥＸＯＬＵＳＩＶＫ−ＯＲアゲ−０７の他方の入力端
に与えられる。

］１０ＸＯＬＵｓＩＶＥ−ＯＲケートＧ７がらは単安定
回路２２にトリガパルスが与えられる。単安定回路２２
は、トリガパルスが入力されたときに、そのトリガパル
スの立ち上りに応じて、コンデンサ０５のｈｋｉによっ
て定まるパルス−のパルスをＡＮＤゲートＧｌ、Ｇ２の
他方の入力端にそれぞれ与える。なお単安定回路２２の
出力パルスの幅はリレーの動作に必要な値に選ばれてい
る。ＡＮＤゲー）０１の出力は半導体スイッチング回路
１３のトランジスタＴＲ８，ＴＲ１４のベースにそれぞ
れ与えられ、Ａ、ＮＤアゲ−Ｇ２の出力は半導体スイッ
チング回路１３のトランジスタＴＲｌ　ｌ　、　ＴＲ１
４のベースにそれぞれ与えられる。

第７図を谷間して動作を説明する。端子４に第７図（１
）で示すような波形の信号が与えられると、その信号の
立ち下りに応じてトランジスタＴＲＩが遮断し、したが
ってトランジスタＴＲＩのコレクタ電圧は第７図（２）
で示すようにハイレベルとなる。このトランジスタＴＲ
Ｉのコレクタからの信号は遅延回路ＤＬ１によって時間
τ１だけ遅延゛された陵反転回路２３で反転され、第７
図（３）で示す波形の信号となってＮＡＮＤゲー）Ｇ３
に与えられる。そのためＮＡＮＤゲー）Ｇ３の出力は第
７図（４）で示すようになり、アリツブフロップ２１１
７）セット入力端子Ｓに与えられる。一方トランジスタ
ＴＲＩのコレクタから−の信号は反転回路２４によって
第７図（５）で示すように反転されてＮＡＮＤゲー）Ｇ
４に与えられるとともに、遅延回路ＤＬ２によって第７
図（６）で示すように時間τ２だけ遅延してＮＡＮＤゲ
ー）Ｇ４に与えられる。そのためＮＡＮＤゲー）Ｇ４の
出力は第７図（７）で示すようになって７リツプフロツ
プ２１のリセット入力端子Ｒに与えられる。

スリップフロップ２１はＮＡＮＤゲー）Ｇ３の出力信号
の立ち下りに応じてセットされるとともに、ＨＡＮＤゲ
ー）Ｇ４の出力信号の立ち下りに応じてリセットされる
。したがって７リツプフロツプ２１のセット出力Ｑは第
７図（８）で示すようになり、フリップフロップ２１の
リセット出力頁は第７図（９）で示すようになる。フリ
ップ７０ツブ２１のセット出力頁はＥＸＯＬＵＳＩＶＫ
−ＯＲアゲ−Ｇ７の一方の入力端に与えられるとともに
、遅延回路ＤＬ３によって時間τ３だけ遅延してＥＸＯ
ＬＵＳＩＶＩＣ−ＯＲゲートＧ７の他方の入力端に与え
られるので、ＥＸＯＬＵＳＩＶＩＣ−ＯＲゲートＧ７の
出力は第７図ＯＱで示すようになる。すなわちＫＸＯＬ
ＵＳ工ＶＥ−ＯＲアゲ−Ｇ７からは、７リツプフロツプ
２１の出力が変化する毎にトリガパルスを単安定回路２
２に与える。

単安定回路２２からはトリガパルスが入力されるたびに
、第、７図Ｏυで示すようにパルス幅Ｗを有するパルス
が導出され、ＡＮＤゲー）Ｇｌ、Ｇ２にそれぞれ与えら
れる。したかつてＡＮＤゲートＧｌからは第７図（６）
で示すようなハイレベルのパルスか４出され、それによ
ってラッチングリレーコイル２に矢符１６で示す方向の
電流が流れ、ラッチングリレーかセットされる。またＡ
ＮＤゲー）Ｇ２からは第７図０１で示すようなハイレベ
ルのパルスが導出され、それによってラッチングリレー
コイル２に矢符１６と逆方向の電流が流れ、ラッチング
リレーがリセットされる。

第６図の実施例において、半導体スイッチング回路１３
に代えて、第４図で示した半導体スイッチング回路１７
を用いて２巻線のラッチングリレーを駆動するようにし
てもよい。

上述のごとく本発明によれば、０−ＭＯＳやＴＴＬなど
の集積回路で直接駆動することができるので、各種のコ
ントロールシステムに応用することが可能となる。しか
もラッチングリレーを用いているので、駆動のために消
費する電力蓋が少なく、省電力が達成される。

【図面の簡単な説明】

第１図は先行技術の回路図、第２図は本発明の一実施例
の回路図、第３図は本発明の他の実施例の回路図、第４
図は本発明の他の実施例の半導体スイッチング回路１７
を示す回路図、第５図は本発明の他の実施例の回路図、
第６図は本発明の他の実画例の回路図、第７図は第６図
の実施例の動作を説明するためのタイミングチャートで
ある。１．３．４・・・端子、２，１８．１９・・・ラッチン
グリレーコイル、６・・・インターフェイス回路、１３
．１７・・・半導体スイッチング回路、２０・・・パル
ス化回路、２１・・・フリップ７０ツブ、２２・・・単
安定１ｕ１１１）、ＴＲｌＮＴＲ１９・・・トランジス
タ、０１〜Ｃ５・・・コンデンサ代理人　　　弁理士　西教圭一部

Claims

【特許請求の範囲】

（１）直流電源用の一対の端子および集積回路からの指
令信号を与えるための単一の端子・を有し前記指令信号
に応じてスイッチング態様が変化するスイッチング素子
を備えるインターフェイス回−路、ならびにロ１１記ス
゛イツチング素子のスイッチング態様の変化に応じてラ
ッチングリレーコイルを短時間たけ励磁してラッチング
リレーを単安定動作させる回路を含むことを特徴とする
リレーの駆動回０
（２）前記スイッチング素′子の一方のスイッチング態
様にｊ心して充電されるとともにラッチングリレーコイ
ルを励磁して一方の動作状態にするための一方のコンデ
ンサと、前記スイッチング素子の他方のスイッチング態
様に応じて充電されるとともにラッチングリレーコイル
を励磁して他方の動作状態にするための他方のコンデン
サとを備えることを特徴とする特許請求の範囲第１項記
載のリレーの駆動回路。
（３）前記スイッチング素子の一方のスイッチング態様
に応じて充電されるとともにラッチングリレーコイルを
励磁して一方の動作状態とし、前記スイッチング素子の
他方のスイッチング態様に応じて放電されることにより
ラッチングリレーコイルを励磁して他方の動作状態にす
るための単一のコンデンサを備えることを特徴とする特
許請求の範囲第１項記載のリレーの駆動回路。
（４）前記スイッチング素子の一方のスイッチング態様
に応じてラッチングリレーコイルをその動作に必要な時
間だけ励磁するためのパルスを導出してラッチングリレ
ーを一方の動作状態とし、前記スイッチング素子の他方
のスイッチング態様に応じてラッチングリレーコイルを
その動作に必要な時間だけ励磁するためのパルスを導出
してラッチングリレーを他方の動作状態にする論理回路
を備えることを特徴とする特許請求の範囲第１項記載の
リレーの駆動回路。